JPH0636200B2 - 並列信号処理回路 - Google Patents
並列信号処理回路Info
- Publication number
- JPH0636200B2 JPH0636200B2 JP63127370A JP12737088A JPH0636200B2 JP H0636200 B2 JPH0636200 B2 JP H0636200B2 JP 63127370 A JP63127370 A JP 63127370A JP 12737088 A JP12737088 A JP 12737088A JP H0636200 B2 JPH0636200 B2 JP H0636200B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- circuit
- comparator
- reference potential
- threshold reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチチャンネル磁気センサの検出信号を処
理する並列信号処理回路に関するものである。
理する並列信号処理回路に関するものである。
複数の磁気センサを等間隔に配置してなるいわゆるマル
チチャンネルセンサは磁気カードの読み取り等に広く利
用されている。通常、磁気カードには第10図に示す如
く、必要な情報１が磁性材料を用いてドット等の態様で
規則正しく（第10図では５列に）配列されており、各列
ごとに、その情報を読み取る磁気センサ2a〜2eが設けら
れる。かかる構成においては、第１列のカード情報を読
み取る磁気センサ2aはチャンネル１のセンサとなり、同
様に、第２列〜第５列のカード情報を読み取る磁気セン
サ2b〜2eはチャンネル２からチャンネル５のセンサとな
る。そして、このチャンネル１からチャンネル５のセン
サが合わさってマルチチャンネル磁気センサ３が形成さ
れる。
チチャンネルセンサは磁気カードの読み取り等に広く利
用されている。通常、磁気カードには第10図に示す如
く、必要な情報１が磁性材料を用いてドット等の態様で
規則正しく（第10図では５列に）配列されており、各列
ごとに、その情報を読み取る磁気センサ2a〜2eが設けら
れる。かかる構成においては、第１列のカード情報を読
み取る磁気センサ2aはチャンネル１のセンサとなり、同
様に、第２列〜第５列のカード情報を読み取る磁気セン
サ2b〜2eはチャンネル２からチャンネル５のセンサとな
る。そして、このチャンネル１からチャンネル５のセン
サが合わさってマルチチャンネル磁気センサ３が形成さ
れる。
一般に、磁気カードを磁気センサ2a〜2eの対面側に通過
させることによって情報１が検出され、各チャンネルの
磁気センサ2a〜2eから検出信号が出力される。そして、
その検出信号は各チャンネルごとに並列信号処理回路に
よって信号の増幅処理と波形成形処理が行われる。
させることによって情報１が検出され、各チャンネルの
磁気センサ2a〜2eから検出信号が出力される。そして、
その検出信号は各チャンネルごとに並列信号処理回路に
よって信号の増幅処理と波形成形処理が行われる。
第６図には従来の一般的な並列信号処理回路が示されて
いる。この並列信号処理回路はチャンネルの数だけ用意
され、例えば、５チャンネルの磁気センサ2a〜2eを用い
る場合は実際には５個の回路が設けられるが、図では説
明を簡単化する観点からチャンネル１とチャンネル２の
２チャンネル用の並列信号処理回路を示してある。
いる。この並列信号処理回路はチャンネルの数だけ用意
され、例えば、５チャンネルの磁気センサ2a〜2eを用い
る場合は実際には５個の回路が設けられるが、図では説
明を簡単化する観点からチャンネル１とチャンネル２の
２チャンネル用の並列信号処理回路を示してある。
この並列信号処理回路は、増幅回路４と、コンパレータ
回路５とを有している。増幅回路４は対応する磁気セン
サ2a,2bから加えられる検出信号を増幅し、その増幅出
力をコンパレータ回路５へ加える。コンパレータ回路５
は第７図に示すように、高レベルの基準電位ＶＨと低レ
ベルの基準電位ＶＬでヒステリシスを持たせたスレッシ
ュホールド基準電位を備えており、第８図に示すよう
に、増幅出力が高レベルのスレッシュホールド基準電位
ＶＨを越えたときに立ち下がり、低レベルのスレッシュ
ホールド基準電位ＶＬよりも低下したときに立ち上がる
矩形波信号を作り出し、これをコンパレータ出力として
マイクロコンピュータ等の信号処理部へ送るものであ
る。
回路５とを有している。増幅回路４は対応する磁気セン
サ2a,2bから加えられる検出信号を増幅し、その増幅出
力をコンパレータ回路５へ加える。コンパレータ回路５
は第７図に示すように、高レベルの基準電位ＶＨと低レ
ベルの基準電位ＶＬでヒステリシスを持たせたスレッシ
ュホールド基準電位を備えており、第８図に示すよう
に、増幅出力が高レベルのスレッシュホールド基準電位
ＶＨを越えたときに立ち下がり、低レベルのスレッシュ
ホールド基準電位ＶＬよりも低下したときに立ち上がる
矩形波信号を作り出し、これをコンパレータ出力として
マイクロコンピュータ等の信号処理部へ送るものであ
る。
一般に、スレッシュホールド基準電位にヒステリシスを
持たせない場合は、第９図に示すように、増幅出力にク
ロストーク等のノイズ成分を含むと、このノイズ成分が
スレッシュホールド基準電位ＶＨに出入りするたびにコ
ンパレータ出力のパルスが細かく分割されるという不都
合が生じ妥当でない。この点、第８図に示すように、ス
レッシュホールド基準電位にヒステリシスを持たせれ
ば、ノイズ成分が高レベルのスレッシュホールド基準電
位ＶＨに出入りしても、低レベルのスレッシュホールド
基準電位を越えて低下しない限りコンパレータ出力のパ
ルス分割は生じないので、ノイズ成分に影響を受けない
コンパレータ出力を供給し得る。かかる観点から、この
種の並列信号処理回路のコンパレータ回路にはスレッシ
ュホールド基準電位にヒステリシスを持たせたものが広
く使用されている。
持たせない場合は、第９図に示すように、増幅出力にク
ロストーク等のノイズ成分を含むと、このノイズ成分が
スレッシュホールド基準電位ＶＨに出入りするたびにコ
ンパレータ出力のパルスが細かく分割されるという不都
合が生じ妥当でない。この点、第８図に示すように、ス
レッシュホールド基準電位にヒステリシスを持たせれ
ば、ノイズ成分が高レベルのスレッシュホールド基準電
位ＶＨに出入りしても、低レベルのスレッシュホールド
基準電位を越えて低下しない限りコンパレータ出力のパ
ルス分割は生じないので、ノイズ成分に影響を受けない
コンパレータ出力を供給し得る。かかる観点から、この
種の並列信号処理回路のコンパレータ回路にはスレッシ
ュホールド基準電位にヒステリシスを持たせたものが広
く使用されている。
このノイズ成分による影響を極力避けるためには高レベ
ルのスレッシュホールド基準電位ＶＨを高く設定し、か
つ、ヒステリシス幅を大きくすることが望ましい。これ
に対し、検出信号（増幅出力）の読み取り能力を高める
ためには、逆に、高レベルのスレッシュホールド基準電
位を低く設定することが望ましい。このような相反する
要求に応えるため、通常は、スレッシュホールド基準電
位ＶＨ，ＶＬをほぼ増幅出力の平均的なレベル領域で設
定している。
ルのスレッシュホールド基準電位ＶＨを高く設定し、か
つ、ヒステリシス幅を大きくすることが望ましい。これ
に対し、検出信号（増幅出力）の読み取り能力を高める
ためには、逆に、高レベルのスレッシュホールド基準電
位を低く設定することが望ましい。このような相反する
要求に応えるため、通常は、スレッシュホールド基準電
位ＶＨ，ＶＬをほぼ増幅出力の平均的なレベル領域で設
定している。
一般に、磁気カード上への情報１の設置は、第10図に示
すように、紙葉上に磁性インクや磁性鉛筆を用い、ドッ
ト等の記号を印刷や手書の手法で印することにより行わ
れる。この場合、印刷により情報１を設置する場合は、
ドットの大きさやドットの濃淡をほぼ一定にできるので
あるが、手書きの場合にはその大崎が不揃いになった
り、筆圧の変動に起因して濃淡のむらが生じたり、ドッ
トの配列が直線上（磁気センサの走査線上）からずれた
りすることがあり、このような場合には増幅出力が低く
なって高レベルのスレッシュホールド基準電位ＶＨに達
せず、いわゆる検出信号の読み落としエラーを生ぜしめ
ることになる。
すように、紙葉上に磁性インクや磁性鉛筆を用い、ドッ
ト等の記号を印刷や手書の手法で印することにより行わ
れる。この場合、印刷により情報１を設置する場合は、
ドットの大きさやドットの濃淡をほぼ一定にできるので
あるが、手書きの場合にはその大崎が不揃いになった
り、筆圧の変動に起因して濃淡のむらが生じたり、ドッ
トの配列が直線上（磁気センサの走査線上）からずれた
りすることがあり、このような場合には増幅出力が低く
なって高レベルのスレッシュホールド基準電位ＶＨに達
せず、いわゆる検出信号の読み落としエラーを生ぜしめ
ることになる。
本発明は上記従来の改題を解決するためになされたもの
であり、その目的は、設置情報の大きさや濃淡のむらや
情報配列のずれが多少生じても、この情報を正確に読み
取ることができる並列信号処理回路を提供することにあ
る。
であり、その目的は、設置情報の大きさや濃淡のむらや
情報配列のずれが多少生じても、この情報を正確に読み
取ることができる並列信号処理回路を提供することにあ
る。
本発明は上記目的を達成するために、次のように構成さ
れている。すなわち、本発明は、マルチチャンネル磁気
センサの検出信号を増幅する各チャンネルごとの増幅回
路と、少くとも高、低の２レベルのスレッシュホールド
基準電位をもつ複数のコンパレータ回路と、各チャンネ
ルの全ての増幅回路の信号出力がコンパレータ回路の高
レベルのスレッシュホールド基準電位を越えていない信
号待ちの状態で、いずれかの増幅回路の信号出力がコン
パレータ回路の高レベルのスレッシュホールド基準電位
を越えたときに他のコンパレータ回路の高レベルのスレ
ッシュホールド基準電位を低下する方向に変えるスレッ
シュホールド制御回路とを有することを特徴として構成
されている。
れている。すなわち、本発明は、マルチチャンネル磁気
センサの検出信号を増幅する各チャンネルごとの増幅回
路と、少くとも高、低の２レベルのスレッシュホールド
基準電位をもつ複数のコンパレータ回路と、各チャンネ
ルの全ての増幅回路の信号出力がコンパレータ回路の高
レベルのスレッシュホールド基準電位を越えていない信
号待ちの状態で、いずれかの増幅回路の信号出力がコン
パレータ回路の高レベルのスレッシュホールド基準電位
を越えたときに他のコンパレータ回路の高レベルのスレ
ッシュホールド基準電位を低下する方向に変えるスレッ
シュホールド制御回路とを有することを特徴として構成
されている。
上記のように構成されている本発明においては、従来例
と同様に磁気センサによって検出された検出信号は増幅
回路によって増幅され、その増幅出力に基づき、コンパ
レータ回路で波形成形が行われ矩形波信号が作り出され
る。
と同様に磁気センサによって検出された検出信号は増幅
回路によって増幅され、その増幅出力に基づき、コンパ
レータ回路で波形成形が行われ矩形波信号が作り出され
る。
この波形成形に際し、本発明では、各チャンネルの全て
の増幅回路の信号出力がコンパレータ回路の高レベルの
スレッシュホールド基準電位を越えていない信号待ちの
状態で、マルチチャンネルの増幅出力のうち、いずれか
のチャンネルの増幅出力が対応するコンパレータ回路の
高レベルのスレッシュホールド基準電位を最初に越えた
ときには、スレッシュホールド基準電位によって他のコ
ンパレータ回路の高レベルのスレッシュホールド基準電
位が下げられる。このスレッシュホールド基準電位の低
下動作によって、他のチャンネルの増幅出力がその変更
された高レベルのスレッシュホールド基準電位を越え易
くなる。このことは、コンパレータ回路の読み取り能力
が高くなることを意味し、磁性材料を用いて印される情
報の設置むら等に起因する検出信号の読み落としは効果
的に防止されることになる。
の増幅回路の信号出力がコンパレータ回路の高レベルの
スレッシュホールド基準電位を越えていない信号待ちの
状態で、マルチチャンネルの増幅出力のうち、いずれか
のチャンネルの増幅出力が対応するコンパレータ回路の
高レベルのスレッシュホールド基準電位を最初に越えた
ときには、スレッシュホールド基準電位によって他のコ
ンパレータ回路の高レベルのスレッシュホールド基準電
位が下げられる。このスレッシュホールド基準電位の低
下動作によって、他のチャンネルの増幅出力がその変更
された高レベルのスレッシュホールド基準電位を越え易
くなる。このことは、コンパレータ回路の読み取り能力
が高くなることを意味し、磁性材料を用いて印される情
報の設置むら等に起因する検出信号の読み落としは効果
的に防止されることになる。
以下、本発明の一実施例を図面に基づいて説明する。な
お、本実施例の説明において、従来の回路と同一の部分
には同一の符号を付し、その重複説明は省略することに
する。
お、本実施例の説明において、従来の回路と同一の部分
には同一の符号を付し、その重複説明は省略することに
する。
第１図には本発明に係る並列信号処理回路の一実施例が
示されている。この種の並列信号処理回路は、実際には
多くのチャンネルの信号を処理するのであるが、図で
は、説明を簡単化するためにチャンネル１とチャンネル
２の２チャンネル用の回路が示されている。
示されている。この種の並列信号処理回路は、実際には
多くのチャンネルの信号を処理するのであるが、図で
は、説明を簡単化するためにチャンネル１とチャンネル
２の２チャンネル用の回路が示されている。
第１図において、並列信号処理回路は従来例と同様に各
チャンネルごとに増幅回路４とコンパレータ回路５とを
有しており、本実施例ではさらに、増幅回路４側に抵抗
器とトランジスタによって構成されるクロストーク除去
回路６が設けられ、また、コンパレータ回路５の入力側
にスレッシュホールド制御回路７が設けられている。
チャンネルごとに増幅回路４とコンパレータ回路５とを
有しており、本実施例ではさらに、増幅回路４側に抵抗
器とトランジスタによって構成されるクロストーク除去
回路６が設けられ、また、コンパレータ回路５の入力側
にスレッシュホールド制御回路７が設けられている。
このスレッシュホールド制御回路７は抵抗器10と同11と
の直列体からなる基準電圧設定回路と、一端側が該抵抗
器10と同11との接続部に共通して接続され、他端側が各
チャンネルのコンパレータ８のプラス端子に接続される
分岐抵抗器12,13とからなる。
の直列体からなる基準電圧設定回路と、一端側が該抵抗
器10と同11との接続部に共通して接続され、他端側が各
チャンネルのコンパレータ８のプラス端子に接続される
分岐抵抗器12,13とからなる。
前記基準電圧設定回路は、その一端側がチャンネル１の
基準電位Ｖcc側に接続され、他端側はアースに接続され
て基準電圧を発生させる。分岐抵抗器12,13は前記基準
電圧設定回路で発生した基準電圧を抵抗分割して対応す
るコンパレータ８のプラス単位に導くものである。な
お、図中、14,15はプルアップ抵抗器を示し、16,17はコ
ンパレータ８のスレッシュホールド電位にヒステリシス
を持たせるためのフィードバック抵抗器を示している。
基準電位Ｖcc側に接続され、他端側はアースに接続され
て基準電圧を発生させる。分岐抵抗器12,13は前記基準
電圧設定回路で発生した基準電圧を抵抗分割して対応す
るコンパレータ８のプラス単位に導くものである。な
お、図中、14,15はプルアップ抵抗器を示し、16,17はコ
ンパレータ８のスレッシュホールド電位にヒステリシス
を持たせるためのフィードバック抵抗器を示している。
上記のように構成される本実施例では、スレッシュホー
ルド制御回路７により、各コンパレータ８のスレッシュ
ホールド電位は次のように制御される。
ルド制御回路７により、各コンパレータ８のスレッシュ
ホールド電位は次のように制御される。
まず、チャンネル１とチャンネル２のコンパレータ８が
共にオフのとき、つまり、コンパレータ８の出力がHigh
レベル（以下、Ｈレベルという）のときは、スレッシュ
ホールド電位の設定部分の回路は等価的に第２図（ａ）
に示すように表され、チャンネル１の高レベルのスレッ
シュホールド電位ＶH1と、チャンネル２の高レベルのス
レッシュホールド電位ＶH2は次の式で表される。
共にオフのとき、つまり、コンパレータ８の出力がHigh
レベル（以下、Ｈレベルという）のときは、スレッシュ
ホールド電位の設定部分の回路は等価的に第２図（ａ）
に示すように表され、チャンネル１の高レベルのスレッ
シュホールド電位ＶH1と、チャンネル２の高レベルのス
レッシュホールド電位ＶH2は次の式で表される。
ＶH1＝B1/A1 ただし、 A1＝(R11＋R21)(R31＋Rf1＋Rp1)(R32＋Rf2＋Rp2)＋R11R
21(R31＋Rf1＋Rp1＋R32＋Rf2＋Rp2) B1＝R11(R32＋Rf2＋Rp1)(Rf1＋Rp1)Vcc VH2＝B2/A2 ただし、 A2＝(R11＋R21)(R31＋Rf1＋Rp1)(R32＋Rf2＋Rp2)＋R11R
21(R31＋Rf1＋Rp1＋R32＋Rf2＋Rp2) B2＝R11(R31＋Rf1＋Rp1)(Rf2＋Rp2)Vcc ここで、Rf1,Rf2はフィードバック抵抗器16,17の抵抗
値、Rp1,Rp2はプルアップ抵抗器14,15の抵抗値、R11,R
12は抵抗器10,11の抵抗値、R31,R32は分岐抵抗器12,13
の抵抗値である。
21(R31＋Rf1＋Rp1＋R32＋Rf2＋Rp2) B1＝R11(R32＋Rf2＋Rp1)(Rf1＋Rp1)Vcc VH2＝B2/A2 ただし、 A2＝(R11＋R21)(R31＋Rf1＋Rp1)(R32＋Rf2＋Rp2)＋R11R
21(R31＋Rf1＋Rp1＋R32＋Rf2＋Rp2) B2＝R11(R31＋Rf1＋Rp1)(Rf2＋Rp2)Vcc ここで、Rf1,Rf2はフィードバック抵抗器16,17の抵抗
値、Rp1,Rp2はプルアップ抵抗器14,15の抵抗値、R11,R
12は抵抗器10,11の抵抗値、R31,R32は分岐抵抗器12,13
の抵抗値である。
また、チャンネル１とチャンネル２のコンパレータ８が
共に、オンのとき、つまり、コンパレータ８の出力がLo
wレベル（以下、レベルという）のときは、スレッシュ
ホールド基準電位の設定部分の回路は等価的に第２図
（ｂ）に示すように表され、チャンネル１の低レベルの
スレッシュホールド基準電位ＶL1と、チャンネル２の低
レベルのスレッシュホールド基準電位ＶL2は次の式で表
される。
共に、オンのとき、つまり、コンパレータ８の出力がLo
wレベル（以下、レベルという）のときは、スレッシュ
ホールド基準電位の設定部分の回路は等価的に第２図
（ｂ）に示すように表され、チャンネル１の低レベルの
スレッシュホールド基準電位ＶL1と、チャンネル２の低
レベルのスレッシュホールド基準電位ＶL2は次の式で表
される。
ＶL1＝B3/A3 ただし、 A3＝(R31＋Rf1){(1＋R11R21)(R31＋Rf1)(R32＋Rf2)＋R
21(R31＋Rf1＋R32＋Rf2)} B3＝Rf1{(R31＋Rf1)(R32＋Rf2)＋R21(R31＋Rf1＋R32＋R
f2)}Vcc VL2＝B4/A4 ただし、 A4＝(R32＋Rf2){(1＋R11R21)(R31＋Rf1)(R32＋Rf2)＋R
21(R31＋Rf1＋R32＋Rf2)} B4＝Rf2{(R31＋Rf1)(R32＋f2)＋R21(R31＋Rf1＋Rf2)}V
cc 上記ＶH1，ＶH2はそれぞれチャンネル１とチャンネル２
の高レベルスレッシュホールド基準電位の最大設定値を
表しており、ＶL1，ＶL2はそれぞれチャンネル１とチャ
ンネル２の低レベルスレッシュホールド基準電位の最小
設定値を示している。そして、チャンネル１とチャンネ
ル２のいずれか一方がＬレベルで他方がＨレベルになっ
たとき、ＶH1，ＶH2，ＶL1，ＶL2は次のように変位す
る。
21(R31＋Rf1＋R32＋Rf2)} B3＝Rf1{(R31＋Rf1)(R32＋Rf2)＋R21(R31＋Rf1＋R32＋R
f2)}Vcc VL2＝B4/A4 ただし、 A4＝(R32＋Rf2){(1＋R11R21)(R31＋Rf1)(R32＋Rf2)＋R
21(R31＋Rf1＋R32＋Rf2)} B4＝Rf2{(R31＋Rf1)(R32＋f2)＋R21(R31＋Rf1＋Rf2)}V
cc 上記ＶH1，ＶH2はそれぞれチャンネル１とチャンネル２
の高レベルスレッシュホールド基準電位の最大設定値を
表しており、ＶL1，ＶL2はそれぞれチャンネル１とチャ
ンネル２の低レベルスレッシュホールド基準電位の最小
設定値を示している。そして、チャンネル１とチャンネ
ル２のいずれか一方がＬレベルで他方がＨレベルになっ
たとき、ＶH1，ＶH2，ＶL1，ＶL2は次のように変位す
る。
まず、チャンネル１のコンパレータ８の出力がＬレベル
（オン動作）で、チャンネル２のコンパレータ８の出力
がＨレベル（オフ動作）のときはＶH2はＶH′2に、ＶL1
はＶL′1に変位する。このときの等価回路は第２図
（ｃ）のようになり、ＶH′2，ＶL′1は次のように表さ
れる。
（オン動作）で、チャンネル２のコンパレータ８の出力
がＨレベル（オフ動作）のときはＶH2はＶH′2に、ＶL1
はＶL′1に変位する。このときの等価回路は第２図
（ｃ）のようになり、ＶH′2，ＶL′1は次のように表さ
れる。
ＶH′2＝B5/A5 ただし、 A5＝R11(R21＋R31＋Rf1)(R32＋Rf2＋Rp2)＋R21(R31＋R
f1)(R11＋R32＋Rf2＋Rp2) B5＝{R11R32(R21＋R31＋Rf1)＋R21(R31＋Rf1)(R11＋R32
＋Rf2＋Rp2)}Vcc ＶL′1＝B6/A6 ただし、 A6＝R11(R21＋R31＋Rf1)(R32＋Rf2＋Rp2)＋R21(R31＋R
f1)(R11＋R32＋Rf2＋Rp2) B6＝R21Rf1(R11＋R32＋Rf2＋Rp2)Vcc 同様に、チャンネル１のコンパレータ８がＨレベル（オ
ン動作）で、チャンネル２のコンパレータ８がＬレベル
（オフ動作）のときは、ＶH1はＶH′1に、ＶL2はＶL′2
にそれぞれ変位する。このときの等価回路は第２図
（ｄ）のようになり、ＶH′1，ＶL′2は次のように表さ
れる。
f1)(R11＋R32＋Rf2＋Rp2) B5＝{R11R32(R21＋R31＋Rf1)＋R21(R31＋Rf1)(R11＋R32
＋Rf2＋Rp2)}Vcc ＶL′1＝B6/A6 ただし、 A6＝R11(R21＋R31＋Rf1)(R32＋Rf2＋Rp2)＋R21(R31＋R
f1)(R11＋R32＋Rf2＋Rp2) B6＝R21Rf1(R11＋R32＋Rf2＋Rp2)Vcc 同様に、チャンネル１のコンパレータ８がＨレベル（オ
ン動作）で、チャンネル２のコンパレータ８がＬレベル
（オフ動作）のときは、ＶH1はＶH′1に、ＶL2はＶL′2
にそれぞれ変位する。このときの等価回路は第２図
（ｄ）のようになり、ＶH′1，ＶL′2は次のように表さ
れる。
ＶH′1＝B7/A7 ただし、 A7＝R11(R21＋R32＋Rf2)(R31＋Rf1＋Rp1)＋R21(R32＋R
f2)(R11＋R31＋Rf1＋Rp1) B7＝{R11R31(R21＋R32＋Rf2)＋R21(R32＋Rf2)(R11＋R31
＋Rf1＋Rp1)}Vcc ＶL′2＝B8/A8 ただし、 A8＝R11(R21＋R32＋Rf2)(R31＋Rf1＋Rp1)＋R21(R32＋R
f2)(R11＋R31＋Rf1＋Rp1) B8＝R21Rf2(R11＋R31＋Rf1＋Rp1)Vcc 第３図にはチャンネル１とチャンネル２の各スレッシュ
ホールド基準電位に対する増幅出力の波形成形例が示さ
れ、また、第４図にはコンパレータ８の各オン・オフ動
作時におけるスレッシュホールド基準電位の制御例が示
されている。
f2)(R11＋R31＋Rf1＋Rp1) B7＝{R11R31(R21＋R32＋Rf2)＋R21(R32＋Rf2)(R11＋R31
＋Rf1＋Rp1)}Vcc ＶL′2＝B8/A8 ただし、 A8＝R11(R21＋R32＋Rf2)(R31＋Rf1＋Rp1)＋R21(R32＋R
f2)(R11＋R31＋Rf1＋Rp1) B8＝R21Rf2(R11＋R31＋Rf1＋Rp1)Vcc 第３図にはチャンネル１とチャンネル２の各スレッシュ
ホールド基準電位に対する増幅出力の波形成形例が示さ
れ、また、第４図にはコンパレータ８の各オン・オフ動
作時におけるスレッシュホールド基準電位の制御例が示
されている。
本実施例におけるスレッシュホールド制御回路７は２チ
ャンネルのコンパレータ８のうち、一方のチャンネルの
コンパレータ８がオン動作すると他方のチャンネルのコ
ンパレータ８の高レベルのスレッシュホールド基準電位
が低くなる方向に変更され、他方のチャンネルの増幅出
力が小さい場合でも、これを読み込んでオン動作するよ
うに制御する。
ャンネルのコンパレータ８のうち、一方のチャンネルの
コンパレータ８がオン動作すると他方のチャンネルのコ
ンパレータ８の高レベルのスレッシュホールド基準電位
が低くなる方向に変更され、他方のチャンネルの増幅出
力が小さい場合でも、これを読み込んでオン動作するよ
うに制御する。
以下、その具体例を第４図に基づいて説明すると次のよ
うになる。
うになる。
まず、チャンネル１とチャンネル２のコンパレータ８が
共にオフのときは第４図（ａ）に示すように、チャンネ
ル１におけるコンパレータ８の高レベルのスレッシュホ
ールド基準電位はＶH1，低レベルのスレッシュホールド
基準電位はＶL1となっている。同様にチャンネル２の高
レベルのスレッシュホールド基準電位はＶH2，低レベル
のスレッシュホールド基準位置はＶL2となっている。
共にオフのときは第４図（ａ）に示すように、チャンネ
ル１におけるコンパレータ８の高レベルのスレッシュホ
ールド基準電位はＶH1，低レベルのスレッシュホールド
基準電位はＶL1となっている。同様にチャンネル２の高
レベルのスレッシュホールド基準電位はＶH2，低レベル
のスレッシュホールド基準位置はＶL2となっている。
この信号待ちの状態で、チャンネル１の増幅出力がＶH1
を越えたときに、チャンネル１のコンパレータ８はオン
動作し、同チャンネルの低レベルのスレッシュホールド
基準電位をＶL1からＶL′1に変更し、同時に、チャンネ
ル２の高レベルのスレッシュホールド基準電位をＶH2か
らＶH′2に変更する（第４図（ｂ））。
を越えたときに、チャンネル１のコンパレータ８はオン
動作し、同チャンネルの低レベルのスレッシュホールド
基準電位をＶL1からＶL′1に変更し、同時に、チャンネ
ル２の高レベルのスレッシュホールド基準電位をＶH2か
らＶH′2に変更する（第４図（ｂ））。
この状態で、チャンネル２の増幅出力がＶH′2を越える
と、チャンネル２のコンパレータ８がオン動作し、チャ
ンネル１の低レベルのスレッシュホールド基準電位をＶ
L′1からＶL1に変更する（第４図（ｃ））。
と、チャンネル２のコンパレータ８がオン動作し、チャ
ンネル１の低レベルのスレッシュホールド基準電位をＶ
L′1からＶL1に変更する（第４図（ｃ））。
次に、チャンネル２の増幅出力が下がり始め、同出力が
ＶL2よりも低下したときに、チャンネル２のコンパレー
タ８はオフ動作となり、チャンネル２の低レベルのスレ
ッシュホールド基準位置はＶL2からＶL′2に変更され、
同時にチャンネル１のコンパレータ８の低レベルのスレ
ッシュホールド基準電位はＶL1からＶL′1に変更される
（第４図（ｄ））。
ＶL2よりも低下したときに、チャンネル２のコンパレー
タ８はオフ動作となり、チャンネル２の低レベルのスレ
ッシュホールド基準位置はＶL2からＶL′2に変更され、
同時にチャンネル１のコンパレータ８の低レベルのスレ
ッシュホールド基準電位はＶL1からＶL′1に変更される
（第４図（ｄ））。
次に、チャンネル１の増幅出力が下がり始め、ＶL′1よ
りも低くなったときに、チャンネル１のコンパレータ８
はオフ動作となり、チャンネル１の低レベルのスレッシ
ュホールド基準電位はＶL′1からＶL1に、高レベルの同
電位はＶH′1からＶH1に、同様にチャンネル２の高レベ
ルのスレッシュホールド基準電位はＶH′2からＶH2に、
低レベルの同電位はＶL′2からＶL2にそれぞれ変更さ
れ、第４図（ａ）の状態となる。
りも低くなったときに、チャンネル１のコンパレータ８
はオフ動作となり、チャンネル１の低レベルのスレッシ
ュホールド基準電位はＶL′1からＶL1に、高レベルの同
電位はＶH′1からＶH1に、同様にチャンネル２の高レベ
ルのスレッシュホールド基準電位はＶH′2からＶH2に、
低レベルの同電位はＶL′2からＶL2にそれぞれ変更さ
れ、第４図（ａ）の状態となる。
このように、本実施例によれば、チャンネル１とチャン
ネル２の両コンパレータがオフになっている信号待ちの
状態で、一方のコンパレータ８（例えばチャンネル１の
コンパレータ８）が最初にオンすることにより他方のコ
ンパレータ８（例えばチャンネル２のコンパレータ８）
の高レベルのスレッシュホールド基準電位が下げられる
から、例えば、第３図において、チャンネル２のＡの部
分で示すように、増幅出力がＶH2よりも低下しても変更
されたスレッシュホールド電位ＶH′2を越える限り読み
取りが行われ、コンパレータ出力として正しい波形が作
り出されることになる。
ネル２の両コンパレータがオフになっている信号待ちの
状態で、一方のコンパレータ８（例えばチャンネル１の
コンパレータ８）が最初にオンすることにより他方のコ
ンパレータ８（例えばチャンネル２のコンパレータ８）
の高レベルのスレッシュホールド基準電位が下げられる
から、例えば、第３図において、チャンネル２のＡの部
分で示すように、増幅出力がＶH2よりも低下しても変更
されたスレッシュホールド電位ＶH′2を越える限り読み
取りが行われ、コンパレータ出力として正しい波形が作
り出されることになる。
本実施例ではコンパレータ８のオン・オフ動作に対応さ
せて、低レベルのスレッシュホールド電位も変更するよ
うに制御しており、例えば、第４図（ｄ）に示すように
ヒステリシス幅が狭くなり、ノイズの影響を受け易くな
る場合が生じるが、本実施例では前述の如く、増幅回路
４にクロストーク除去回路６を設けているので、ノイズ
の除去が十分に行われることとなり、ヒステリシス幅を
狭くしてもノイズによる影響が問題となることはない。
せて、低レベルのスレッシュホールド電位も変更するよ
うに制御しており、例えば、第４図（ｄ）に示すように
ヒステリシス幅が狭くなり、ノイズの影響を受け易くな
る場合が生じるが、本実施例では前述の如く、増幅回路
４にクロストーク除去回路６を設けているので、ノイズ
の除去が十分に行われることとなり、ヒステリシス幅を
狭くしてもノイズによる影響が問題となることはない。
本実施例は第１図の回路構成から明らかなように、スレ
ッシュホールド基準電位の制御を、抵抗器10,11の直列
体と各チャンネルのコンパレータ８とを分岐抵抗を介し
て接続するだけの極めて簡単な回路で達成するものであ
るから、製造コストも安くでき、経済上の利益も大き
い。
ッシュホールド基準電位の制御を、抵抗器10,11の直列
体と各チャンネルのコンパレータ８とを分岐抵抗を介し
て接続するだけの極めて簡単な回路で達成するものであ
るから、製造コストも安くでき、経済上の利益も大き
い。
なお、本発明は上記実施例に限定されることはなく、様
々な実施の態様を採り得る。例えば、上記実施例では説
明の都合上、２チャンネルの並列信号処理回路について
説明したが、３チャンネル以上のマルチチャンネルに対
しても適用されるものである。この場合は、第５図に示
すように、抵抗器10と同11との接続部からそれぞれ分岐
抵抗器を介して基準電圧設定回路と各チャンネルのコン
パレータ８のプラス端子に接続することになる。
々な実施の態様を採り得る。例えば、上記実施例では説
明の都合上、２チャンネルの並列信号処理回路について
説明したが、３チャンネル以上のマルチチャンネルに対
しても適用されるものである。この場合は、第５図に示
すように、抵抗器10と同11との接続部からそれぞれ分岐
抵抗器を介して基準電圧設定回路と各チャンネルのコン
パレータ８のプラス端子に接続することになる。
また、上記実施例では、コンパレータ回路５の波形成形
部にコンパレータ８を使用しているが、コンパレータの
代わりにオペレーショナルアンプを使用して回路形成を
行ってもよい。
部にコンパレータ８を使用しているが、コンパレータの
代わりにオペレーショナルアンプを使用して回路形成を
行ってもよい。
さらに、上記実施例では、コンパレータ８のオン・オフ
動作に対応させて低レベルのスレッシュホールド基準電
位も変位するように制御しているが、この低レベルのス
レッシュホールド基準電位は固定的に定め、高レベルの
スレッシュホールド基準電位のみを変位するように制御
してもよい。
動作に対応させて低レベルのスレッシュホールド基準電
位も変位するように制御しているが、この低レベルのス
レッシュホールド基準電位は固定的に定め、高レベルの
スレッシュホールド基準電位のみを変位するように制御
してもよい。
さらに、上記実施例では増幅出力が高レベルのスレッシ
ュホールド基準電位を越えたときに立ち下がり、低レベ
ルのスレッシュホールド基準電位よりも低下したときに
立ち上がる矩形波を成形しているが、これとは逆に、増
幅出力が高レベルのスレッシュホールド基準電位を越え
たときに立ち上がり、低レベルのスレッシュホールド基
準電位よりも低下したときに立ち下がる波形を成形する
ようにしてもよい。
ュホールド基準電位を越えたときに立ち下がり、低レベ
ルのスレッシュホールド基準電位よりも低下したときに
立ち上がる矩形波を成形しているが、これとは逆に、増
幅出力が高レベルのスレッシュホールド基準電位を越え
たときに立ち上がり、低レベルのスレッシュホールド基
準電位よりも低下したときに立ち下がる波形を成形する
ようにしてもよい。
本発明は以上説明したように、信号待ちの状態で、マル
チチャンネルの各増幅出力のうち、いずれかのチャンネ
ルの増幅出力が対応するコンパレータ回路の高レベルの
スレッシュホールド基準電位を最初に越えたときに、他
のチャンネルのコンパレータ回路の高レベルのスレッシ
ュホールド基準電位を下げるように構成したものである
から、例えば、磁気カード上に情報を、磁性材料を用い
てドット等の態様で設置する場合、そのドットの大きさ
や濃淡にむらが生じたり、ドットの配列に位置ずれが生
じたりして、増幅出力のレベルがたとえ低下しても、確
実にこの情報を読み取って波形成形を行うことができる
こととなる。そのうえ、増幅出力が入力する前の信号待
ちの状態では高レベルのスレッシュホールド基準電位は
高レベル位置に在るから、その信号待ちの状態で何らか
のノイズが入っても回路が誤動作することがない。この
ように、本発明によれば、信号（情報）の読み落としが
なく、ノイズに対しても誤動作しない信頼性の高い並列
信号処理回路を提供することができる。
チチャンネルの各増幅出力のうち、いずれかのチャンネ
ルの増幅出力が対応するコンパレータ回路の高レベルの
スレッシュホールド基準電位を最初に越えたときに、他
のチャンネルのコンパレータ回路の高レベルのスレッシ
ュホールド基準電位を下げるように構成したものである
から、例えば、磁気カード上に情報を、磁性材料を用い
てドット等の態様で設置する場合、そのドットの大きさ
や濃淡にむらが生じたり、ドットの配列に位置ずれが生
じたりして、増幅出力のレベルがたとえ低下しても、確
実にこの情報を読み取って波形成形を行うことができる
こととなる。そのうえ、増幅出力が入力する前の信号待
ちの状態では高レベルのスレッシュホールド基準電位は
高レベル位置に在るから、その信号待ちの状態で何らか
のノイズが入っても回路が誤動作することがない。この
ように、本発明によれば、信号（情報）の読み落としが
なく、ノイズに対しても誤動作しない信頼性の高い並列
信号処理回路を提供することができる。
第１図は本発明の一実施例を示す回路図、第２図はコン
パレータの各動作状態におけるスレッシュホールド基準
電位の制御例を説明するための等価回路図、第３図は本
実施例における波形成形の作用説明図、第４図は本実施
例におけるスレッシュホールド基準電位の制御例を示す
説明図、第５図は３チャンネル以上のマルチチャンネル
回路の場合の基準電圧設定回路と各チャンネルのコンパ
レータとの結線態様図、第６図は従来の並列信号処理回
路を示す回路図、第７図は第６図に使用されているコン
パレータのスレッシュホールド基準電位のヒステリシス
特性図、第８図は従来例の波形成形態様図、第９図はヒ
ステリシスを持たせないスレッシュホールド基準電位に
よって波形成形したときの現象を示す説明図、第10図は
マルチチャンネル磁気センサを用いての磁気カード情報
の読み込み例を示す説明図である。 １……情報、2a〜2e……磁気センサ、３……マルチチャ
ンネル磁気センサ、４……増幅回路、５……コンパレー
タ回路、６……クロストーク除去回路、７……スレッシ
ュホールド制御回路、８……コンパレータ、10,11……
抵抗器、12,13……分岐抵抗器、14,15……プルアップ抵
抗器、16,17……フィードバック抵抗器。
パレータの各動作状態におけるスレッシュホールド基準
電位の制御例を説明するための等価回路図、第３図は本
実施例における波形成形の作用説明図、第４図は本実施
例におけるスレッシュホールド基準電位の制御例を示す
説明図、第５図は３チャンネル以上のマルチチャンネル
回路の場合の基準電圧設定回路と各チャンネルのコンパ
レータとの結線態様図、第６図は従来の並列信号処理回
路を示す回路図、第７図は第６図に使用されているコン
パレータのスレッシュホールド基準電位のヒステリシス
特性図、第８図は従来例の波形成形態様図、第９図はヒ
ステリシスを持たせないスレッシュホールド基準電位に
よって波形成形したときの現象を示す説明図、第10図は
マルチチャンネル磁気センサを用いての磁気カード情報
の読み込み例を示す説明図である。 １……情報、2a〜2e……磁気センサ、３……マルチチャ
ンネル磁気センサ、４……増幅回路、５……コンパレー
タ回路、６……クロストーク除去回路、７……スレッシ
ュホールド制御回路、８……コンパレータ、10,11……
抵抗器、12,13……分岐抵抗器、14,15……プルアップ抵
抗器、16,17……フィードバック抵抗器。
Claims (1)
- 【請求項１】マルチチャンネル磁気センサの検出信号を
増幅する各チャンネルごとの増幅回路と、少くとも高、
低の２レベルのスレッシュホールド基準電位をもつ複数
のコンパレータ回路と、各チャンネルの全ての増幅回路
の信号出力がコンパレータ回路の高レベルのスレッシュ
ホールド基準電位を越えていない信号待ちの状態で、い
ずれかの増幅回路の信号出力がコンパレータ回路の高レ
ベルのスレッシュホールド基準電位を越えたときに他の
コンパレータ回路の高レベルのスレッシュホールド基準
電位を低下する方向に変えるスレッシュホールド制御回
路とを有することを特徴とする並列信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127370A JPH0636200B2 (ja) | 1988-05-25 | 1988-05-25 | 並列信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127370A JPH0636200B2 (ja) | 1988-05-25 | 1988-05-25 | 並列信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01296390A JPH01296390A (ja) | 1989-11-29 |
| JPH0636200B2 true JPH0636200B2 (ja) | 1994-05-11 |
Family
ID=14958293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63127370A Expired - Lifetime JPH0636200B2 (ja) | 1988-05-25 | 1988-05-25 | 並列信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636200B2 (ja) |
-
1988
- 1988-05-25 JP JP63127370A patent/JPH0636200B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01296390A (ja) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| US4040113A (en) | Magnetoresistive magnetic head | |
| GB962271A (en) | Improved system and means for high-speed identification of printed matter | |
| US5036276A (en) | Magnetic encoder with high resolution of data signal recording at reduced recording pitch | |
| US3189745A (en) | Photo-electric sensing circuit | |
| DE3586676T2 (de) | Kombiniertes magnetisches kanalsignalsensor- und servoregelungsspurnachlaufsystem und verfahren. | |
| US4806792A (en) | Differential amplifier circuit | |
| KR100190790B1 (ko) | 펄스검출용회로및이회로를포함하는비디오레코더 | |
| DE60133515T2 (de) | Kapacitives Vorspannungsrückgewinnungsverfahren | |
| EP0172657B1 (en) | Coordinate reading device | |
| JPH01296390A (ja) | 並列信号処理回路 | |
| US6275347B1 (en) | Current bias, current sense preamplifier for a magnetoresistive reader | |
| CA1109162A (en) | Multiple-electrode print head for electroerosion printers | |
| JPS60210473A (ja) | サ−マルヘツド駆動装置 | |
| US4222081A (en) | Information reading device for a multitrack storage device | |
| JPH0564833B2 (ja) | ||
| US5787005A (en) | Method and apparatus for signal threshold adjustment that compensates for signal asymmetry | |
| US5243317A (en) | Magneto-resistor digitizer | |
| US4132352A (en) | Information reader timing circuit | |
| JPH0620194Y2 (ja) | 並列信号読み取り装置 | |
| DE1904899A1 (de) | Schaltungsanordnung zur Begrenzung und Formung von impulsfoermigen Signalen | |
| EP0077735A2 (en) | Dynamic read reference voltage generator | |
| US5362161A (en) | Power source compensation for printer | |
| JP3209395B2 (ja) | 画像情報処理装置 | |
| JPS59209895A (ja) | 印字位置制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 15 |