JPH0636382U - 昇圧コンバータ - Google Patents

Abstract

(57)【要約】 【目的】 突入電流防止回路の組込み時に、コンバータ
全体の効率の低下を抑える。 【構成】 インダクタンス５の主巻線５Ａに二次巻線５
Ｂを巻き回す。この二次巻線５Ｂから誘起された電圧に
基づき、サイリスタ10のゲートに駆動信号を供給する。
また、このサイリスタ10を備えた突入電流防止回路４Ａ
を、ダイオード７の出力側に接続する。 【効果】 ダイオード７の出力側ラインは、直流電圧源
３の入力側ラインよりも流れる電流が少なく、サイリス
タ10の導通損は減少する

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、スイッチング電源装置の力率改善回路などに応用される昇圧コンバ ータに関する。

【０００２】

【従来の技術】

図２は、特開平２−２６９４６９号公報などに開示される昇圧チョッパ型（Ｂ ｏｏｓｔ型）回路に、突入電流防止回路を設けた昇圧コンバータの従来例を示す ものであり、同図において、１は商用電源、２はこの商用電源１からの交流入力 電圧を全波整流して直流入力電圧Ｖｉｎを出力する整流回路であり、この商用電 源１および整流回路２により直流電圧源３が構成される。また、前記整流回路２ の出力両端には、後述する突入電流防止回路４を介して、インダクタンス５とＭ ＯＳ型ＦＥＴからなるスイッチング素子６との直列回路が接続されるとともに、 スイッチング素子６の両端には、ダイオード７と平滑コンデンサ８との直列回路 が接続され、ダイオード７の出力側である平滑コンデンサ８の両端に出力端子＋ Ｖ，−Ｖが接続される。一方、前記突入電流防止回路４は、直流入力電圧Ｖｉｎ ラインに挿入接続される電流制限用の抵抗９と、抵抗９の両端に接続されるスイ ッチ手段たるサイリスタ10と、このサイリスタ10のゲート・カソード間に接続さ れたコンデンサ11および抵抗12と、サイリスタ８のゲートに駆動信号を供給する サイリスタ駆動回路13とにより構成されている。スイッチング素子６のゲートに は、制御回路14から所定のパルス導通幅を有する駆動信号が供給され、この駆動 信号によりスイッチング素子６がスイッチングされることで、出力端子＋Ｖ，− Ｖより所定の直流出力電圧Ｖｏｕｔが取出される。

【０００３】 そして、商用電源１の投入直後において、所定の直流入力電圧Ｖｉｎに達する まで、サイリスタ駆動回路13は駆動信号の供給を停止して、サイリスタ10をオフ させ、直流入力電圧Ｖｉｎラインに発生する突入電流を抵抗９で制限する。一方 、直流入力電圧Ｖｉｎが所定の電圧レベルを越えると、サイリスタ駆動回路13か らの駆動信号によりサイリスタ10はターンオンし、整流回路２からの入力電流Ｉ ｉｎはサイリスタ10を介してインダクタンス５に流れるようになる。

【０００４】 その後、スイッチング素子４がオンの時には、インダクタンス５に直流入力電 圧Ｖｉｎが印加され、このインダクタンス５を流れるインダクタ電流ＩＬが傾斜 上昇するのに伴って、インダクタンス５にエネルギーが蓄えられる。これに対し て、スイッチング素子６がオフの時には、整流回路２からの直流入力電圧Ｖｉｎ とともに、前記インダクタンス５に蓄えられたエネルギーがダイオード７より出 力側の平滑コンデンサ８に送り出され、インダクタ電流ＩＬは傾斜下降し、かつ 、直流入力電圧Ｖｉｎよりも高い直流出力電圧Ｖｏｕｔが取り出される。このと き、インダクタ電流ＩＬの平均値として表わされる整流回路２からの入力電流Ｉ ｉｎが、直流入力電圧Ｖｉｎに比例した全波整流波形となるように、制御回路14 を介してスイッチング素子６をオン，オフ制御すれば、商用電源１に対して純抵 抗負荷と等価となり、力率の向上を達成することが可能となる。

【０００５】

【考案が解決しようとする課題】

上記従来技術においては、突入電流防止回路４を構成するスイッチ手段として のサイリスタ10が、インダクタンス５の入力側に接続されているため、サイリス タ10のアノード・カソード間の電位差は、このサイリスタ10の順方向電圧降下Ｖ Ｆ分だけとなり、サイリスタ駆動回路13の構成を簡単にできるという利点が有る 。しかしながら、昇圧コンバータは、スイッチング素子６がオフしている間に、 インダクタンス３に蓄えられたエネルギーを直流入力電圧Ｖｉｎとともに平滑コ ンデンサ８側に送り出す動作方式であるため、直流入力電圧Ｖｉｎラインを流れ る入力電流Ｉｉｎによるサイリスタ10の導通損が大きく、これによって、昇圧コ ンバータ全体の効率が著しく低下するといった欠点を有していた。

【０００６】 そこで、本考案は上記問題点を解決して、突入電流防止回路を組込んだ場合に も効率の低下を抑えることの可能な昇圧コンバータを提供することを目的とする 。

【０００７】

【課題を解決するための手段】

本考案は、直流電圧源に接続されるインダクタンスとスイッチング素子との直 列回路と、前記スイッチング素子の両端に接続されるダイオードと平滑コンデン サとの直列回路とを備え、前記スイッチング素子がオンの時に前記インダクタン スにエネルギーを蓄え、前記スイッチング素子がオフの時に前記ダイオードより このエネルギーを出力側に送り出すとともに、電源投入時における突入電流を制 限するスイッチ手段を備えた突入電流防止回路を前記ダイオードの出力側に接続 したものである。

【０００８】

【作用】

上記構成により、突入電流防止回路が接続されるダイオードの出力側ラインは 、直流電圧源の入力側ラインよりも流れる電流が少なく、スイッチ手段の導通損 は減少する。

【０００９】

【実施例】

以下、本考案の各実施例につき、図１および図２を参照して説明する。なお、 図１において、前記従来例における図３の回路図と同一部分には同一符号を付し 、その共通する部分の詳細なる説明は省略する。

【００１０】 図１は、本考案の第１実施例を示す昇圧チョッパ型コンバータであり、同図に おいて、ダイオード７の出力側、すなわち、カソード側には、突入電流防止回路 ４Ａが接続される。この突入電流防止回路４Ａは、ダイオード７のカソードと出 力端子＋Ｖ間に挿入接続されたスイッチ手段たるサイリスタ10と、このサイリス タのアノード・カソード間に接続された電流制限用の抵抗９と、サイリスタ10の ゲート・カソード間に接続されたコンデンサ11および抵抗12と、サイリスタ８の ゲートに駆動信号を供給するサイリスタ駆動回路13Ａとを備えている。また、サ イリスタ駆動回路13Ａは、前記インダクタンス５の主巻線５Ａに二次巻線５Ｂを 巻回し、この二次巻線５Ｂの非ドット側とサイリスタ７のゲート間に抵抗21とダ イオード22との直列回路を接続するとともに、二次巻線５Ｂのドット側をサイリ スタ10のカソードに接続して構成される。

【００１１】 次に、上記構成に付き、その作用を説明する。商用電源１の投入直後において は、整流回路２からの入力電流Ｉｉｎがインダクタンス５の主巻線５Ａに流れ込 み、この主巻線５Ａのドット側が正極性となる電圧が印加されるため、二次巻線 ５Ｂにもドット側が正極性となる電圧が誘起される。したがって、ダイオード22 によって、二次巻線５Ｂの非ドット側への電流の流れ込みが阻止されるため、サ イリスタ10はターンオフ状態となり、直流入力電圧Ｖｉｎラインに発生する突入 電流が抵抗９で制限される。

【００１２】 その後、スイッチング素子４がオンの時には、インダクタンス５の主巻線５Ａ に直流入力電圧Ｖｉｎが印加され、このインダクタンス５を流れるインダクタ電 流ＩＬが傾斜上昇するのに伴って、インダクタンス５にエネルギーが蓄えられる 。このとき、商用電源１の投入直後と同様に、主巻線５Ａのドット側が正極性と なる電圧が印加されるため、二次巻線５Ｂにもドット側が正極性となる電圧が誘 起されるが、ダイオード22によって、この二次巻線５Ｂの非ドット側への電流の 流れ込みが阻止されるため、サイリスタ10のゲートには駆動信号が与えられない 。また、スイッチング素子４のオン期間では、このスイッチング素子６のドレイ ン・ソース間電圧が略ゼロボルトになっているため、サイリスタ10のアノード電 位に対して出力側のカソード電位が極めて高く、サイリスタ10はターンオフ状態 となる。

【００１３】 これに対して、スイッチング素子６がオフの時には、インダクタンス５の主巻 線５Ａに蓄えられたエネルギーによって、主巻線５Ａの非ドット側の電位がドッ ト側に比べて高くなり、この非ドット側に正極性の電圧が加えられた状態となる 。このとき、インダクタンス５の二次巻線５Ｂにおいて、非ドット側に正極性の 電圧が誘起されるため、この二次巻線５Ｂの非ドット側より、抵抗21およびダイ オード22を介してサイリスタ10のゲートに駆動信号が供給され、サイリスタ10は ターンオンする。そして、前記インダクタンス５の主巻線５Ａに蓄えられたエネ ルギーは、整流回路２からの直流入力電圧Ｖｉｎとともに、ダイオード７および サイリスタ10を介して出力側の平滑コンデンサ８に送り出され、インダクタ電流 ＩＬは傾斜下降し、かつ、直流入力電圧Ｖｉｎよりも高い直流出力電圧Ｖｏｕｔ が取り出される。

【００１４】 そして、一例として、商用電源１の入力電流を１０Ａ、入力電圧をＡＣ１００ Ｖとし、かつ、サイリスタ10の順方向電圧降下ＶＦを１．５Ｖとした場合におけ る、サイリスタ10の導通損を図３に示す従来例と比較すると、従来例におけるサ イリスタ10の導通損は、１０Ａ×１．５Ｖ＝１５Ｗとなるのに対し、本実施例に おけるサイリスタ10の導通損は、直流出力電圧Ｖｏｕｔが４００Ｖであるとする と、（１０Ａ×１００Ｖ／４００Ｖ）×１．５Ｖ＝３．７５Ｗに減少する。

【００１５】 以上のように、上記実施例における昇圧コンバータは、直流入力電圧Ｖｉｎよ りも直流出力電圧Ｖｏｕｔを高く取り出す動作方式であるため、入力電流Ｉｉｎ に対して直流出力電圧Ｖｏｕｔラインを流れる電流値は小さくなる。したがって 、この直流出力電圧Ｖｏｕｔラインであるダイオード７の出力側に、突入電流防 止回路４Ａを接続すれば、従来例に対して、サイリスタ10を導通損を小さくする ことが可能となり、昇圧コンバータ全体の効率の低下を著しく抑制することがで きる。

【００１６】 また、実施例上の効果として、サイリスタ駆動回路13Ａは、インダクタンス５ の主巻線５Ａに補助巻線５Ｂを巻回し、この補助巻線５Ｂに誘起される電圧に基 づいて、サイリスタ10のゲートに駆動信号を供給するように構成したものである ため、このサイリスタ駆動回路13Ａによって、サイリスタ10のオン，オフ動作を スイッチング素子６のスイッチング動作に同期させることが可能となる。したが って、スイッチング素子６のターンオン時に、アノード電位の低下によりサイリ スタ10をターンオフしても、スイッチング素子６がターンオンすると、サイリス タ駆動回路13Ａからの駆動信号によって、再びサイリスタ10をターンオンさせる ことが可能となり、容易に突入電流防止回路４Ａをダイオード７の出力側に組み 込むことができる。さらに、インダクタンス５の主巻線５Ａと二次巻線５Ｂが互 いに逆極性となるように設けられているため、電源投入時におけるサイリスタ10 のトリガミスも防止できる。

【００１７】 図２は本考案の第２実施例を示すものである。同図において、突入電流制御回 路４Ｂにおける、電流制限用の抵抗９、サイリスタ10、抵抗11およびコンデンサ 12の構成は、前記図１と同一である。また、サイリスタ駆動回路13Ｂは、サイリ スタ10のアノード・ゲート間に、抵抗31とＭＯＳ型ＦＥＴ32との直列回路を接続 するとともに、受光時に所定の電圧が発生する光起電力素子たるフォトボルカプ ラ33の受光部34を、ＦＥＴ32のゲート・ソース間に接続し、かつ、前記フォトボ ルカプラ33の発光部35を制御回路14に接続して構成される。さらに、このフォト ボルカプラ33の発光部35は、制御回路14内部の基準電圧が正常に立上がると常時 発光するようになっている。

【００１８】 そして、商用電源１の投入直後においては、直流入力電圧Ｖｉｎの電圧レベル が低く、制御回路14内部の基準電圧が立上がっていないため、フォトボルカプラ 33の発光部35は発光せず、サイリスタ10はターンオフ状態となる。したがって、 直流入力電圧Ｖｉｎラインに発生する突入電流は抵抗９で制限される。一方、商 用電源１の投入後、直流入力電圧Ｖｉが上昇し、かつ、制御回路14内部の基準電 圧が正常に立上がると、フォトボルカプラ33の発光部35が発光し、ＦＥＴ32のゲ ート・ソース間に所定の電圧が発生して、このＦＥＴ32はターンオンする。その 後、スイッチング素子６がオンの時には、スイッチング素子６のドレイン・ソー ス間電圧が略ゼロボルトであり、サイリスタ10はターンオフする。一方、スイッ チング素子６がオフすると、ＦＥＴ32は常時オンしているため、抵抗31およびＦ ＥＴ32を介してサイリスタ10のゲートに駆動信号が供給され、サイリスタ10は直 ちにターンオンする。

【００１９】 このように本実施例においては、上記第１実施例における効果に加え、サイリ スタ駆動回路13Ｂを構成するＦＥＴ32はスイッチング速度の速い素子であり、か つ、フォトボルカプラ33は常時オンのため、サイリスタ10の駆動が速く、昇圧コ ンバータの高周波数化を容易に達成することができる。

【００２０】 なお、本考案は上記実施例に限定されるものではなく、本考案の要旨の範囲に おいて種々の変形実施が可能である。例えば、スイッチング素子は実施例中にお けるＭＯＳ型ＦＥＴに限らず、スイッチングトランジスタを用いることも可能で ある。また、突入電流防止回路を構成するスイッチ手段は、実施例中におけるサ イリスタに代わり、トライアックを用いることもできる。

【００２１】

【考案の効果】

本考案は、直流電圧源に接続されるインダクタンスとスイッチング素子との直 列回路と、前記スイッチング素子の両端に接続されるダイオードと平滑コンデン サとの直列回路とを備え、前記スイッチング素子がオンの時に前記インダクタン スにエネルギーを蓄え、前記スイッチング素子がオフの時に前記ダイオードより このエネルギーを出力側に送り出すとともに、電源投入時における突入電流を制 限するスイッチ手段を備えた突入電流防止回路を前記ダイオードの出力側に接続 したものであり、突入電流防止回路を組込んだ場合にも効率の低下を抑えること の可能な昇圧コンバータを提供できる。

【図面の簡単な説明】

【図１】本考案の第１実施例を示す昇圧コンバータの回
路図である。

【図２】本考案の第２実施例を示す昇圧コンバータの回
路図である。

【図３】従来例を示す昇圧コンバータの回路図である。

【符号の説明】

３ 直流電圧源 ４Ａ，４Ｂ 突入電流防止回路 ５ インダクタンス ６ スイッチング素子 ７ ダイオード ８ コンデンサ 10 サイリスタ（スイッチ手段）

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 直流電圧源に接続されるインダクタンス
   とスイッチング素子との直列回路と、前記スイッチング
   素子の両端に接続されるダイオードと平滑コンデンサと
   の直列回路とを備え、前記スイッチング素子がオンの時
   に前記インダクタンスにエネルギーを蓄え、前記スイッ
   チング素子がオフの時に前記ダイオードよりこのエネル
   ギーを出力側に送り出すとともに、電源投入時における
   突入電流を制限するスイッチ手段を備えた突入電流防止
   回路を前記ダイオードの出力側に接続したことを特徴と
   する昇圧コンバータ。