JPH0636555B2 - 画像ａ／ｄ変換回路 - Google Patents
画像ａ／ｄ変換回路Info
- Publication number
- JPH0636555B2 JPH0636555B2 JP59224769A JP22476984A JPH0636555B2 JP H0636555 B2 JPH0636555 B2 JP H0636555B2 JP 59224769 A JP59224769 A JP 59224769A JP 22476984 A JP22476984 A JP 22476984A JP H0636555 B2 JPH0636555 B2 JP H0636555B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- image
- circuit
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像のＡ／Ｄ変換回路に関し、特に静止画像
の諧調補正装置に用いて最適なものである。
の諧調補正装置に用いて最適なものである。
ＣＣＤと磁気シート（ディスク）ドライブとを組み込ん
だ電子スチルカメラが映像メディアの１つとして利用さ
れている。例えば新聞社の写真伝送システムでは、電子
スチルカメラで撮ってディスクに記録した映像（静止
画）を再生機にかけて、再生出力を無線又は有線のライ
ンを用いて本社に伝送している。
だ電子スチルカメラが映像メディアの１つとして利用さ
れている。例えば新聞社の写真伝送システムでは、電子
スチルカメラで撮ってディスクに記録した映像（静止
画）を再生機にかけて、再生出力を無線又は有線のライ
ンを用いて本社に伝送している。
通常、電子スチルカメラには自動しぼり機能が付属して
いて自動しぼり調整によって、適性な輝度レベルで録画
が行われるようになっている。しかし自動しぼり機能は
充分で無く、白−黒（明−暗）のダイナミックレンジの
大きい撮像対象については、しぼり調整の作用が明暗の
一方に偏り、白部分又は黒部分の双方の解像度が劣化し
易い。また撮像素子に用いているＣＣＤは暗電流が安定
でなく、ビデオ信号のＤＣ成分は大きくドリフトする。
いて自動しぼり調整によって、適性な輝度レベルで録画
が行われるようになっている。しかし自動しぼり機能は
充分で無く、白−黒（明−暗）のダイナミックレンジの
大きい撮像対象については、しぼり調整の作用が明暗の
一方に偏り、白部分又は黒部分の双方の解像度が劣化し
易い。また撮像素子に用いているＣＣＤは暗電流が安定
でなく、ビデオ信号のＤＣ成分は大きくドリフトする。
このような白−中間色−黒が一様に分布していない画像
を補正してコントラストの良い画像を得るために、従来
では、映像の白ピークを検出してＡＧＣをかける方法が
用いられている。この方法では白ピーク値に応じて映像
の輝度レベルの伸張が行われるので、黒レベルが浮きあ
がって黒側の再現性及び解像度が逆に低下する問題があ
り、またＣＣＤ出力の直流ドリフトも全く補正できなか
った。
を補正してコントラストの良い画像を得るために、従来
では、映像の白ピークを検出してＡＧＣをかける方法が
用いられている。この方法では白ピーク値に応じて映像
の輝度レベルの伸張が行われるので、黒レベルが浮きあ
がって黒側の再現性及び解像度が逆に低下する問題があ
り、またＣＣＤ出力の直流ドリフトも全く補正できなか
った。
本発明はこの問題にかんがみ、白から黒まで一様に諧調
分布する映像を得ることができ、またＣＣＤ出力の不安
定なＤＣドリフトも除去でき、これにより実質的に画像
の分解能を向上させ得る画像補正手段を提供することを
目的とする。
分布する映像を得ることができ、またＣＣＤ出力の不安
定なＤＣドリフトも除去でき、これにより実質的に画像
の分解能を向上させ得る画像補正手段を提供することを
目的とする。
なお、特開昭５６−７５７７５号公報には、ファクシミ
リにおける画像信号に対してＡ／Ｄ変換後Ｄ／Ａ変換し
た信号をピークホールド、ボトムホールドして、それら
のホールド値を用いてＡ／Ｄ変換のレンジを変えるよう
にしたファクシミリ装置が開示されている。この従来技
術では、Ａ／Ｄ変換の上限および下限を制御するために
２つのＡ／Ｄ変換器とピークホールド回路およびボトム
ホールド回路を必要とし、回路構成が複雑になる問題が
あった。
リにおける画像信号に対してＡ／Ｄ変換後Ｄ／Ａ変換し
た信号をピークホールド、ボトムホールドして、それら
のホールド値を用いてＡ／Ｄ変換のレンジを変えるよう
にしたファクシミリ装置が開示されている。この従来技
術では、Ａ／Ｄ変換の上限および下限を制御するために
２つのＡ／Ｄ変換器とピークホールド回路およびボトム
ホールド回路を必要とし、回路構成が複雑になる問題が
あった。
本発明の画像Ａ／Ｄ変換回路は、入力ビデオ信号をＡ／
Ｄ変換するＡ／Ｄコンバータ３と、上記Ａ／Ｄコンバー
タ３によって変換されたディジタル出力と黒レベルの基
準値とを１サンプル毎に比較し、両者が一致するときに
一致パルス信号を出力する黒レベルコンパレータ８と、
上記Ａ／Ｄコンバータ３によって変換されたディジタル
出力と白レベルの基準値とを１サンプル毎に比較し、両
者が一致するときに一致パルス信号を出力する白レベル
コンパレータ４と、上記黒レベルコンパレータ８の出力
の一致パルス信号のパルス幅を広げた後積分して直流化
する積分回路９と、上記積分回路９の出力と入力ビデオ
信号とを加算して上記Ａ／Ｄコンバータの入力端子に与
える加算器２と、上記白レベルコンパレータ４の出力の
一致パルス信号のパルス幅を広げた後積分して直流化
し、上記Ａ／Ｄコンバータ３の基準入力端子に与える積
分回路６とを備えることを特徴とする。
Ｄ変換するＡ／Ｄコンバータ３と、上記Ａ／Ｄコンバー
タ３によって変換されたディジタル出力と黒レベルの基
準値とを１サンプル毎に比較し、両者が一致するときに
一致パルス信号を出力する黒レベルコンパレータ８と、
上記Ａ／Ｄコンバータ３によって変換されたディジタル
出力と白レベルの基準値とを１サンプル毎に比較し、両
者が一致するときに一致パルス信号を出力する白レベル
コンパレータ４と、上記黒レベルコンパレータ８の出力
の一致パルス信号のパルス幅を広げた後積分して直流化
する積分回路９と、上記積分回路９の出力と入力ビデオ
信号とを加算して上記Ａ／Ｄコンバータの入力端子に与
える加算器２と、上記白レベルコンパレータ４の出力の
一致パルス信号のパルス幅を広げた後積分して直流化
し、上記Ａ／Ｄコンバータ３の基準入力端子に与える積
分回路６とを備えることを特徴とする。
この構成により、簡単な回路で、入力ビデオ信号の階調
が黒側または白側の何れかに偏っていても、一様に階調
分布したビデオ信号に補正することができる。
が黒側または白側の何れかに偏っていても、一様に階調
分布したビデオ信号に補正することができる。
第１図は本発明による画像Ａ／Ｄ変換回路を電子スチル
カメラシステムの伝送器に用いた実施例を示す回路図
で、第２図は第１図の動作を示す波形図である。
カメラシステムの伝送器に用いた実施例を示す回路図
で、第２図は第１図の動作を示す波形図である。
第１図においてビデオ信号源１は、電子スチルカメラで
撮像した静止画像の再生ビデオ信号を導出するものであ
る。入力ビデオ信号は基本的には、Ａ／Ｄコンバータ３
で８ビットのディジタル信号に変換され、伝送出力とし
て導出される。このＡ／Ｄ変換出力と基準の白レベル及
び黒レベルとを夫々比較して、誤差情報をＡ／Ｄ変換の
前に帰還して第２図に示すように０IRE（０％白）〜１
００IRE（１００％白）の範囲で一様分布した諧調を持
つ映像を得ている。
撮像した静止画像の再生ビデオ信号を導出するものであ
る。入力ビデオ信号は基本的には、Ａ／Ｄコンバータ３
で８ビットのディジタル信号に変換され、伝送出力とし
て導出される。このＡ／Ｄ変換出力と基準の白レベル及
び黒レベルとを夫々比較して、誤差情報をＡ／Ｄ変換の
前に帰還して第２図に示すように０IRE（０％白）〜１
００IRE（１００％白）の範囲で一様分布した諧調を持
つ映像を得ている。
まずＡ／Ｄコンバータ３の出力はディジタルコンパレー
タ８に与えられ、０IREに相当する基準値発生器７の出
力（８ビットディジタル値のオールゼロ）と１サンプル
値ごとに比較される。コンパレータ８はＡ／Ｄ変換出力
が０IREと等しければパルスを発生し、大きければ出力
を発生しない。２値の比較出力はパルスストレッチ回路
（パルス幅伸張器）、積分器及びフィルターを夫々備え
る積分回路９でＤＣ化されてから、Ａ／Ｄコンバータ３
の入力側に挿入された加算器２に供給され、入力ビデオ
信号にＤＣ分として付加される。
タ８に与えられ、０IREに相当する基準値発生器７の出
力（８ビットディジタル値のオールゼロ）と１サンプル
値ごとに比較される。コンパレータ８はＡ／Ｄ変換出力
が０IREと等しければパルスを発生し、大きければ出力
を発生しない。２値の比較出力はパルスストレッチ回路
（パルス幅伸張器）、積分器及びフィルターを夫々備え
る積分回路９でＤＣ化されてから、Ａ／Ｄコンバータ３
の入力側に挿入された加算器２に供給され、入力ビデオ
信号にＤＣ分として付加される。
入力ビデオ信号が第２図Ａの状態であれば、コンパレー
タ８の出力パルスは無く、従って積分回路９の出力のＤ
Ｃレベルは所定時定数で徐々に低下する。このためＡ／
Ｄコンバータ３に入力されるビデオ信号のＤＣレベルは
次第に低下する。ビデオ信号の黒ピークが０IREより下
がると、その部分でコンパレータ８からパルスが出力さ
れ、これが積分回路９で積分されるので、積分出力は上
昇する。従ってＡ／Ｄコンバータ３の入力ビデオのＤＣ
レベルは上昇する。この帰還ループは、積分出力の一定
傾斜での低下分と、コンパレータ出力のパルス積分量と
が釣り合った点で安定し、この安定状態では第２図Ｂの
ように黒ピークが０IREと一致する。
タ８の出力パルスは無く、従って積分回路９の出力のＤ
Ｃレベルは所定時定数で徐々に低下する。このためＡ／
Ｄコンバータ３に入力されるビデオ信号のＤＣレベルは
次第に低下する。ビデオ信号の黒ピークが０IREより下
がると、その部分でコンパレータ８からパルスが出力さ
れ、これが積分回路９で積分されるので、積分出力は上
昇する。従ってＡ／Ｄコンバータ３の入力ビデオのＤＣ
レベルは上昇する。この帰還ループは、積分出力の一定
傾斜での低下分と、コンパレータ出力のパルス積分量と
が釣り合った点で安定し、この安定状態では第２図Ｂの
ように黒ピークが０IREと一致する。
一方、Ａ／Ｄコンバータ３の出力がディジタルコンパレ
ータ４にも与えられ、１００IREに相当する基準値発生
器５の出力（８ビットディジタル値のオール１）と１サ
ンプル値ごとに比較される。コンパレータ４はＡ／Ｄ変
換出力が１００IREと等しければパルスを発生し、１０
０IRE以下であれば出力を発生しない。比較出力は積分
回路６で積分（ＤＣ化）されてＡ／Ｄコンバータ３の基
準入力端子ｒｅｆに与えられる。これによってＡ／Ｄ変
換比、つまり量子化レベル幅が可変される。
ータ４にも与えられ、１００IREに相当する基準値発生
器５の出力（８ビットディジタル値のオール１）と１サ
ンプル値ごとに比較される。コンパレータ４はＡ／Ｄ変
換出力が１００IREと等しければパルスを発生し、１０
０IRE以下であれば出力を発生しない。比較出力は積分
回路６で積分（ＤＣ化）されてＡ／Ｄコンバータ３の基
準入力端子ｒｅｆに与えられる。これによってＡ／Ｄ変
換比、つまり量子化レベル幅が可変される。
積分回路６は、パルスストレッチ回路、積分器及びフィ
ルターを備え、入力パルスのパルス幅を調整してから積
分による直流再生が行われる。入力ビデオ信号が第２図
Ａの状態であれば、コンパレータ出力は無く、積分出力
は一定時定数で低下する。このためＡ／Ｄコンバータ３
の基準入力電圧が低下し、フルビットの変換ディジタル
値に対応するアナログ入力レベルは徐々に小さい値とな
る。つまりこのＡ／Ｄ変換系を外から見ると、変換のダ
イナミックレンジが変わって第２図Ａ→Ｂのように入力
に対して振幅伸張が行われている。
ルターを備え、入力パルスのパルス幅を調整してから積
分による直流再生が行われる。入力ビデオ信号が第２図
Ａの状態であれば、コンパレータ出力は無く、積分出力
は一定時定数で低下する。このためＡ／Ｄコンバータ３
の基準入力電圧が低下し、フルビットの変換ディジタル
値に対応するアナログ入力レベルは徐々に小さい値とな
る。つまりこのＡ／Ｄ変換系を外から見ると、変換のダ
イナミックレンジが変わって第２図Ａ→Ｂのように入力
に対して振幅伸張が行われている。
振幅伸張によって第２図Ｂのように白ピークが１００
IREに達すると、比較パルス出力が出て、積分出力は上
昇する。この上昇と所定時定数での積分出力の低下とが
釣り合った点、つまり白ピークが１００IREと一致した
ところで帰還ループが安定する。
IREに達すると、比較パルス出力が出て、積分出力は上
昇する。この上昇と所定時定数での積分出力の低下とが
釣り合った点、つまり白ピークが１００IREと一致した
ところで帰還ループが安定する。
このようにして入力ビデオ信号の白ピークレベル及び黒
ピークレベルとがいかなる値であっても、Ａ／Ｄ出力の
フィードバック制御により、各ピークが０IREから１０
０IREの範囲に丁度入るようにＡ／Ｄ変換が行われる。
この結果どのような入力信号でも常に一様な諧調の画質
が得られる。特に画像をハードコピー化する場合には、
一般に映像のダイナミックレンジが縮小するので、実施
例のように諧調が０〜１００IREの範囲で一様に分布す
る補正を行えばハードコピーのコントラストを良くする
ことができる。また補正画像のダイナミックレンジが広
くなるので、見掛け上の解像度があがる。更にディジタ
ルデータの全ビット（０〜２５５レベル）が有効データ
であるので、情報の分解能が良く、伝送及び受信の際の
信号処理のＳ／Ｎが良好となる。
ピークレベルとがいかなる値であっても、Ａ／Ｄ出力の
フィードバック制御により、各ピークが０IREから１０
０IREの範囲に丁度入るようにＡ／Ｄ変換が行われる。
この結果どのような入力信号でも常に一様な諧調の画質
が得られる。特に画像をハードコピー化する場合には、
一般に映像のダイナミックレンジが縮小するので、実施
例のように諧調が０〜１００IREの範囲で一様に分布す
る補正を行えばハードコピーのコントラストを良くする
ことができる。また補正画像のダイナミックレンジが広
くなるので、見掛け上の解像度があがる。更にディジタ
ルデータの全ビット（０〜２５５レベル）が有効データ
であるので、情報の分解能が良く、伝送及び受信の際の
信号処理のＳ／Ｎが良好となる。
また、補正後には黒ピーク値が０IREと一致するから、
撮像素子（ＣＣＤ）のＤＣドリフト分も同時に修正され
ることになる。
撮像素子（ＣＣＤ）のＤＣドリフト分も同時に修正され
ることになる。
なお第１図においてコンパレータ４，８が同期信号部分
で動作しないように、ブランキング区間内（水平及び垂
直ブランキング）ではコンパレータ４，８が不動作にさ
れる。ブランキング信号は入力ビデオ信号を受けるブラ
ンキング（ＢＬＫ）発生回路１０にて形成される。
で動作しないように、ブランキング区間内（水平及び垂
直ブランキング）ではコンパレータ４，８が不動作にさ
れる。ブランキング信号は入力ビデオ信号を受けるブラ
ンキング（ＢＬＫ）発生回路１０にて形成される。
なお静止画像の或る領域についてのみ補正処理を行って
この部分の階調差を拡大させることもできる。この場合
には、この領域の外側を代表するブランキング信号を発
生させて、このブランキング信号部分でコンパレータ
４，８を不動作にする。
この部分の階調差を拡大させることもできる。この場合
には、この領域の外側を代表するブランキング信号を発
生させて、このブランキング信号部分でコンパレータ
４，８を不動作にする。
本発明は上述のように、入力ビデオ信号のディジタル変
換出力を黒側および白側の夫々の基準値とを比較して一
致したとき一致パルスを形成するコンパレータを用い、
コンパレータの比較出力の一致パルスをのパルス幅を広
げた後積分して直流化し、黒レベルの直流化信号を入力
ビデオ信号に付加すると共に白レベルの直流化信号をＡ
／Ｄコンバータの基準入力に与えることにより、Ａ／Ｄ
コンバータの変換のレンジを可変制御するようにしたも
のである。従って本発明によると、階調が白側または黒
側に偏っている入力ビデオ信号を簡単な回路でもって一
様に階調分布したディジタルビデオ信号に変換すること
ができ、これにより見掛け上の解像度を向上させること
ができ、また黒レベルの補正により撮像素子の暗電流に
よる入力ビデオ信号のドリフト分を除去することができ
る。
換出力を黒側および白側の夫々の基準値とを比較して一
致したとき一致パルスを形成するコンパレータを用い、
コンパレータの比較出力の一致パルスをのパルス幅を広
げた後積分して直流化し、黒レベルの直流化信号を入力
ビデオ信号に付加すると共に白レベルの直流化信号をＡ
／Ｄコンバータの基準入力に与えることにより、Ａ／Ｄ
コンバータの変換のレンジを可変制御するようにしたも
のである。従って本発明によると、階調が白側または黒
側に偏っている入力ビデオ信号を簡単な回路でもって一
様に階調分布したディジタルビデオ信号に変換すること
ができ、これにより見掛け上の解像度を向上させること
ができ、また黒レベルの補正により撮像素子の暗電流に
よる入力ビデオ信号のドリフト分を除去することができ
る。
第１図は本発明による画像Ａ／Ｄ変換回路を電子スチル
カメラシステムの伝送器に用いた実施例を示す回路図、
第２図は第１図の動作を示す波形図である。 なお図面に用いた符号において、 １……ビデオ入力源 ２……加算器 ３……Ａ／Ｄコンパレータ ４……コンパレータ ５……基準値発生器 ６……積分回路 ７……基準値発生器 ８……コンパレータ ９……積分回路 １０……ブランキング発生回路 である。
カメラシステムの伝送器に用いた実施例を示す回路図、
第２図は第１図の動作を示す波形図である。 なお図面に用いた符号において、 １……ビデオ入力源 ２……加算器 ３……Ａ／Ｄコンパレータ ４……コンパレータ ５……基準値発生器 ６……積分回路 ７……基準値発生器 ８……コンパレータ ９……積分回路 １０……ブランキング発生回路 である。
Claims (1)
- 【請求項１】入力ビデオ信号をＡ／Ｄ変換するＡ／Ｄコ
ンバータと、 上記Ａ／Ｄコンバータによって変換されたディジタル出
力と黒レベルの基準値とを１サンプル毎に比較し、両者
が一致するときに一致パルス信号を出力する黒レベルコ
ンパレータと、 上記Ａ／Ｄコンバータによって変換されたディジタル出
力と白レベルの基準値とを１サンプル毎に比較し、両者
が一致するときに一致パルス信号を出力する白レベルコ
ンパレータと、 上記黒レベルコンパレータの出力の一致パルス信号のパ
ルス幅を広げた後積分して直流化する積分回路と、 上記積分回路の出力と入力ビデオ信号とを加算して上記
Ａ／Ｄコンバータの入力端子に与える加算器と、 上記白レベルコンパレータの出力の一致パルス信号のパ
ルス幅を広げた後積分して直流化し、上記Ａ／Ｄコンバ
ータの基準入力端子に与える積分回路とを備える画像Ａ
／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224769A JPH0636555B2 (ja) | 1984-10-25 | 1984-10-25 | 画像ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224769A JPH0636555B2 (ja) | 1984-10-25 | 1984-10-25 | 画像ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102871A JPS61102871A (ja) | 1986-05-21 |
| JPH0636555B2 true JPH0636555B2 (ja) | 1994-05-11 |
Family
ID=16818931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224769A Expired - Fee Related JPH0636555B2 (ja) | 1984-10-25 | 1984-10-25 | 画像ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636555B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0710093B2 (ja) * | 1985-05-10 | 1995-02-01 | 松下電器産業株式会社 | 自動黒レベル設定回路 |
| JPS6467087A (en) * | 1987-09-07 | 1989-03-13 | Nachi Fujikoshi Corp | Digitizing method for picture signal |
| JPH01162074A (ja) * | 1987-12-18 | 1989-06-26 | Murata Mach Ltd | フアクシミリにおける自動利得制御方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675775A (en) * | 1979-11-27 | 1981-06-23 | Oki Electric Ind Co Ltd | Facsimile device |
| JPS59135972A (ja) * | 1983-01-25 | 1984-08-04 | Matsushita Graphic Commun Syst Inc | 自動背景制御回路 |
-
1984
- 1984-10-25 JP JP59224769A patent/JPH0636555B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102871A (ja) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0636555B2 (ja) | 画像ａ／ｄ変換回路 | |
| US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
| US5243427A (en) | Contour correction apparatus and contour correction method | |
| JPS61117924A (ja) | 画像補正装置 | |
| JPS61105962A (ja) | 静止画の階調補正装置 | |
| JP2872236B2 (ja) | 画像読取装置 | |
| EP0220069B1 (en) | Past record correcting/reading apparatus | |
| JPS5933970A (ja) | 画信号処理装置 | |
| US5438558A (en) | Image signal apparatus including clamping processing of image signal | |
| JP2618655B2 (ja) | 画像読み取り装置 | |
| JP2519566B2 (ja) | ディジタルａｇｃ回路 | |
| JP3049754B2 (ja) | 画信号処理装置 | |
| JP3197909B2 (ja) | 電子スチルカメラの階調改善回路 | |
| JPH08116471A (ja) | 映像信号のクランプ装置 | |
| JPH10285419A (ja) | カラー画像形成装置 | |
| JPH07203485A (ja) | 映像信号用ａ／ｄ変換装置 | |
| JPH09294220A (ja) | 輪郭補正回路及びそれを用いた撮像装置 | |
| JPS59218077A (ja) | 画像読取装置 | |
| JPH07184110A (ja) | Ａｇｃ出力オフセット調節回路 | |
| JPS5831148B2 (ja) | ビデオ信号処理方式 | |
| JPH02288547A (ja) | 画像読取装置 | |
| JPS59144273A (ja) | 画信号のシエ−デイング補正方式 | |
| JPS60196071A (ja) | 画像信号量子化処理方式 | |
| JPH0583550A (ja) | 画像入力装置 | |
| JPH0531461U (ja) | フアクシミリにおける画信号補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |