JPH0637103A - バイポーラトランジスタおよびその製法 - Google Patents
バイポーラトランジスタおよびその製法Info
- Publication number
- JPH0637103A JPH0637103A JP4189530A JP18953092A JPH0637103A JP H0637103 A JPH0637103 A JP H0637103A JP 4189530 A JP4189530 A JP 4189530A JP 18953092 A JP18953092 A JP 18953092A JP H0637103 A JPH0637103 A JP H0637103A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- layer
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 寄生容量をなくして素子の高速化を図ること
ができると共に、マスク数を減らして素子の微細化を容
易に達成することができるバイポーラトランジスタが形
成される半導体装置およびその製法を提供する。 【構成】 絶縁基板上にエミッタ領域４ａ、ベース領域
５ａ、コレクタ領域４ｂが横方向に形成され、エミッ
タ、コレクタ領域はＳｉ層でベース領域はＳｉＧｅ層で
形成される。前記Ｓｉ層はポリ半導体層で形成したの
ち、レーザアニールなどで単結晶化する。
ができると共に、マスク数を減らして素子の微細化を容
易に達成することができるバイポーラトランジスタが形
成される半導体装置およびその製法を提供する。 【構成】 絶縁基板上にエミッタ領域４ａ、ベース領域
５ａ、コレクタ領域４ｂが横方向に形成され、エミッ
タ、コレクタ領域はＳｉ層でベース領域はＳｉＧｅ層で
形成される。前記Ｓｉ層はポリ半導体層で形成したの
ち、レーザアニールなどで単結晶化する。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
およびその製法に関する。さらに詳しくは、寄生容量を
なくして素子の高速化を図ることができるとともにマス
ク数を減らして素子の微細化を容易に達成することがで
き、しかも高速化を図ることができる自己整合のバイポ
ーラトランジスタおよびその製法に関する。
およびその製法に関する。さらに詳しくは、寄生容量を
なくして素子の高速化を図ることができるとともにマス
ク数を減らして素子の微細化を容易に達成することがで
き、しかも高速化を図ることができる自己整合のバイポ
ーラトランジスタおよびその製法に関する。
【０００２】
【従来の技術】バイポーラトランジスタは、その高速性
および高駆動能力故に、現在、種々の用途に用いられ、
ディスクリートとしてまたはＩＣやＬＳＩの中に形成さ
れている。従来のＩＣなどに組み込まれたバイポーラト
ランジスタ部分の断面構造を図８に示す。
および高駆動能力故に、現在、種々の用途に用いられ、
ディスクリートとしてまたはＩＣやＬＳＩの中に形成さ
れている。従来のＩＣなどに組み込まれたバイポーラト
ランジスタ部分の断面構造を図８に示す。
【０００３】図８は通常の横型バイポーラトランジスタ
部分の構造図で、ｐ型半導体基板11上にｎ型エピタキシ
ャル層が形成されコレクタ領域12とし、その表面に拡散
またはイオン注入法によりｐ- 型のベース領域13、ｎ+
型のエミッタ領域14が形成され、ベース領域13の電極取
り出し部分にはｐ+ 型の高濃度領域15が形成されてい
る。また、コレクタ領域12となるエピタキシャル層と半
導体基板11との境界にはコレクタ寄生抵抗を防止するた
めの埋込層16が形成され、このトランジスタ部分を他の
領域と電気的に分離するためのアイソレーション17が両
側に形成されている。基板の表面にはＳｉＯ2 などの保
護膜18が形成され、各素子を分離するための厚い酸化膜
のフィールド絶縁膜19が形成されている。コレクタ領域
12およびエミッタ領域14との電極接続は薄いエミッタ拡
散層を形成するため、半導体領域との接続部分に多結晶
シリコンで形成されたコンタクト電極21、22がそれぞれ
形成され、さらに絶縁膜20を介してＡｌなどでコレクタ
電極23、ベース電極24、エミッタ電極25がそれぞれ形成
されている。
部分の構造図で、ｐ型半導体基板11上にｎ型エピタキシ
ャル層が形成されコレクタ領域12とし、その表面に拡散
またはイオン注入法によりｐ- 型のベース領域13、ｎ+
型のエミッタ領域14が形成され、ベース領域13の電極取
り出し部分にはｐ+ 型の高濃度領域15が形成されてい
る。また、コレクタ領域12となるエピタキシャル層と半
導体基板11との境界にはコレクタ寄生抵抗を防止するた
めの埋込層16が形成され、このトランジスタ部分を他の
領域と電気的に分離するためのアイソレーション17が両
側に形成されている。基板の表面にはＳｉＯ2 などの保
護膜18が形成され、各素子を分離するための厚い酸化膜
のフィールド絶縁膜19が形成されている。コレクタ領域
12およびエミッタ領域14との電極接続は薄いエミッタ拡
散層を形成するため、半導体領域との接続部分に多結晶
シリコンで形成されたコンタクト電極21、22がそれぞれ
形成され、さらに絶縁膜20を介してＡｌなどでコレクタ
電極23、ベース電極24、エミッタ電極25がそれぞれ形成
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た従来のバイポーラトランジスタにおいては、トランジ
スタ部分と基板部分とが完全に分離されていないため、
寄生容量、寄生抵抗などが発生し、素子の高速性を妨げ
るという問題がある。
た従来のバイポーラトランジスタにおいては、トランジ
スタ部分と基板部分とが完全に分離されていないため、
寄生容量、寄生抵抗などが発生し、素子の高速性を妨げ
るという問題がある。
【０００５】また、ベース領域を形成するためのマスク
と、エミッタ領域およびコレクタ領域を形成するための
マスクとを別々に用意する必要があり、さらにこれらの
マスクのアラインメントマージンを見込む必要があるた
め、素子の微細化を図ることが困難であるという問題が
ある。
と、エミッタ領域およびコレクタ領域を形成するための
マスクとを別々に用意する必要があり、さらにこれらの
マスクのアラインメントマージンを見込む必要があるた
め、素子の微細化を図ることが困難であるという問題が
ある。
【０００６】さらに、横方向の素子と素子を分離するＬ
ＯＣＯＳ構造を要するため、素子の分離幅が大きいとい
う問題もある。
ＯＣＯＳ構造を要するため、素子の分離幅が大きいとい
う問題もある。
【０００７】また、従来のバイポーラトランジスタはエ
ミッタ領域およびコレクタ領域にベース領域と同じ半導
体材料であるシリコンが用いられているため、素子の高
速化のためベース領域を狭くするとベースからコレクタ
に正孔が注入されてダイオード動作の高速化を妨げると
いう問題がある。
ミッタ領域およびコレクタ領域にベース領域と同じ半導
体材料であるシリコンが用いられているため、素子の高
速化のためベース領域を狭くするとベースからコレクタ
に正孔が注入されてダイオード動作の高速化を妨げると
いう問題がある。
【０００８】一方、「ＳｉＧｅベースＨＢＴにおけるベ
ース−コレクタヘテロ接合効果の予測」（宇賀神、雨宮
著、電子情報通信学会誌、ＳＤＭ88-142、1988年、25〜
30頁）に開示されているように、ベース領域にバンドギ
ャップの狭いゲルマニウム化シリコンを使用したＨＢＴ
（ヘテロ接合バイポーラトランジスタ）は、ベース領域
とコレクタ領域のヘテロ接合によるバンドギャップの差
によりコレクタ領域（ｎ型）への正孔の注入が阻止され
るので、ベース領域（ｐ型）中の電子蓄積量が動作速度
を決定し、ベース領域の幅は10nm位に狭くでき、ここに
蓄積される電子は少なく、高速動作を実現できるが、ヘ
テロ接合の形成時にＭＢＥなどの装置を使用しなければ
ならず、生産性、コストなどの点で問題がある。
ース−コレクタヘテロ接合効果の予測」（宇賀神、雨宮
著、電子情報通信学会誌、ＳＤＭ88-142、1988年、25〜
30頁）に開示されているように、ベース領域にバンドギ
ャップの狭いゲルマニウム化シリコンを使用したＨＢＴ
（ヘテロ接合バイポーラトランジスタ）は、ベース領域
とコレクタ領域のヘテロ接合によるバンドギャップの差
によりコレクタ領域（ｎ型）への正孔の注入が阻止され
るので、ベース領域（ｐ型）中の電子蓄積量が動作速度
を決定し、ベース領域の幅は10nm位に狭くでき、ここに
蓄積される電子は少なく、高速動作を実現できるが、ヘ
テロ接合の形成時にＭＢＥなどの装置を使用しなければ
ならず、生産性、コストなどの点で問題がある。
【０００９】本発明は、叙上の事情に鑑み、前記従来技
術の有する欠点が解消されたバイポーラトランジスタを
提供することを目的とする。すなわち、本発明の目的
は、素子の高速化が可能であり、かつ素子の微細化を容
易に達成することができるバイポーラトランジスタを提
供することである。
術の有する欠点が解消されたバイポーラトランジスタを
提供することを目的とする。すなわち、本発明の目的
は、素子の高速化が可能であり、かつ素子の微細化を容
易に達成することができるバイポーラトランジスタを提
供することである。
【００１０】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタは、絶縁基板上にエミッタ、ベースおよびコレ
クタの各領域が直接横方向に形成され、前記エミッタ領
域およびコレクタ領域は第１導電型のシリコン層からな
り、前記ベース領域は第２導電型のゲルマニウム化シリ
コン層からなることを特徴としている。
ンジスタは、絶縁基板上にエミッタ、ベースおよびコレ
クタの各領域が直接横方向に形成され、前記エミッタ領
域およびコレクタ領域は第１導電型のシリコン層からな
り、前記ベース領域は第２導電型のゲルマニウム化シリ
コン層からなることを特徴としている。
【００１１】また本発明のバイポーラトランジスタの製
法は、（ａ）絶縁基板上にエミッタ領域およびコレクタ
領域にそれぞれ電気的に接続される金属膜を対向して設
け、（ｂ）該金属膜が形成された絶縁基板上に第１導電
型のポリシリコン層を設け、エッチバックにより前記金
属膜の対向面のみに前記ポリシリコン層を残してエミッ
タ領域およびコレクタ領域を設け、（ｃ）該絶縁基板の
表面に第２導電型のゲルマニウム化シリコン層を設け、
エッチバックにより前記エミッタ領域およびコレクタ領
域の対向部分のみに前記ゲルマニウム化シリコン層を残
してベース領域を形成し、（ｄ）前記ポリシリコン層を
単結晶化し、（ｅ）該絶縁基板の表面に絶縁膜を設け、
かつ、各領域の電極を形成することを特徴としている。
法は、（ａ）絶縁基板上にエミッタ領域およびコレクタ
領域にそれぞれ電気的に接続される金属膜を対向して設
け、（ｂ）該金属膜が形成された絶縁基板上に第１導電
型のポリシリコン層を設け、エッチバックにより前記金
属膜の対向面のみに前記ポリシリコン層を残してエミッ
タ領域およびコレクタ領域を設け、（ｃ）該絶縁基板の
表面に第２導電型のゲルマニウム化シリコン層を設け、
エッチバックにより前記エミッタ領域およびコレクタ領
域の対向部分のみに前記ゲルマニウム化シリコン層を残
してベース領域を形成し、（ｄ）前記ポリシリコン層を
単結晶化し、（ｅ）該絶縁基板の表面に絶縁膜を設け、
かつ、各領域の電極を形成することを特徴としている。
【００１２】
【作用】本発明のバイポーラトランジスタにおいては基
板と素子部分とが絶縁膜により完全に分離されているの
で、寄生容量がなくなる。また、エミッタ領域およびコ
レクタ領域がシリコン（以下、Ｓｉという）で形成さ
れ、ベース領域がゲルマニウム化シリコン（以下、Ｓｉ
Ｇｅという）で形成されているため、ベース領域を狭く
形成でき、一層の高速化を図ることができる。
板と素子部分とが絶縁膜により完全に分離されているの
で、寄生容量がなくなる。また、エミッタ領域およびコ
レクタ領域がシリコン（以下、Ｓｉという）で形成さ
れ、ベース領域がゲルマニウム化シリコン（以下、Ｓｉ
Ｇｅという）で形成されているため、ベース領域を狭く
形成でき、一層の高速化を図ることができる。
【００１３】そして、エミッタ領域およびコレクタ領域
と、ベース領域とをそれぞれエッチバックで形成してい
るため、これら領域を形成するためのマスクが不要でマ
スク数を減らすことができると共に、マスクによるアラ
イメントマージンを見込む必要がなく、微細化を図れ
る。さらに、エッチバックののちにエミッタ領域および
コレクタ領域を形成するポリＳｉ層を単結晶化すること
により、一層の高速化を達成できる。
と、ベース領域とをそれぞれエッチバックで形成してい
るため、これら領域を形成するためのマスクが不要でマ
スク数を減らすことができると共に、マスクによるアラ
イメントマージンを見込む必要がなく、微細化を図れ
る。さらに、エッチバックののちにエミッタ領域および
コレクタ領域を形成するポリＳｉ層を単結晶化すること
により、一層の高速化を達成できる。
【００１４】
【実施例】以下、添付図面を参照しつつ本発明のバイポ
ーラトランジスタ部分を詳細に説明する。
ーラトランジスタ部分を詳細に説明する。
【００１５】図１は本発明の半導体装置のバイポーラト
ランジスタ部分の一実施例の断面説明図である。図１に
おいて、１はＳｉなどからなる半導体基板であり、該半
導体基板１上にシリコン酸化膜、シリコンチッ化膜など
の絶縁膜２が設けられ絶縁基板としている。絶縁膜２上
には第１導電型のポリＳｉ層でエミッタ領域４ａ、コレ
クタ領域４ｂが形成され、さらにそのあいだには第２導
電型のＳｉＧｅ半導体層でベース領域５ａが形成される
と共に、エミッタ領域４ａ、コレクタ領域４ｂとそれぞ
れ電気的接続された金属膜３ａ、３ｂが設けられてい
る。これらの上に保護膜９が設けられ、コンタクトホー
ルを形成してエミッタ電極６、ベース電極７、コレクタ
電極８がそれぞれ形成され、バイポーラトランジスタ部
分が構成されている。上記半導体層はレーザアニールな
どの高温処理がされることにより、多結晶から単結晶化
される。
ランジスタ部分の一実施例の断面説明図である。図１に
おいて、１はＳｉなどからなる半導体基板であり、該半
導体基板１上にシリコン酸化膜、シリコンチッ化膜など
の絶縁膜２が設けられ絶縁基板としている。絶縁膜２上
には第１導電型のポリＳｉ層でエミッタ領域４ａ、コレ
クタ領域４ｂが形成され、さらにそのあいだには第２導
電型のＳｉＧｅ半導体層でベース領域５ａが形成される
と共に、エミッタ領域４ａ、コレクタ領域４ｂとそれぞ
れ電気的接続された金属膜３ａ、３ｂが設けられてい
る。これらの上に保護膜９が設けられ、コンタクトホー
ルを形成してエミッタ電極６、ベース電極７、コレクタ
電極８がそれぞれ形成され、バイポーラトランジスタ部
分が構成されている。上記半導体層はレーザアニールな
どの高温処理がされることにより、多結晶から単結晶化
される。
【００１６】前述の説明では、絶縁基板として半導体基
板上にシリコン酸化膜などの絶縁膜を形成した例で説明
したが、このような半導体基板を使用すると他の素子と
共にＩＣを形成するばあいに便利であるが、その他にガ
ラス基板、サファイヤなどの絶縁基板を使用してその上
に半導体層を形成することもできる。
板上にシリコン酸化膜などの絶縁膜を形成した例で説明
したが、このような半導体基板を使用すると他の素子と
共にＩＣを形成するばあいに便利であるが、その他にガ
ラス基板、サファイヤなどの絶縁基板を使用してその上
に半導体層を形成することもできる。
【００１７】さらに、金属膜３ａ、３ｂはエミッタ領域
４ａ、コレクタ領域４ｂからそれぞれ電気的に外部端子
に接続するためのものであるが、あとの熱処理温度（10
00℃以上）に耐えるものである必要があり、タングステ
ンやチタンなどの高融点金属であることが望ましい。
４ａ、コレクタ領域４ｂからそれぞれ電気的に外部端子
に接続するためのものであるが、あとの熱処理温度（10
00℃以上）に耐えるものである必要があり、タングステ
ンやチタンなどの高融点金属であることが望ましい。
【００１８】この構成にすることにより、絶縁基板上に
完全に隔離してヘテロ接合のバイポーラトランジスタを
構成することができ、寄生容量のない高速動作ができる
高特性の素子がえられる。
完全に隔離してヘテロ接合のバイポーラトランジスタを
構成することができ、寄生容量のない高速動作ができる
高特性の素子がえられる。
【００１９】この半導体装置のバイポーラトランジスタ
部分の製法について説明する。
部分の製法について説明する。
【００２０】まず絶縁膜２の形成された基板１上に、エ
ミッタ領域４ａ、コレクタ領域４ｂとそれぞれ電気的に
接続される金属膜３ａ、３ｂを設ける。具体的には全面
に金属膜を設け、エミッタ、ベース、コレクタの各領域
形成場所10をエッチング除去することにより金属膜３
ａ、３ｂが対向して形成されるが、別々に形成するな
ど、他の方法で形成してもよい。
ミッタ領域４ａ、コレクタ領域４ｂとそれぞれ電気的に
接続される金属膜３ａ、３ｂを設ける。具体的には全面
に金属膜を設け、エミッタ、ベース、コレクタの各領域
形成場所10をエッチング除去することにより金属膜３
ａ、３ｂが対向して形成されるが、別々に形成するな
ど、他の方法で形成してもよい。
【００２１】つぎに、対向した金属膜３ａ、３ｂの間隙
および金属膜３ａ、３ｂ上に第１導電型のポリＳｉ層を
形成し、エッチバックをすることにより断面が1/4 円形
状のサイドウォールの形でポリＳｉ層が金属膜３ａ、３
ｂの対向面側に設けられ、エミッタ領域４ａ、コレクタ
領域４ｂがそれぞれ形成される。
および金属膜３ａ、３ｂ上に第１導電型のポリＳｉ層を
形成し、エッチバックをすることにより断面が1/4 円形
状のサイドウォールの形でポリＳｉ層が金属膜３ａ、３
ｂの対向面側に設けられ、エミッタ領域４ａ、コレクタ
領域４ｂがそれぞれ形成される。
【００２２】さらに第２導電型のポリＳｉＧｅ層をエミ
ッタ領域４ａとコレクタ領域４ｂの間隙および金属膜３
ａ、３ｂ上に設け、再度エッチバックすることにより、
エミッタ領域４ａとコレクタ領域４ｂとのあいだにのみ
第２導電型のＳｉＧｅ層が残りベース領域５ａが形成さ
れる。
ッタ領域４ａとコレクタ領域４ｂの間隙および金属膜３
ａ、３ｂ上に設け、再度エッチバックすることにより、
エミッタ領域４ａとコレクタ領域４ｂとのあいだにのみ
第２導電型のＳｉＧｅ層が残りベース領域５ａが形成さ
れる。
【００２３】つぎに、ポリＳｉ層を単結晶化する。単結
晶化する方法としては、レーザまたは電子線などを半導
体基板表面から照射して単結晶化を行う方法またはＺＭ
Ｒ法（Zone Melting Recristalization)とよばれる熱照
射源で照射しながら半導体基板の端から順次加熱しなが
ら基板表面を加熱して結晶化を行う方法などがある。
晶化する方法としては、レーザまたは電子線などを半導
体基板表面から照射して単結晶化を行う方法またはＺＭ
Ｒ法（Zone Melting Recristalization)とよばれる熱照
射源で照射しながら半導体基板の端から順次加熱しなが
ら基板表面を加熱して結晶化を行う方法などがある。
【００２４】これにより、ポリＳｉ層の結晶方向は一様
になり単結晶構造になるため、電子移動度が大きくなり
高速動作を行え、素子特性などが向上する。
になり単結晶構造になるため、電子移動度が大きくなり
高速動作を行え、素子特性などが向上する。
【００２５】つぎに、絶縁膜を全面に設け、エミッタ電
極６、ベース電極７、コレクタ電極８がそれぞれ形成す
ることにより本発明の半導体装置のトランジスタ部分が
形成される。エミッタ電極６およびコレクタ電極８はそ
れぞれ金属膜３ａ、３ｂと接続させることにより、狭い
エミッタ領域４ａ、コレクタ領域４ｂに直接コンタクト
をとる必要がなく、簡単に信頼性良く形成できる。
極６、ベース電極７、コレクタ電極８がそれぞれ形成す
ることにより本発明の半導体装置のトランジスタ部分が
形成される。エミッタ電極６およびコレクタ電極８はそ
れぞれ金属膜３ａ、３ｂと接続させることにより、狭い
エミッタ領域４ａ、コレクタ領域４ｂに直接コンタクト
をとる必要がなく、簡単に信頼性良く形成できる。
【００２６】金属膜３ａ、３ｂの形成法はスパッタリン
グ法、蒸着法やＭＯＣＶＤ法などの方法で形成でき、ま
たエッチングはリソグラフィ工程により材料に応じたエ
ッチング液やＲＩＥ法、イオンミリングなどの既知の方
法により行われる。
グ法、蒸着法やＭＯＣＶＤ法などの方法で形成でき、ま
たエッチングはリソグラフィ工程により材料に応じたエ
ッチング液やＲＩＥ法、イオンミリングなどの既知の方
法により行われる。
【００２７】さらに、ポリＳｉ層およびＳｉＧｅ層の形
成法もＣＶＤ法などの既知の方法で設けることができ、
エッチバックはＲＩＥ法などのエッチング法により行う
ことができる。他の絶縁膜形成や電極膜形成も従来技術
の使用により行うことができる。
成法もＣＶＤ法などの既知の方法で設けることができ、
エッチバックはＲＩＥ法などのエッチング法により行う
ことができる。他の絶縁膜形成や電極膜形成も従来技術
の使用により行うことができる。
【００２８】実施例１ つぎに、本発明のバイポーラトランジスタ部分の具体的
製法例を図２〜７に基づき説明する。
製法例を図２〜７に基づき説明する。
【００２９】まず、シリコン基板１上にＬＰ−ＣＶＤ装
置を用いて、ＴＥＯＳ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を80sc
cmの流量で該装置内に導入し、750 ℃、１Torrの条件下
でシリコン酸化膜２を堆積させる。さらに該シリコン酸
化膜２の上にスパッタ法によりタングステン膜を堆積さ
せる。ついで、該タングステン膜の上にフォトレジスト
膜を塗布し、１枚目のマスクでパターニングして、タン
グステン膜の開口部10を形成する（図２参照）。
置を用いて、ＴＥＯＳ（Ｓｉ（ＯＣ2 Ｈ5 ）4 ）を80sc
cmの流量で該装置内に導入し、750 ℃、１Torrの条件下
でシリコン酸化膜２を堆積させる。さらに該シリコン酸
化膜２の上にスパッタ法によりタングステン膜を堆積さ
せる。ついで、該タングステン膜の上にフォトレジスト
膜を塗布し、１枚目のマスクでパターニングして、タン
グステン膜の開口部10を形成する（図２参照）。
【００３０】つぎに、図３に示すようにｎ型のポリＳｉ
層４をＬＰ−ＣＶＤ装置でＳｉＨ4120 sccm、ＰＨ3 50s
ccm、650 ℃および0.2 Torrの条件下で全面に堆積させ
た。ついで、ＲＩＥ法により、前記ポリＳｉ層をエッチ
バックし、タングステン膜の開口部の両側部に図４に示
されるような断面が１／４円形状のサイドウォール４
ａ、４ｂが残る程度にｎ型ポリＳｉ層を除去した。その
のち、ｐ型のポリＳｉＧｅ層５をＵＨＶ−ＣＶＤ装置を
用いて、ＳｉＨ4 とＧｅＨ4 とＢ2 Ｈ6 をそれぞれ流
量、75sccm、75sccm、130sccm で導入し、700 〜800
℃、約10分間の条件下で全面に堆積させた（図５参
照）。
層４をＬＰ−ＣＶＤ装置でＳｉＨ4120 sccm、ＰＨ3 50s
ccm、650 ℃および0.2 Torrの条件下で全面に堆積させ
た。ついで、ＲＩＥ法により、前記ポリＳｉ層をエッチ
バックし、タングステン膜の開口部の両側部に図４に示
されるような断面が１／４円形状のサイドウォール４
ａ、４ｂが残る程度にｎ型ポリＳｉ層を除去した。その
のち、ｐ型のポリＳｉＧｅ層５をＵＨＶ−ＣＶＤ装置を
用いて、ＳｉＨ4 とＧｅＨ4 とＢ2 Ｈ6 をそれぞれ流
量、75sccm、75sccm、130sccm で導入し、700 〜800
℃、約10分間の条件下で全面に堆積させた（図５参
照）。
【００３１】ついで、ＲＩＥ法によりｐ型ＳｉＧｅ層
を、前記エッチバック工程で残したｎ型ポリＳｉ層のあ
いだをうめて前記タングステンと略同一レベルになる程
度にエッチングする（図６参照）。
を、前記エッチバック工程で残したｎ型ポリＳｉ層のあ
いだをうめて前記タングステンと略同一レベルになる程
度にエッチングする（図６参照）。
【００３２】つぎにｎ型ポリＳｉ層に表面からレーザを
照射してアニールを行い、単結晶化を行う。そののち、
ＬＰ−ＣＶＤ装置を用いて、ＴＥＯＳを80sccmの流量で
該装置内に導入し、750 ℃、１Torrの条件下シリコン酸
化膜９を全面に堆積させた（図７参照）。
照射してアニールを行い、単結晶化を行う。そののち、
ＬＰ−ＣＶＤ装置を用いて、ＴＥＯＳを80sccmの流量で
該装置内に導入し、750 ℃、１Torrの条件下シリコン酸
化膜９を全面に堆積させた（図７参照）。
【００３３】最後に、ＲＩＥ法によりコンタクトホール
を形成し、エミッタ電極６、ベース電極７およびコレク
タ電極８を形成することにより、バイポーラトランジス
タ部分が完成した（図１参照）。
を形成し、エミッタ電極６、ベース電極７およびコレク
タ電極８を形成することにより、バイポーラトランジス
タ部分が完成した（図１参照）。
【００３４】
【発明の効果】以上説明したとおり、本発明の半導体装
置のバイポーラトランジスタにおいては、基板と素子形
成領域とが絶縁材により完全に分離されているので、寄
生容量や寄生抵抗などがなくなり、素子の高速化を図る
ことができる。しかも本発明ではベース領域にＳｉＧｅ
を使用したヘテロ接合としたため、ベース領域を狭くし
ても正孔の注入はなく一層の高速化を図れる。
置のバイポーラトランジスタにおいては、基板と素子形
成領域とが絶縁材により完全に分離されているので、寄
生容量や寄生抵抗などがなくなり、素子の高速化を図る
ことができる。しかも本発明ではベース領域にＳｉＧｅ
を使用したヘテロ接合としたため、ベース領域を狭くし
ても正孔の注入はなく一層の高速化を図れる。
【００３５】また、エミッタ領域およびコレクタ領域
と、ベース領域とを電極との接続用の金属膜の段差を利
用したエッチバックにより形成しているので、エミッ
タ、コレクタ領域やベース領域を形成するためのマスク
が不要で、マスク数を減らすことができ、素子の微細化
を容易に達成することができる。
と、ベース領域とを電極との接続用の金属膜の段差を利
用したエッチバックにより形成しているので、エミッ
タ、コレクタ領域やベース領域を形成するためのマスク
が不要で、マスク数を減らすことができ、素子の微細化
を容易に達成することができる。
【００３６】さらに、本発明によれば、多結晶半導体を
形成したのち、単結晶化しているため、ポリＳｉとポリ
ＳｉＧｅのヘテロ接合を形成するのに、ＭＢＥ装置など
特殊な装置を使用しないで、簡単なＬＰ−ＣＶＤ装置を
使用して簡単に形成でき、生産性が大幅に向上し、高特
性の半導体装置がえられる。
形成したのち、単結晶化しているため、ポリＳｉとポリ
ＳｉＧｅのヘテロ接合を形成するのに、ＭＢＥ装置など
特殊な装置を使用しないで、簡単なＬＰ−ＣＶＤ装置を
使用して簡単に形成でき、生産性が大幅に向上し、高特
性の半導体装置がえられる。
【図１】本発明の半導体装置のバイポーラトランジスタ
部分の一実施例の断面図である。
部分の一実施例の断面図である。
【図２】本発明のバイポーラトランジスタ部分の一実施
例の工程断面図である。
例の工程断面図である。
【図３】本発明のバイポーラトランジスタ部分の一実施
例の工程断面図である。
例の工程断面図である。
【図４】本発明のバイポーラトランジスタ部分の一実施
例の工程断面図である。
例の工程断面図である。
【図５】本発明のバイポーラトランジスタ部分の一実施
例の工程断面図である。
例の工程断面図である。
【図６】本発明のバイポーラトランジスタ部分の一実施
例の工程断面図である。
例の工程断面図である。
【図７】本発明のバイポーラトランジスタ部分の一実施
例の工程断面図である。
例の工程断面図である。
【図８】従来のバイポーラトランジスタの断面説明図で
ある。
ある。
１ シリコン基板 ２ 絶縁膜 ３ａ、３ｂ 金属膜 ４ａ エミッタ領域 ４ｂ コレクタ領域 ５ａ ベース領域
Claims (2)
- 【請求項１】 絶縁基板上にエミッタ、ベースおよびコ
レクタの各領域が直接横方向に形成され、前記エミッタ
領域およびコレクタ領域は第１導電型のシリコン層から
なり、前記ベース領域は第２導電型のゲルマニウム化シ
リコン層からなるバイポーラトランジスタ。 - 【請求項２】 （ａ）絶縁基板上にエミッタ領域および
コレクタ領域にそれぞれ電気的に接続される金属膜を対
向して設け、 （ｂ）該金属膜が形成された絶縁基板上に第１導電型の
ポリシリコン層を設け、エッチバックにより前記金属膜
の対向面のみに前記ポリシリコン層を残してエミッタ領
域およびコレクタ領域を形成し、 （ｃ）該絶縁基板の表面に第２導電型のゲルマニウム化
シリコン層を設け、エッチバックにより前記エミッタ領
域およびコレクタ領域の対向部分のみに前記ゲルマニウ
ム化シリコン層を残してベース領域を形成し、 （ｄ）前記ポリシリコン層を単結晶化し、 （ｅ）該絶縁基板の表面に絶縁膜を設け、かつ、各領域
の電極を形成することを特徴とするバイポーラトランジ
スタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18953092A JP3233690B2 (ja) | 1992-07-16 | 1992-07-16 | バイポーラトランジスタの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18953092A JP3233690B2 (ja) | 1992-07-16 | 1992-07-16 | バイポーラトランジスタの製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637103A true JPH0637103A (ja) | 1994-02-10 |
| JP3233690B2 JP3233690B2 (ja) | 2001-11-26 |
Family
ID=16242840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18953092A Expired - Fee Related JP3233690B2 (ja) | 1992-07-16 | 1992-07-16 | バイポーラトランジスタの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3233690B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008507125A (ja) * | 2004-07-15 | 2008-03-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイポーラ・トランジスタおよびその製造方法 |
| JP2019096773A (ja) * | 2017-11-24 | 2019-06-20 | 新日本無線株式会社 | バイポーラトランジスタの製造方法 |
-
1992
- 1992-07-16 JP JP18953092A patent/JP3233690B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008507125A (ja) * | 2004-07-15 | 2008-03-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイポーラ・トランジスタおよびその製造方法 |
| JP2019096773A (ja) * | 2017-11-24 | 2019-06-20 | 新日本無線株式会社 | バイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3233690B2 (ja) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4448462B2 (ja) | バイポーラ・トランジスタの製作方法 | |
| US5912479A (en) | Heterojunction bipolar semiconductor device | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0355984B2 (ja) | ||
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP2005260239A (ja) | 半導体構造、バイポーラトランジスタの形成方法 | |
| JPH09172173A (ja) | 半導体装置及びその製造方法 | |
| JP3152959B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06177154A (ja) | Ｍｏｓ ｆｅｔの製造方法と構造 | |
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| US5696007A (en) | Method for manufacturing a super self-aligned bipolar transistor | |
| JP2001284598A (ja) | 半導体装置及びその製造方法 | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| US6190984B1 (en) | Method for fabricating of super self-aligned bipolar transistor | |
| JPH0241170B2 (ja) | ||
| JP3233690B2 (ja) | バイポーラトランジスタの製法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JPS6242391B2 (ja) | ||
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| JP2870757B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2001308322A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |