JPH0637143A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JPH0637143A
JPH0637143A JP4188308A JP18830892A JPH0637143A JP H0637143 A JPH0637143 A JP H0637143A JP 4188308 A JP4188308 A JP 4188308A JP 18830892 A JP18830892 A JP 18830892A JP H0637143 A JPH0637143 A JP H0637143A
Authority
JP
Japan
Prior art keywords
frame
semiconductor chip
shaped structure
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4188308A
Other languages
English (en)
Inventor
Takeshi Kondo
雄 近藤
Masayuki Saito
雅之 斉藤
Takashi Togasaki
隆 栂嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4188308A priority Critical patent/JPH0637143A/ja
Priority to DE4323799A priority patent/DE4323799B4/de
Publication of JPH0637143A publication Critical patent/JPH0637143A/ja
Priority to US08/389,743 priority patent/US5448114A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/332—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H10W72/348—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 本発明は、熱ストレスに強いフェイスダウン
方式の半導体装置を提供することを目的とする。また本
発明は、信頼性が高くかつ接続密度の向上が可能な突起
電極を有する半導体装置を提供することを目的とする。 【構成】 本発明の第１では、回路基板２上に半導体チ
ップ１をフェイスダウン接続するに際し、枠状の構造体
３を設け、これを回路基板と半導体チップの双方と機械
的に接続するようにしている。本発明の第２ではこの枠
状の構造体を半田で構成し、チップの能動領域およびバ
ンプ接続部の周囲外側にバンプと同一のプロセスによっ
て設けられ、リフロー時にバンプと同時に回路基板に接
合される。また本発明の第３では、半導体チップ上に形
成された第１の柱状金属層と、前記第１の柱状金属層上
に形成され、少なくとも第１の柱状金属層よりも、厚さ
が薄く、軟化温度が低く、室温での降伏応力が大きい第
２の金属層とから突起電極が構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置および半導
体装置の製造方法に係り、特に回路基板と半導体チップ
がフェイスダウン方式で接続された半導体装置に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路技術の発達により
電子機器の小型化、薄型化、高性能化が進められてお
り、これにともない回路基板上に半導体チップを高密度
に実装することが重要な課題となっている。このような
要求を満たす実装方法として、フェイスダウン方式、ビ
ームリード方式、テープキャリア方式などが注目されて
いる。特にフリップチップ方式は、小型化、薄型化に適
した実装技術として期待されている。
【０００３】図１４はフェイスダウン方式で実装された
従来の半導体装置の断面図である。この半導体装置で
は、半導体チップ１のパッド４Ｐ上にバンプ４と呼ばれ
る半田やニッケル等の金属からなる突起状の電極が形成
され、バンプ４と回路基板２の電極接続部との位置を合
わせ、マウントした後、半導体チップ１と回路基板２と
をリフロー接続する。
【０００４】しかしながら、半導体チップと回路基板と
の熱膨張係数には一般的に差があるため、温度変化が発
生するとバンプに応力が集中し、機械的、電気的に破壊
が起こり、これが半導体装置の不良原因となる。これを
回避するために現状では主に次のような方法がとられて
いる。
【０００５】１つは、半導体チップと熱膨脹係数の差が
小さい回路基板を選んで使用する方法である。例えば回
路基板として、チップと同一材料であるシリコン基板を
用いたり、比較的熱膨張係数差の小さい窒化アルミニウ
ム基板を用いたりする方法が提案されている。しかし、
これらの回路基板は一般的にコストが高く汎用品に適さ
ないため、特殊用途に限られているのが現状である。
【０００６】このような状況のなかで、一般的に最もよ
く使用され、コストも安いガラスエポキシ等の樹脂基板
の使用が望まれるが、熱膨脹係数がシリコンの約１０倍
であるためバンプへの応力集中による破壊は避けられな
いという問題があった。
【０００７】もう１つは、半導体チップと回路基板との
熱膨張係数の違いから生じる応力がバンプに集中するの
を防止するため、半導体チップと回路基板との隙間に樹
脂が含浸するように半導体チップ全体を樹脂で覆う方法
である。この方法によれば、シリコンとは熱膨張係数の
違うアルミナでもフェイスダウン実装が可能である。ま
た、一部ガラスエポキシ等の樹脂基板でも実施されてお
り、それほど大きなチップに使用しない限りはかなり有
効な方法である。しかしチップが大きくなれば、熱膨張
係数差による歪みの絶対値が大きくなるためこの方法で
も十分であるとはいえない。
【０００８】さらに、樹脂の物性にもある程度の制約が
ある。なかでも重要な物性は主にヤング率と熱膨張係数
である。すなわちバンプに対する応力集中を防ぐ意味で
ヤング率はある程度大きいものが要求される一方、熱膨
脹係数についてはバンプに近いものが望ましい。なぜな
ら、樹脂の熱膨張係数がバンプよりある程度以上大きい
場合、樹脂自身の伸びによってバンプ接合面にかかる垂
直方向の力が無視できなくなるためである。この場合、
回路基板とチップの熱膨張係数差による応力集中とは違
ったバンプと封止樹脂の熱膨張係数差による引き剥がし
モードのバンプ破壊が発生する。一般に金属を材料とす
るバンプと封止樹脂の熱膨張係数は１０倍近く異なるた
め、現実にはこれに起因する不良を無視することはでき
ない。
【０００９】温度変化によるバンプの破壊には２つのケ
ースが考えられる。１つは通常の環境温度の変化に対応
するもので一般のフェイスダウン実装では−５５℃から
１５０℃までの温度サイクル試験などが行われている。
このモードで発生する不良は主に熱ストレスによるバン
プの疲労破壊であるが、前述したように半導体チップと
回路基板との隙間に樹脂が含浸するように半導体チップ
全体を樹脂で覆う方法で、ある程度は回避することがで
きる。
【００１０】もう１つはリフロー時におこる温度変化に
よるものである。リフロー温度は半田材料によって多少
の違いはあるが、一般的には約２００℃以上で行われ、
室温まで冷却される。このときにバンプには熱膨張係数
差によるストレスがかかり、これが初期破壊を引き起こ
す。樹脂封止工程は原理的にリフロー接続後にしか行え
ないため、初期破壊によって起こる不良に対しては樹脂
封止による改善は期待できない。
【００１１】さらに、バンプ自身を大きくすることによ
ってフェイスダウン接続の信頼性を高める試みもなされ
ている。しかしバンプ自身を大きくすることは逆に微細
なピッチの接続を困難にするだけでなく、またプロセス
的にも時間や工程の増加を招くことになる。
【００１２】また今後、半導体チップはますます大面積
化、微細配線化するものと予想される。半導体チップが
大面積化すれば熱膨張率の差によって半導体チップと回
路基板との間に生じる歪は大きくなり、微細配線化が進
むと、応力に絶え得るだけの体積をもったバンプを作る
ことは困難になる。以上のような理由から今後は樹脂だ
けで半導体チップと回路基板との熱膨張率の差から生じ
る不良を抑えることはますます困難になることが予想さ
れる。
【００１３】また、図１５に示すようにＣＣＤなどの固
体撮像装置は、従来撮像素子チップ１をセラミックパッ
ケージ１９にダイボンディングし、ボンディングワイヤ
２０で電気的接続を行い、内部に不活性ガスを充填して
保護用のカバーガラス２１を上面にとりつけ封止すると
いう方法がとられている。このカバーガラス２１はガラ
ス接着兼封止用樹脂２２によってセラミックパッケージ
１９に接着されており、気密性を維持している。しかし
ながら樹脂は少なからず透湿性や吸湿性を有しており、
このような樹脂封止においてはその影響を免れないた
め、一般的にはカバーガラス２１とセラミックパッケー
ジ１９との接着部分を大きくすることにより信頼性を保
証している。
【００１４】ところが近年、ＣＣＤの歩留まり向上、コ
ストダウンに伴ってパッケージの低コスト化が求められ
ており、ビデオカメラや内視鏡においては固体撮像素子
の小型軽量化が最も重要な課題になっている。これらの
需要に応じるため、従来カバーガラスとして用いられて
いたガラスを基板とし、その表面に配線パターンを形成
してＣＣＤチップをバンプで接続する方法が提案されて
おり（特開昭６２−３１８６６５，特開平１−９０６１
８）、この方法によれば固体撮像装置の大幅な小型軽量
化をはかることができる。
【００１５】また感光画素上に透明有機層を堆積し、フ
ォトリソグラフィ技術によって任意の画素上にのみ残存
させ、透明有機残存層を熱処理して半凸レンズ型にして
集光する方法が提案されて（特開昭５９−６８９６７）
いる。
【００１６】しかしこのようにガラス基板上に配線パタ
ーンを形成したものは画素エリアの上に樹脂が存在する
ため、レンズの効果そのものが減少してしまうという問
題がある。また後者の方法では、レンズの透明有機層と
不活性ガス、もしくは空気との屈折率の違いから発揮さ
れるが、封止樹脂の屈折率は透明有機層のそれと近いた
めレンズの効果を期待することができないという問題が
ある。
【００１７】しかしながら固体撮像装置にとって高感度
化は小型軽量化にならんで重要であり双方を両立させる
必要がある。
【００１８】そこで半凸レンズの効果を発揮させるた
め、ガラス基板とＣＣＤチップの隙間に気体層を残す方
法も提案されている（特開平３−１５６７７６）。この
方法によれば感度の低下を招くことなく低コストで小型
軽量の固体撮像装置を得ることができる。
【００１９】しかしながらこのガラス基板とＣＣＤチッ
プの隙間に気体層を残す方法では信頼性に問題が残る。
すなわち固体撮像装置が高湿度雰囲気におかれた場合、
図１６に示すように封止樹脂２２を通って湿気２４が内
部に浸透し、内部の湿度が高くなる。そして、雰囲気の
急激な温度変化やＣＣＤの動作による発熱等の影響によ
って温度勾配が発生し、内部雰囲気よりガラス基板１９
が低温になると結露が発生する。特に画素エリア２５の
周囲部分で結露３５が発生しやすく、ガラス基板１９の
表面等に付着することがわかっている。
【００２０】これは湿気の浸透経路が短い、すなわち封
止樹脂の封止面積が小さいために起こるもので、直接画
像に影響するのみならず通電によってエレクトロマイグ
レーションを起こすこともある。このような不都合は樹
脂封止面積を増加することのいよって解決できるが、こ
れは大型化につながる。さらにまたガラス基板とＣＣＤ
チップの隙間すべてに樹脂を浸透させ、画素エリア上に
気体層を残さないようにすることによっても結露の発生
を抑制することはできるが、半凸レンズの効果を減少さ
せ、感度低下を招くことになる。
【００２１】一方、これらＣＣＤチップをフェイスダウ
ン実装する際の欠点として、放熱の問題がある。
【００２２】ＣＣＤは比較的高い周波数の信号を処理し
ており、駆動によって発熱する。ＣＣＤチップの温度が
上昇すると暗電流が増加し、相対的に感度の低下が起こ
る。このように図９に示したようなセラミックパッケー
ジを用いた固体撮像装置では、発生した熱はセラミック
パッケージに逃げるためＣＣＤチップ自体の温度上昇は
ある程度抑えることができる。しかし、フェイスダウン
実装では熱が伝わる経路が少ないためＣＣＤチップの温
度が上昇し、暗電流が増大して相対的感度が低下する。
【００２３】このように従来の固体撮像装置では感度低
下を招くことなく低コスト化、小形化が可能な樹脂封止
パッケージを実現しようとすると、信頼性、特に耐湿性
の低下を招くという不都合があった。
【００２４】このようにパッケージの問題のみならずフ
リップチップ方式等のフェイスダウン実装を用いる場
合、バンプそのものの信頼性にも深刻な問題がある。
【００２５】すなわち、従来、フリップチップ実装に使
用されている突起電極には、図１７に示すような半田突
起電極がある。この半田突起電極４３は、半導体チップ
１の表面に形成されたアルミニウムの電極パッド５の一
部を開口するように形成された絶縁層４１を介してこの
電極パッド５を覆うように、障壁金属層４２が形成さ
れ、この上層に形成される。ここで障壁金属層４２は、
蒸着またはスパッタリング法によってクロムもしくはチ
タン層を形成し、さらにその上から銅またはニッケルの
層と金の層とを蒸着またはスパッタリング法を用いて順
次形成することにより得られ、この上層に、電解メッキ
法または蒸着法によって半田突起電極４３が形成され
る。例えば、半田としては鉛９５％、錫５％のものを用
いる。次に必要ならば半田突起電極４３の下地以外の部
分の障壁金属層４２をエッチングにより除去し、最後に
窒素雰囲気中で加熱溶融することによって半田突起電極
４３を整形する。
【００２６】このようにして半田突起電極を形成した半
導体装置を基板にフリップチップ実装した例を図１８に
示す。実装に際してはまず、半導体チップ１の半田突起
電極に対応した位置に接続用電極が設けられている配線
基板２に、半導体チップ１上の半田突起電極４３を配線
基板２上の接続用電極８と突き合わせて位置決めし、半
導体チップ１を配線基板２上に搭載する。このとき、必
要ならば配線基板２上にフラックスを塗布する。次に、
半田突起電極４３を再溶融することによって半田突起電
極が半導体チップ１と配線基板２を接続する。
【００２７】この場合、半導体チップ搭載時の加圧力と
半田突起電極の再溶融時の半導体チップの自重とによっ
て半田突起電極の高さが減少してその幅が広がるため、
接続後の突起電極の高さは突起電極形成時よりもさらに
低くなり、実際には突起電極の幅の５０％程度の値とな
る。また、接続時の突起電極の幅が広がるために、半田
突起電極どうしの間隔を狭くすると隣接する突起電極間
でショ―トが発生する恐れが有り、実用的には突起電極
間の距離は突起電極の高さ以上にする必要があるため、
突起電極間の距離の狭ピッチ化が困難であるという問題
があった。
【００２８】そこで図１９に示すように銅などの高融点
金属を芯としてその周囲を半田などの低融点金属が覆う
構造の突起電極が提案されている。この例では障壁金属
層４２の形成までは図１７に示した例と同様に形成され
るが、次に、障壁金属層４２の上にメッキ用レジストパ
ターニングを形成して電解メッキ法によって銅またはニ
ッケルからなる高融点の柱状電極層４４を選択的に形成
する。更に電解メッキ法を用いて前記柱状電極４４上に
半田層４５を形成し、これをリフロ―することによって
突起電極を形成する。この場合は柱状電極４４を芯とし
てその周囲を半田層４５が取り囲むような構造となって
いる。
【００２９】このようにして形成された半導体装置を基
板にフリップチップ実装した例を図２０に示す。ここで
はまず、突起電極を有する半導体チップ１と接続用電極
パッド８を有する配線基板２とを、半導体チップ１上の
突起電極と配線基板２上の接続用電極パッド８とを突き
合わせて位置決めして、半導体チップ１を配線基板２上
に搭載する。次に、半田層４５を再溶融させ、さらにこ
れを冷却して硬化させることによって突起電極が半導体
チップ１と配線基板２とを接続する。
【００３０】この場合、突起電極の高さは柱状電極層４
４によって制御されるため、接続後の突起電極の幅が広
がりすぎることがない。従って、隣接する突起電極間で
のショ―トの恐れも少ないために図１７および図１８に
示した例に比べて突起電極間の距離を狭ピッチに出来る
という利点がある。
【００３１】しかしながら、この例では柱状電極層４４
が半田層４５より硬いために、接続後に突起電極に外力
による歪が生じた場合には、歪は半田層４５に集中する
ことになる。図２１に突起電極の歪の様子を模式的に示
す。図２１(a) は図１７に示した半田突起電極で歪が生
じた場合を、図２１(b) は図１９に示した突起電極で歪
が生じた場合を示す。図２１(a) では突起電極の変形が
大きく、一方柱状電極４４を用いた場合は、図２１(b)
に示すように、歪が半田層４５のうちの柱状電極４４と
配線基板２の間の部分４６に集中するためにこの部分が
破断し易くなり、信頼性の低下をまねく。
【００３２】このように、接続電極同士の間隔を狭くし
て接続の密度を向上させるためには、接続時の突起電極
の変形を抑えて、接続による突起電極高さの減少によっ
て生ずる隣接電極同士の電気的短絡を防ぐ必要がある
が、そのために突起電極の芯として硬い材料を用いると
接続後の使用環境下で生じる外力による歪が突起電極の
軟らかい部分に集中して接続部分の信頼性の低下をまね
くという問題がある。
【００３３】
【発明が解決しようとする課題】このように従来のフェ
イスダウン方式で実装された半導体装置では、半導体基
板と回路基板の熱膨張率の差によってバンプ部分に応力
が発生し接続不良が起こるという問題があった。
【００３４】また特に従来の固体撮像装置では感度低下
を招くことなく低コスト化、小形化が可能な樹脂封止パ
ッケージを実現しようとすると、信頼性特に耐湿性の低
下を招くという問題があった。
【００３５】さらにまたバンプを用いたフェイスダウン
方式による接続自体においても、前述したように、接続
密度の向上を目的として中心に高融点の柱状の芯を有す
る突起電極を用いる方法が提案されているがこの方法で
は、芯となる柱状電極の周囲を取り囲む半田材料の部分
に外力による歪が集中して信頼性の低下をまねくという
問題があった。本発明は前記実情に鑑みてなされたもの
で、熱ストレスに強いフェイスダウン方式の半導体装置
を提供することを目的とする。
【００３６】また本発明は耐湿性が良好で低コストの固
体撮像装置パッケージを提供することを目的とする。
【００３７】また本発明は、信頼性が高くかつ接続密度
の向上が可能な突起電極を有する半導体装置を提供する
ことを目的とする。
【００３８】
【課題を解決するための手段】そこで本発明の第１で
は、回路基板上に半導体チップをフェイスダウン接続す
るに際し、枠状の構造体を設け、これを回路基板と半導
体チップの双方と機械的に接続するようにしている。
【００３９】望ましくはこの枠状の構造体は熱伝導性の
良好な材料で構成される。
【００４０】さらに望ましくは、半導体チップがＣＣＤ
チップの場合特に有効である。
【００４１】本発明の第２ではこの枠状の構造体を半田
で構成し、チップの能動領域およびバンプ接続部の周囲
外側にバンプと同一のプロセスによって設けられ、リフ
ロー時にバンプと同時に回路基板に接合される。
【００４２】また本発明の第３では、半導体チップ上に
形成された第１の柱状金属層と、前記第１の柱状金属層
上に形成され、少なくとも第１の柱状金属層よりも、厚
さが薄く、軟化温度が低く、室温での降伏応力が大きい
第２の金属層とから突起電極が構成される。
【００４３】
【作用】上記構成によれば、枠状体が設けられているた
め、回路基板の熱膨張を抑制するとともに、バンプに代
わり熱ストレスを吸収する。また、バンプと枠状体とが
同一もしくは近い熱膨張率をもつように構成されるた
め、接合面に垂直な方向の力が発生しにくいだけでな
く、バンプと同一プロセスで接合可能であるため、温度
変化によるバンプの破壊を、初期破壊、疲労破壊の双方
について未然に防止することができる。
【００４４】また、本発明の半導体装置では半導体チッ
プの能動領域およびバンプの周囲外側に半田の枠状体が
あるため、能動領域を外気から隔てる封止効果も十分で
ある。さらに、枠状体は接触面積がバンプに比較して大
きいため、バンプのみで接続した場合に比べ放熱経路が
飛躍的に増加し、パワー素子などの発熱の大きな半導体
装置にも適用可能である。
【００４５】本発明の第２ではさらに、付加的な効果と
して半田の枠の表面張力を利用したアセンブリ時のセル
フアライメント性の向上や、半導体チップが高周波素子
であった場合には電気的なシールド効果も挙げられる。
【００４６】特に、半導体チップがＣＣＤチップの場合
この枠体を熱伝導性の良好な材料で構成することによ
り、ＣＣＤチップで発生した熱はガラス基板に逃げるた
め、ＣＣＤチップの温度上昇を抑制することができると
ともに、ガラス基板の表面をＣＣＤチップからの熱で暖
めることができ、結露の発生を防ぐことができる。また
柱を壁状に形成することによって封止樹脂の画素エリア
への流入を抑制し、ガラス基板とチップとの間に間隙を
残すことが容易に可能となる。
【００４７】また本発明の第３の構成では、第２の金属
層の軟化温度が第１の柱状金属層の軟化温度よりも低い
ため、半導体チップと配線基板の接続を第２の金属層の
軟化温度の近傍の温度で行うことにより、第１の柱状金
属層が溶融変形するのを防ぐことが出来る。従って、隣
接する突起電極の間でのショ―トの恐れが少なく、この
ことから電極間距離の狭ピッチ化が可能であり、突起電
極は接続後にも接続前とほぼ同様の高さを維持すること
ができる。また、接続後は、室温付近では第の柱状金属
層の降伏応力は第２の金属層の降伏応力よりも小さいの
で、外力によって突起電極が変形する場合には第１の柱
状電極が全体的に変形するために歪は第１の柱状電極全
体に分散される。
【００４８】
【実施例】以下本発明の実施例について図面を参照しつ
つ詳細に説明する。
【００４９】図１および図２は、本発明実施例の半導体
装置の断面図および平面図を示す図である。この半導体
装置は、半導体チップ１と回路基板２とを半田で構成さ
れた枠状構造体３とその内側に形成されたバンプ４によ
って接合したことを特徴とするものである。すなわち半
導体チップ１上には信号電極取り出し用の端子パッド５
とともにこれと同一材料でかつ同一工程で形成された枠
状パッド６がもうけられ、これによって半田からなる枠
状構造体３を、回路基板２に設けられた枠状電極７との
間に固着するようになっている。また同様に、回路基板
２上の端子電極８とバンプ４とが接合される。この例で
は端子電極８はビアホ―ルによって内部配線９に接続さ
れている。
【００５０】これら枠状電極７および端子電極８は半導
体チップ１内のアルミニウム電極上にチタン、ニッケ
ル、金を順に積層したものである。ただし、この実施例
では、この枠状電極はダミ―として設けられているが、
必ずしもダミ―である必要はなく、信号線の１つとして
用いることも可能である。特に半導体装置が高周波素子
である場合にはこれをグランドとすることによってシ―
ルド効果を発揮させることもできる。
【００５１】ここで、図の上半分は枠状構造体３および
バンプ４の接合面から半導体チップ１を見た図、下半分
は接合面から回路基板２を見た図である。半田からなる
枠状構造体３はダイシングラインに沿って形成され、そ
の内側に同一組成の半田からなるバンプ４が形成されて
いる。一方、ガラスエポキシを主材料とする回路基板２
上には半導体チップ１上の枠状パッド６および端子パッ
ド５を介して接続された枠状構造体３およびバンプ４に
それぞれ対応した位置に銅箔からなる枠状電極７と端子
電極８が形成されている。なお、バンプ２の大きさは、
約１００μm 角、高さ５０μm 、枠状構造体３は、幅約
３００μm 、高さ５０μm である。
【００５２】このように半導体チップ１の能動領域を取
り囲んで枠状構造体３を形成することにより能動領域を
外気と遮断することができる。さらにこのバンプ４と枠
状構造体３をリフロ―して回路基板２に接合する工程を
窒素等の不活性ガス雰囲気中で行うことによってシ―リ
ング効果を高めることができる。また、同時に能動領域
はチップ自身と回路基板、そして枠状構造体によって雰
囲気にも外界と遮断されているため、特に半導体装置が
高周波素子であった場合には、電気的なシ―ルドの効果
も期待できる。
【００５３】従来のフェイスアップによるワイヤ−ボン
ディング実装ではチップ裏面が基板に直接接触している
ため裏面からの放熱が可能であるのに対して、フェイス
ダウン実装では放熱経路がバンプのみに限られているた
め、従来のフェイスダウン接続では放熱性が問題であっ
た。しかし、バンプはますます微細化の傾向にあるた
め、その接触面積は小さく、バンプのみによる放熱には
限界がある。そこでチップ裏面にヒ―トシンクを設けた
り、放熱用のバンプを設けたりする方法も提案されてい
るが、部品点数が増えたり、プロセスが複雑化したりす
る上に、どれも十分とは言えない。このような状況の中
で実施例の半導体チップの大きさは約６mm角で、パット
数は約４０個である。従って、バンプの接触面積は約
０．４mm2 、枠状構造体のそれは約４．０mm2 となり、
枠状構造体はバンプの約１０倍の接触面積を有してい
る。このことからも、枠状構造体を形成することによ
り、バンプのみの実装に比べて、放熱効果が大きく向上
することが分かる。また、枠状構造体は発熱源である能
動領域と同一面に形成されているのでフェイスアップ実
装に比較しても同時か、それ以上の放熱効果を得ること
ができる。
【００５４】また、熱膨脹係数差による歪を考えると、
樹脂封止を行った場合に比べて、枠状構造体では封止面
積が１０分の１程度になるため、基板の熱膨脹を抑制す
る効果は小さくなることが予想される。しかし、実際に
は封止樹脂のヤング率は一般の半田材料の１０分の１程
度であるため、熱膨脹抑制効果は実施例の場合でも樹脂
封止とほぼ同等である。半田材料によりヤング率の高い
ものを使用したり、枠状構造体を大きくしたりすること
によって、温度変化に対応し、より信頼性の高い半導体
装置を得ることが可能である。
【００５５】さらに付加的な効果としてリフロ―時のセ
ルフアライメントと、バンプ形状のコントロ―ルが挙げ
られる。
【００５６】まずセルフアライメントの効果について説
明する。一般に、半田による接続においてはその表面張
力を利用したセルフアライメントの効果を期待すること
ができる。図３に示すように、リフロ―時に半田が溶解
し液状になった時点で、半田バンプ４はその表面張力に
よって最も安定な形状をなそうとする。接続する端子電
極８には半田に対して濡れの良いものが選択され、この
電極が特異な形状でない限り半田は半導体チップ１上の
端子パッド５と回路基板２上の端子電極８を最短距離で
繋ごうとする。そして、その力は半田の体積に比例す
る。
【００５７】従って、従来のバンプを用いたフェイスダ
ウン実装では、接続がバンプを介してのみなされ、その
力が小さいためセルフアライメントの効果を得るために
は必ずしも十分でなかった。また、最近ではバンプピッ
チの微細化に伴って、ブリッジを形成したり、初期状態
で、バンプと、対応する電極とがまったく接触しないと
いう事故も起こっている。これを防ぐためには、高精度
のボンディングマシンの開発が不可欠であるが、これに
は多大なコストを要する。しかし、本発明によれば図３
に示すように、より接触面積の大きな枠状構造体３を設
けることによって、より大きな力を発生させ、セルフア
ライメント効果を高めることが可能となる。
【００５８】次にバンプ形状のコントロ―ルの効果を説
明する。一般に熱膨脹係数差から発生する歪を吸収する
にはバンプは背の高い円筒形、あるいは鼓型が理想的で
ある。図４に示すように、半田バンプ４は自然にリフロ
―すれば左右対称な側面部が膨らんだ、いわゆる樽型に
なる。その形状は半田の体積、チップの重量、濡れる電
極部の形状や大きさによって一意的に決まってしまう。
したがって、この形状を理想的な形にするには、装置や
アッセンブリプロセスに工夫を加えたり、スペ―サ―を
設置するなどの措置が必要であった。しかし、本発明で
は枠状構造体３の半田量を増やしたり、その枠状電極７
の大きさをコントロ―ルすることによって、枠状構造体
３を形成する半田によって発生する力を利用して、バン
プ４の形状を理想的にコントロ―ルすることが可能であ
る。
【００５９】なおこの実施例ではアッセンブリプロセス
について詳細な説明は省略するが、バンプの接続と枠状
構造体の接続は同時に行っている。したがってリフロ―
温度から室温への冷却時にも枠状構造体による熱膨脹係
数差からくる歪の抑制が行われ、初期破壊についても改
善の効果がある。また、バンプと枠状構造体は、同じ半
田材料で形成しているため、温度変化による熱膨脹によ
って垂直方向の歪が発生することは原理的に無い。
【００６０】次に本発明の第２の実施例について説明す
る。
【００６１】前記第１の実施例では本発明の半導体装置
専用の半導体チップを用いたが、図５に示すように第２
の実施例では汎用の半導体チップを用いている。
【００６２】基本的な構造はチップの周囲部に端子パッ
ド５が設置されている汎用の半導体チップ１において、
第１の絶縁層１１上に再配列配線１２を施して端子パッ
ドをチップ中心部に移動し、さらにこの上層に形成され
た第２の絶縁層１３上に枠状構造体３を設置したもので
ある。
【００６３】図６(a) 〜(e) にこの半導体装置の製造プ
ロセスの概略を示す。
【００６４】一般的に汎用の半導体チップでは端子パッ
ド５がチップ１の周囲部にあるため、これとダイシング
ラインの間に枠状構造体を設置する余裕は無い。また、
無理にこれを形成しても幅が狭くなるためシ―リングや
熱膨脹抑制の効果を十分に発揮することができない。そ
こで、端子パッドを中心部に移動して、その周囲部に枠
状構造体３を形成する。
【００６５】まず、図６(a) に示すようにウェハ状態の
半導体チップ１の表面を覆うパ―シベ―ション層１０上
に約５μm 厚のポリイミドからなる第１の絶縁層１１を
形成した後、フォトリソグラフィにより端子パッド５の
部分に開口部を形成する。次に、図６(b) および (c)の
ように開口部から中心部へとチタン、銅を順に積層した
再配列配線１２を設置した後、第２の絶縁層１３を形成
する。この第２の絶縁層１３は約１０μm 厚のポリイミ
ドとし、さらにこの第２の絶縁層１３にもフォトリソグ
ラフィにより中心部近くに再配置された端子パッド５と
なる開口部を形成する。
【００６６】さらに、図６(d) に示すように、端子パッ
ド５の上層のダイシングライン１４付近に枠状パッド６
を形成する。この枠状パッド６はチタン、銅の積層構造
からなり必ずしも端子パッド５の上に設置されなくとも
良い。そして最後に図６(e)に示すように、電解メッキ
によって半田からなる枠状構造体３とバンプ４を形成す
る。ここでは半田メッキ厚は約５０μm とした。
【００６７】このようにして枠状構造体３とバンプ４を
形成した例では、レジスト除去を行った後、回路基板と
位置合わせし、リフロ―接続する。
【００６８】このようなプロセスを用いることによっ
て、特に専用の半導体チップを用いることなく汎用のチ
ップによって本発明の半導体装置を実現することができ
る。
【００６９】なお、チップと基板を接合するアッセンブ
リ工程では１回でリフロ―接合する方法と、最初にチッ
プのみをリフロ―し、バンプを成型した後、もう１度、
リフロ―して、接合する方法がある。後者の方法は工程
が増えるが半田メッキのためのレジスト厚が薄く、メッ
キ量が多い場合には有効な方法である。本発明ではいず
れの方法でも可能であるが、チップを基板にマウントす
るフェイスダウンボンディング装置に工夫を要する場合
がある。すなわち、後者のように接合前にリフロ―を行
った場合にはバンプの高さと枠状構造体の高さを一致さ
せることは難しいため、一度チップに圧力を印加してす
べてのバンプと枠状構造体を基板に接触させてから、圧
力を取り去る動作が必要である。しかし、前者のように
メッキの直後であれば、バンプの高さと枠状構造体の高
さは一致しているのでそのような動作は必ずしも必要で
はない。ただし、行ったほうが不良率は低減できる。
【００７０】次に本発明の第３の実施例について説明す
る。
【００７１】この半導体装置は図７に、バンプおよび枠
状構造体と回路基板との接合面から半導体チップを見た
図を示すように、枠状構造体に不連続な切れ目部分を有
する点がこれまでの実施例と異なる点である。この実施
例では切れ目が２つの場合を示した。この切れ目ｈはプ
ロセスの段階で枠状電極を欠落させたもので、リフロ―
接合後も開口部となって残っているものである。これは
内部の雰囲気を置換するための開口部で、大きさは高さ
約５０μm 、幅約３００μm である。
【００７２】すなわち、まずチップと基板のリフロ―接
合は空気中でフラックスを使って行うか、もしくは還元
雰囲気中で行う。これはいずれも半田表面の酸化膜を除
去し、良好な接続を得るためである。そして、フラック
スを用いた場合にはこの開口部を利用し、洗浄を行う。
その後、窒素等の不活性雰囲気中にこれを設置して内部
を置換し、同時に４０×２５０×３５０μm の半田ブロ
ックをこの開口部に設置し、リフロ―することによっ
て、開口部を塞ぐ。このようにして内部を不活性雰囲気
に封止することができる。
【００７３】また、リフロ―接合を不活性雰囲気中で行
った場合には必ずしもこの実施例に示したような開口部
は必要ではない。
【００７４】次に本発明の第４の実施例について説明す
る。
【００７５】この例は固体撮像装置を示すもので、図８
に上面図、図９にそのＡＡ断面図、図１０に要部拡大図
を示すように、配線９を形成したガラス基板１０２にＣ
ＣＤチップ１０１がバンプ４を介してフェイスダウンで
接続されており、さらに銅パターン上に金メッキ層を形
成して得られた高さ５０μm 幅８０μm の枠状構造体１
０３が画素エリア１０５を囲むようにＣＣＤチップ１０
１表面とガラス基板１０２表面の双方に固着され、さら
にこの外側には封止用樹脂１０６が充填されている。
【００７６】他部については図５に示した前記実施例と
同様に形成されており、同一箇所には同一符号を付し
た。
【００７７】製造に際しては、バンプ４の形成と同時に
銅パターンを形成して電気めっき法により金めっきを行
うことによって形成される。
【００７８】このようにしてＣＣＤチップの温度上昇を
抑制することができるため、ＣＣＤチップの温度上昇が
抑制され、暗電流の増加に伴う相対感度の低下を抑える
ことができる。またガラス基板表面の温度がＣＣＤチッ
プから伝達された熱で上昇し内部雰囲気よりも高い温度
に保たれるため、結露の発生を防止することができる。
また、柱を壁状に形成した枠状構造体を用いることに
より比較的粘度の低い封止用樹脂を封止に用いる場合に
も枠状構造体を樹脂の流れ止めに用いることができ、容
易に画素エリア１０５上に気体層を残すことができると
いう効果もある。 この固体撮像装置の熱の伝導経路は
図１０に矢印を示すように、ＣＣＤチップ１０１の中心
付近の画素エリア１０５で発生した熱は枠状構造体１０
３を通ってガラス基板１０２へと伝わる。この伝達熱量
はバンプにくらべてはるかに多い。このようにＣＣＤチ
ップからガラス基板に伝達された熱は等方的に拡がって
基板表面を暖める。
【００７９】ところで、結露は水蒸気を含んだ雰囲気
が、その雰囲気よりも低い表面温度の固体に衝突した
際、そこで雰囲気が部分的に冷却され、飽和水蒸気量を
越えるため、雰囲気中の水蒸気が水となって固体表面に
付着する現象である。従って、この現象を防ぐためには
雰囲気中の水蒸気量を減らすか、固体の温度を雰囲気よ
りも高く保てばよい。前記実施例の場合にはガラス基板
１０２の温度を上昇させることによってその表面の結露
を妨げることができる。
【００８０】また、駆動時のＣＣＤ表面の発熱は実施例
のようなフェイスダウン実装の場合、実測値で約８０数
度Ｃまで上昇する。これを効率よくガラス基板に伝達す
るようにすれば、伝達ロスを考慮しても内部雰囲気が８
０℃以上の水蒸気飽和状態にならなければ、結露が生じ
ることはない。現在、信頼性評価の基準としては６０℃
９０％Ｒ．Ｈ．を用いており、この条件ではまず結露は
起こらないと思われる。また実用レベルを考えても通常
のカメラの利用において８０℃以上の水蒸気飽和状態に
なることはほとんどなく、実用上十分な信頼性を有して
いると判断できる。 なお、前記実施例では枠状構造体
１０３はバンプの形成と同一工程で形成したが、あらか
じめ枠状構造体１０３を別に形成し、フェイスダウンボ
ンディングの際に所定の位置に合わせて一体化する方法
をとるようにしても良い。この方法では枠状構造体１０
３の構成材料を自由に選択することができるという利点
がある反面、一体化する際にＣＣＤチップ１０１かガラ
ス基板１０２のいずれかに接着固定する手段が必要にな
る。
【００８１】また前記実施例では、枠状構造体１０３を
連続した枠状体で構成したが、切れ目を作るようにして
もよい。しかし樹脂の粘度によっては切れ目から流入が
起こることもあり、気体層形成の容易性あるいは熱伝導
効率は損なわれることになる。しかしながら、ボールボ
ンディングにより柱を複数本形成する場合や、微小金属
球を吸着させるようなプロセスを用いる場合は、多数の
切れ目ができることになり、必ずしも完全に上述した効
果を得ることはできないが、主たる効果すなわち熱伝導
性の向上効果はある。
【００８２】さらにまた、枠状構造体は画素エリアの周
囲のできるだけ近接した位置に設置するのが望ましい。
なぜなら、ＣＣＤチップ上の能動領域で最も発熱量が大
きい熱源は画素エリアであり、温度が最も上昇するのは
その中心付近であるからである。したがって実施例のよ
うに画素エリアの周囲に沿って枠状構造体を設けるのが
熱伝導的には最も効率が良い。また、結露は空気層の縁
の部分すなわち画素エリアの周囲で発生しやすいため、
この意味からも枠状構造体は画素エリアの周囲に近接し
た位置に設置する必要がある。
【００８３】加えて、前記実施例では枠状構造体として
銅上に金めっきを行った例について説明したが、これに
限定されることなく、銀、金、鉄、アルミニウムなどあ
る程度の熱伝導性を有する金属やそれらの合金でも可能
である。さらにまたその形成位置も画素エリアの周囲付
近に限定されるものではなく、バンプ接続部分の外側、
チップの周囲付近でも可能である。
【００８４】なお、本発明は以上詳述した各実施例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々変形して用いることができる。
【００８５】次に本発明の第５の実施例について説明す
る。
【００８６】図１１は本発明の第５実施例の突起電極構
造を示す断面図である。この突起電極４は、半導体チッ
プ１上に形成されたアルミニウムの電極パッド５上に開
口部を持つように酸化珪素からなる絶縁層５０が形成さ
れ、さらにこの電極パッド５上には膜厚５００nmのチタ
ン・ニッケル・金の３層構造の障壁金属５１と、鉛から
なる膜厚３０〜４０μm の第１の電極層５２と、ニッケ
ルまたは銅またはパラジウムからなる膜厚５００nmの第
２の障壁金属５３と、鉛の重量比が４０％かつ錫の重量
比が６０％であるような合金からなる膜厚５〜１０μm
の第２の電極層５４とが順次積層されており、前記第１
の電極層は、第２の電極層に較べて融点が高く、室温で
の降伏応力が小さいような構成となっている。
【００８７】次に、この突起電極４の形成方法について
説明する。
【００８８】まず、図１２(a) に示すように電極パッド
５が形成された半導体チップ１上にスパッタリング法ま
たは化学気相成長法を用いて絶縁膜５０を形成し、エッ
チング工程によって電極パッドの部分に開口部を形成
し、さらにその上から全面にスパッタリング法もしくは
真空蒸着法を用いてチタン、ニッケル、金の層を順次形
成することによって第１の障壁金属層５１を形成する。
【００８９】次に、図１２(b) に示すように第１の障壁
金属５１の上層にレジスト層Ｒを３０〜５０μｍの厚さ
で形成し、フォトリソグラフィによりに電極パッド５上
のみに開口部Ｈを形成する。
【００９０】次に、図１２(c) に示すように第１の障壁
金属５１をメッキ用電極として使用することによって電
解メッキ法により鉛からなる柱状の形状を有する第１の
電極層５２を開口部Ｈを埋めるように形成し、続いてニ
ッケルまたは銅またはパラジウムからなる第２の障壁金
属層５３と、さらに鉛の重量比が４０％かつ錫の重量比
が６０％であるような第２の電極層５４とを電解メッキ
法を用いて順次形成することによって突起電極４を形成
する。
【００９１】次に、図１２(d) に示すようにレジスト剥
離液を用いてレジストパターンＲを除去する。
【００９２】次に、図１２(e) に示すように突起電極４
をマスクとして突起電極４の下地の箇所以外の部分の第
１の障壁電極層５１をエッチング除去する。
【００９３】なお、ここで第１の電極層５２、第２の障
壁電極層５３および第２の電極層５４の形成は、上述し
たように電解メッキ法に限定されるわけではなく、無電
解メッキ法を用いても良いし、真空蒸着法またはスパッ
タリング法を用いても良い。真空蒸着法またはスパッタ
リング法を用いた場合には開口部６以外の部分に堆積さ
れた金属層はレジスト剥離の工程でリフトオフによって
除去される。
【００９４】また、第１の電極層と第２の電極層の組み
合わせは上記の組み合わせに限定されるものではなく、
鉛と錫からなる合金と、ビスマスと錫とからなる合金と
の組み合わせでもよいし、インジウムと鉛と錫からなる
合金と、ビスマスと錫とからなる合金との組み合わせで
もよいし、鉛と錫からなる合金と、アンチモンと錫から
なる組み合わせでもよい。
【００９５】図１３は、このようにして形成された突起
電極を配線基板と接続する方法を示す断面図である。
【００９６】まず、図１３(a) に示すように突起電極４
の形成された半導体チップ１と配線基板２とを、突起電
極４と配線基板上に形成された接続用電極８とが対向す
るように位置合わせする。
【００９７】次に、図１３(b) に示すように半導体チッ
プ１と配線基板２とに圧力を加えることにより、仮止め
を行う。
【００９８】次に、図１３(c) に示すように半導体チッ
プ１と配線基板２とを２２０℃に加熱し第２の電極層５
４を溶融させる。このとき第１の電極層５２の融点は３
２７℃なので溶融せず、その形状が変化することはな
い。続いて半導体チップ１と配線基板２の温度を下げる
ことによって第２の電極層５４が凝固し、これによって
半導体チップ１と配線基板２とが電気的及び機械的に接
続される。
【００９９】この構造によれば、接続時における突起電
極４の変形が小さい。従って、突起電極の漬れによる隣
接突起電極間でのショ―トの恐れが少ないために、隣接
する突起電極間の距離を狭ピッチにすることが出来る。
また、接続後の突起電極４の形状としても電極の高さを
十分に高く維持できる。
【０１００】さらに、温度が室温付近では第２の電極層
５４の降伏応力よりも第１の電極層５２の降伏応力のほ
うが小さいために、接続後は第２の接続層５４よりも第
１の電極層５２の方が変形し易い。従って、接続後に突
起電極に外力による歪が生じた場合には、第２の電極層
５４ではなくて第１の電極層５２が全体的に歪む。第１
の電極層５２は突起電極４の体積の大部分を占めるため
に歪は突起電極４のほぼ全体に分散されるため、単位体
積あたりの歪は小さくなり、信頼性の高い半導体装置を
得ることが出来る。
【０１０１】
【発明の効果】以上説明してきたように、本発明によれ
ば、熱による破壊や信頼性低下のおそれのない半導体装
置を提供することが可能となる。
【０１０２】また、本発明によれば、隣接する突起電極
の間でのショ―トの恐れが少なくかつ接続後にも外力に
よって突起電極の変形を生じるおそれのない突起電極を
提供することが可能となり、突起電極による接続の狭ピ
ッチ化と突起電極の高信頼性を同時に実現することがで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置を示す図。
【図２】同半導体装置の上面図。
【図３】同半導体装置の説明図。
【図４】同半導体装置の説明図。
【図５】本発明の第２の実施例の半導体装置を示す図。
【図６】同半導体装置の製造工程図
【図７】本発明の第３の実施例の半導体装置を示す図。
【図８】本発明の第４の実施例の半導体装置を示す図。
【図９】同半導体装置の断面図。
【図１０】同半導体装置の説明図。
【図１１】本発明の第５の実施例の半導体装置を示す
図。
【図１２】同半導体装置の製造工程図。
【図１３】同半導体装置の配線基板への実装工程を示す
説明図。
【図１４】従来例の半導体装置を示す図。
【図１５】従来例の半導体装置を示す図。
【図１６】従来例の半導体装置を示す図。
【図１７】従来例の半導体装置を示す図。
【図１８】従来例の半導体装置を示す図。
【図１９】従来例の半導体装置を示す図。
【図２０】従来例の半導体装置を示す図。
【図２１】従来例の同半導体装置を示す図。
【符号の説明】
１ 半導体チップ ２ 回路基板 ３ 枠状構造体 ４ バンプ ５ 端子パッド ６ 枠状パッド ７ 枠状電極 ８ 端子電極 ９ 内部配線

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 回路基板とこの回路基板上にフェイスダ
    ウン接続された半導体チップと前記回路基板と前記半導
    体チップの間に介在せしめられた枠状の構造体とを具備
    し、 前記枠状の構造体は前記回路基板と半導体チップの双方
    と機械的に接続していることを特徴とする半導体装置。
  2. 【請求項２】 前記枠状の構造体は熱伝導性の良好な材
    料で構成されていることを特徴とする請求項１記載の半
    導体装置。
  3. 【請求項３】 半導体チップまたは回路基板上にバンプ
    および前記バンプの周囲外側に半田からなる枠状構造体
    を形成する工程と前記回路基板上に前記半導体チップを
    前記バンプおよび前記枠状構造体を介して熱処理を行い
    前記バンプおよび前記枠状構造体がいずれも前記回路基
    板および前記半導体チップに同時に接合するようにフェ
    イスダウン接続するリフロー接合工程とを含むことを特
    徴とする半導体装置の製造方法。
  4. 【請求項４】 所望の素子領域の形成された半導体チッ
    プと前記半導体チップ上に形成された第１の柱状金属層
    と、前記第１の柱状金属層上に形成され、少なくとも第
    １の柱状金属層よりも、厚さが薄く、軟化温度が低く、
    室温での降伏応力が大きい第２の金属層とから構成され
    た突起電極とを具備したことを特徴とする半導体装置。
JP4188308A 1992-07-15 1992-07-15 半導体装置および半導体装置の製造方法 Pending JPH0637143A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4188308A JPH0637143A (ja) 1992-07-15 1992-07-15 半導体装置および半導体装置の製造方法
DE4323799A DE4323799B4 (de) 1992-07-15 1993-07-15 Halbleiteranordnung und Verfahren zu ihrer Herstellung
US08/389,743 US5448114A (en) 1992-07-15 1995-02-15 Semiconductor flipchip packaging having a perimeter wall

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4188308A JPH0637143A (ja) 1992-07-15 1992-07-15 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0637143A true JPH0637143A (ja) 1994-02-10

Family

ID=16221339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4188308A Pending JPH0637143A (ja) 1992-07-15 1992-07-15 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5448114A (ja)
JP (1) JPH0637143A (ja)
DE (1) DE4323799B4 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724084B1 (en) 1999-02-08 2004-04-20 Rohm Co., Ltd. Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
US6736306B2 (en) 2001-02-05 2004-05-18 Samsung Electronics Co., Ltd. Semiconductor chip package comprising enhanced pads
JP2008112878A (ja) * 2006-10-31 2008-05-15 Seiko Instruments Inc 半導体装置
JP2008519463A (ja) * 2004-11-08 2008-06-05 オプトパック、インコーポレイテッド イメージセンサー用電子パッケージおよびそのパッケージング方法
JP2011086879A (ja) * 2009-10-19 2011-04-28 Powertech Technology Inc 半導体フリップチップ構造体
JP2012500477A (ja) * 2008-08-15 2012-01-05 クゥアルコム・インコーポレイテッド 積層型集積回路の腐食制御
JP2012044080A (ja) * 2010-08-23 2012-03-01 Kyocer Slc Technologies Corp 配線基板
JP2015185818A (ja) * 2014-03-26 2015-10-22 三菱電機株式会社 半導体装置及びその製造方法
WO2018198544A1 (ja) * 2017-04-28 2018-11-01 アオイ電子株式会社 半導体装置の製造方法および半導体装置
JPWO2022176563A1 (ja) * 2021-02-19 2022-08-25

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712192A (en) * 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
DE4424014A1 (de) * 1994-07-08 1996-01-11 Ant Nachrichtentech Verfahren zur Bildung von Kontaktsockeln an Halbleiterbauelementen
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
JP3484554B2 (ja) * 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
DE19507547C2 (de) * 1995-03-03 1997-12-11 Siemens Ag Verfahren zur Montage von Chips
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
KR100425750B1 (ko) 1995-04-05 2004-07-16 유나이티브 인터내셔널 리미티드 마이크로일렉트로닉 기판용 솔더범프구조체
US5745985A (en) * 1995-06-23 1998-05-05 Texas Instruments Incorporated Method of attaching a semiconductor microchip to a circuit board
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5847309A (en) * 1995-08-24 1998-12-08 Auburn University Radio frequency and electrostatic discharge insensitive electro-explosive devices having non-linear resistances
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
DE19548050A1 (de) * 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
US5760479A (en) * 1996-02-29 1998-06-02 Texas Instruments Incorporated Flip-chip die attachment for a high temperature die to substrate bond
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US6351389B1 (en) 1996-05-07 2002-02-26 Sun Microsystems, Inc. Device and method for packaging an electronic device
FR2748849B1 (fr) * 1996-05-20 1998-06-19 Commissariat Energie Atomique Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques
US6025767A (en) * 1996-08-05 2000-02-15 Mcnc Encapsulated micro-relay modules and methods of fabricating same
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
EP0899787A3 (en) * 1997-07-25 2001-05-16 Mcnc Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structurs formed thereby
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6105503A (en) * 1998-03-16 2000-08-22 Auburn University Electro-explosive device with shaped primary charge
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
DE19826426C2 (de) * 1998-06-16 2003-08-21 Elbau Elektronik Bauelemente G Miniaturisiertes elektronisches System und Verfahren zu seiner Herstellung
FR2780200B1 (fr) * 1998-06-22 2003-09-05 Commissariat Energie Atomique Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6872984B1 (en) 1998-07-29 2005-03-29 Silicon Light Machines Corporation Method of sealing a hermetic lid to a semiconductor die at an angle
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
DE19902450B4 (de) * 1999-01-22 2006-04-20 Festo Ag & Co. Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren
US6483190B1 (en) * 1999-10-20 2002-11-19 Fujitsu Limited Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
US6329220B1 (en) 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6864574B1 (en) * 1999-11-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor package
US6214650B1 (en) 2000-02-01 2001-04-10 Lockheed Martin Corporation Method and apparatus for sealing a ball grid array package and circuit card interconnection
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6772692B2 (en) 2000-05-24 2004-08-10 Lifesparc, Inc. Electro-explosive device with laminate bridge
EP1168429A1 (en) * 2000-06-28 2002-01-02 Telefonaktiebolaget L M Ericsson (Publ) Integrated circuit chip and method for mounting an integrated circuit chip to a circuit board
JP4845250B2 (ja) * 2000-07-25 2011-12-28 ソニー株式会社 固体撮像素子収納パッケージ及び固体撮像装置
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
AU2002228926A1 (en) 2000-11-10 2002-05-21 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US6387723B1 (en) 2001-01-19 2002-05-14 Silicon Light Machines Reduced surface charging in silicon-based devices
DE10108081B4 (de) * 2001-02-20 2006-01-12 Infineon Technologies Ag Anordnung eines Halbleiterchips auf einem Substrat
US7177081B2 (en) 2001-03-08 2007-02-13 Silicon Light Machines Corporation High contrast grating light valve type device
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6630689B2 (en) * 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6455878B1 (en) 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6646778B2 (en) 2001-08-01 2003-11-11 Silicon Light Machines Grating light valve with encapsulated dampening gas
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6785001B2 (en) 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6930364B2 (en) 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6956995B1 (en) 2001-11-09 2005-10-18 Silicon Light Machines Corporation Optical communication arrangement
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6839479B2 (en) 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US7054515B1 (en) 2002-05-30 2006-05-30 Silicon Light Machines Corporation Diffractive light modulator-based dynamic equalizer with integrated spectral monitor
DE10227342B4 (de) * 2002-06-19 2008-06-05 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US6908201B2 (en) 2002-06-28 2005-06-21 Silicon Light Machines Corporation Micro-support structures
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US7057795B2 (en) 2002-08-20 2006-06-06 Silicon Light Machines Corporation Micro-structures with individually addressable ribbon pairs
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US7057819B1 (en) 2002-12-17 2006-06-06 Silicon Light Machines Corporation High contrast tilting ribbon blazed grating
US6987600B1 (en) 2002-12-17 2006-01-17 Silicon Light Machines Corporation Arbitrary phase profile for better equalization in dynamic gain equalizer
US6934070B1 (en) 2002-12-18 2005-08-23 Silicon Light Machines Corporation Chirped optical MEM device
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
US20040134680A1 (en) * 2003-01-09 2004-07-15 Xiang Dai Use of perimeter stops to support solder interconnects between integrated circuit assembly components
US7068372B1 (en) 2003-01-28 2006-06-27 Silicon Light Machines Corporation MEMS interferometer-based reconfigurable optical add-and-drop multiplexor
US6947613B1 (en) 2003-02-11 2005-09-20 Silicon Light Machines Corporation Wavelength selective switch and equalizer
US6922272B1 (en) 2003-02-14 2005-07-26 Silicon Light Machines Corporation Method and apparatus for leveling thermal stress variations in multi-layer MEMS devices
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7046420B1 (en) 2003-02-28 2006-05-16 Silicon Light Machines Corporation MEM micro-structures and methods of making the same
US6922273B1 (en) 2003-02-28 2005-07-26 Silicon Light Machines Corporation PDL mitigation structure for diffractive MEMS and gratings
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US7027202B1 (en) 2003-02-28 2006-04-11 Silicon Light Machines Corp Silicon substrate as a light modulator sacrificial layer
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US7042611B1 (en) 2003-03-03 2006-05-09 Silicon Light Machines Corporation Pre-deflected bias ribbons
US7462942B2 (en) * 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
US7049216B2 (en) 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
WO2005101499A2 (en) 2004-04-13 2005-10-27 Unitive International Limited Methods of forming solder bumps on exposed metal pads and related structures
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
DE502004009167D1 (de) * 2004-07-19 2009-04-23 Fraunhofer Ges Forschung Videoendoskopievorrichtung
DE102004055677A1 (de) * 2004-11-18 2006-06-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
DE102005021653A1 (de) * 2005-05-06 2006-07-13 Infineon Technologies Ag Oberflächenmontierbares Halbleiterbauteil und Schaltungsträger mit oberflächenmontiertem Halbleiterbauteil sowie Verfahren zur Herstellung derselben
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
DE102006025162B3 (de) 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102006053862B4 (de) * 2006-11-14 2008-07-24 Schott Ag Verfahren zum Verpacken von Bauelementen
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
US20080048321A1 (en) * 2006-08-24 2008-02-28 Ati Technologies Inc. Flip chip semiconductor assembly with variable volume solder bumps
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
US7709292B2 (en) * 2006-09-29 2010-05-04 Sadwick Laurence P Processes and packaging for high voltage integrated circuits, electronic devices, and circuits
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
KR101483274B1 (ko) * 2008-10-23 2015-01-16 삼성전자주식회사 반도체 패키징 장치
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
FR2949903A1 (fr) * 2009-09-07 2011-03-11 Soc Fr Detecteurs Infrarouges Sofradir Procede d'hybridation de composants electroniques, notamment de detection
TWI412107B (zh) * 2009-10-02 2013-10-11 財團法人工業技術研究院 凸塊結構、晶片封裝結構及該凸塊結構之製備方法
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US20110169158A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Solder Pillars in Flip Chip Assembly
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) * 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
DE102010032506A1 (de) 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
US20130299989A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Chip connection structure and method of forming
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9622356B2 (en) 2013-03-14 2017-04-11 Lockheed Martin Corporation Electronic package mounting
DE102014223862A1 (de) * 2014-11-24 2016-05-25 Robert Bosch Gmbh Anordnung mit einem Trägersubstrat und einem Leistungsbauelement
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
JP7233304B2 (ja) * 2019-05-30 2023-03-06 スタンレー電気株式会社 発光装置、および、その製造方法
DE102021129113A1 (de) * 2021-11-09 2023-05-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und halbleiterbauteil

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
JPS5683054A (en) * 1979-12-10 1981-07-07 Fujitsu Ltd Semiconductor device
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
US5021888A (en) * 1987-12-18 1991-06-04 Kabushiki Kaisha Toshiba Miniaturized solid state imaging device
JPH01161775A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 固体撮像装置
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPH02267942A (ja) * 1989-04-07 1990-11-01 Fuji Electric Co Ltd 半導体チップの実装構造
JP2831689B2 (ja) * 1989-04-12 1998-12-02 株式会社東芝 固体撮像装置
JPH03214629A (ja) * 1990-01-18 1991-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH03222334A (ja) * 1990-01-26 1991-10-01 Shimadzu Corp はんだバンプ構造
JPH0451057A (ja) * 1990-06-18 1992-02-19 Canon Inc 画像形成装置
JP3073550B2 (ja) * 1991-06-27 2000-08-07 株式会社東芝 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724084B1 (en) 1999-02-08 2004-04-20 Rohm Co., Ltd. Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
US7045900B2 (en) 1999-02-08 2006-05-16 Rohm Co., Ltd Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
US6736306B2 (en) 2001-02-05 2004-05-18 Samsung Electronics Co., Ltd. Semiconductor chip package comprising enhanced pads
JP2008519463A (ja) * 2004-11-08 2008-06-05 オプトパック、インコーポレイテッド イメージセンサー用電子パッケージおよびそのパッケージング方法
JP2008112878A (ja) * 2006-10-31 2008-05-15 Seiko Instruments Inc 半導体装置
JP2012500477A (ja) * 2008-08-15 2012-01-05 クゥアルコム・インコーポレイテッド 積層型集積回路の腐食制御
JP2013138239A (ja) * 2008-08-15 2013-07-11 Qualcomm Inc 積層型集積回路の腐食制御
US8618670B2 (en) 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
JP2011086879A (ja) * 2009-10-19 2011-04-28 Powertech Technology Inc 半導体フリップチップ構造体
JP2012044080A (ja) * 2010-08-23 2012-03-01 Kyocer Slc Technologies Corp 配線基板
JP2015185818A (ja) * 2014-03-26 2015-10-22 三菱電機株式会社 半導体装置及びその製造方法
WO2018198544A1 (ja) * 2017-04-28 2018-11-01 アオイ電子株式会社 半導体装置の製造方法および半導体装置
JP2018190782A (ja) * 2017-04-28 2018-11-29 アオイ電子株式会社 半導体装置の製造方法および半導体装置
JPWO2022176563A1 (ja) * 2021-02-19 2022-08-25
WO2022176563A1 (ja) * 2021-02-19 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 電子機器

Also Published As

Publication number Publication date
DE4323799A1 (de) 1994-01-20
DE4323799B4 (de) 2005-04-28
US5448114A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
JPH0637143A (ja) 半導体装置および半導体装置の製造方法
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
KR100324708B1 (ko) 반도체장치
US6927489B1 (en) Semiconductor device provided with rewiring layer
JP3450238B2 (ja) 半導体装置及びその製造方法
JP2001230369A (ja) 半導体装置およびその製造方法
JP2001244365A (ja) 配線基板、半導体装置及び配線基板の製造方法
JPH1117048A (ja) 半導体チップパッケージ
US20040222522A1 (en) Semiconductor device and manufacturing method of the same
KR20000011717A (ko) 반도체장치의제조방법
JP3651346B2 (ja) 半導体装置およびその製造方法
JP6544354B2 (ja) 半導体装置の製造方法
KR20070083470A (ko) 반도체 장치
JP2002083904A (ja) 半導体装置およびその製造方法
CN106471612A (zh) 半导体器件及其制造方法
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
CN106463427B (zh) 半导体装置及其制造方法
JP2002083903A (ja) 半導体装置およびその製造方法
KR100644977B1 (ko) 회로 장치의 제조 방법
US20040089946A1 (en) Chip size semiconductor package structure
JP2005294443A (ja) 半導体装置及びその製造方法
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
US20090218686A1 (en) Semiconductor, semiconductor module, method for manufacturing the semiconductor module, and mobile apparatus