JPH0637210A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0637210A
JPH0637210A JP4187866A JP18786692A JPH0637210A JP H0637210 A JPH0637210 A JP H0637210A JP 4187866 A JP4187866 A JP 4187866A JP 18786692 A JP18786692 A JP 18786692A JP H0637210 A JPH0637210 A JP H0637210A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat dissipation
resin
dissipation member
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4187866A
Other languages
Japanese (ja)
Inventor
Hirotake Oka
浩偉 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP4187866A priority Critical patent/JPH0637210A/en
Publication of JPH0637210A publication Critical patent/JPH0637210A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 放熱フィン付樹脂封止半導体装置において、
組立工程を短縮化してコスト節減を図る。 【構成】 溝を設けた放熱フィンとパッケージ基板を仮
り止めしペレット付け、ワイヤ接続を行った状態で封止
用樹脂注入を行ない、両者を固定する。 【効果】 ペレット封止と、放熱フィン組立を同時に行
なうことで組立作業が簡単化し、ペレットを直接にフィ
ンにつけることで低熱抵抗が得られる。
(57) [Abstract] [Purpose] In a resin-sealed semiconductor device with heat dissipation fins,
Reduce the cost by shortening the assembly process. [Structure] A radiation fin having a groove and a package substrate are temporarily fixed and pelletized, and a resin for sealing is injected in a state where wires are connected to fix both. [Effect] The assembly work is simplified by simultaneously performing pellet sealing and heat radiation fin assembly, and low thermal resistance can be obtained by directly attaching the pellet to the fin.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置における放熱
構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heat dissipation structure in a semiconductor device.

【0002】[0002]

【従来の技術】半導体装置の動作時の冷却手段として半
導体基板ないしパッケージ基材と放熱フィンとを組合わ
せた構造が知られている。例えば特開昭59−1787
55公報には放熱フィンと半導体パッケージ基板との機
械的結合は接着剤やネジ止めにより固定する半導体装置
の構造が記載されている。
2. Description of the Related Art A structure in which a radiation fin is combined with a semiconductor substrate or a package base material is known as a cooling means for operating a semiconductor device. For example, JP-A-59-1787
In the 55 publication, the structure of the semiconductor device in which the mechanical coupling between the heat radiation fin and the semiconductor package substrate is fixed by an adhesive or screws is described.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来の放熱フ
ィン付きのプラスチック・ピン・グリッド・アレイ(P
PGA)パッケージにおいては、半導体装置(パッケー
ジ)に放熱フィンを取付ける構造が複雑であるため、放
熱フィン組立のための作業時間が長くかかり、かつ部材
コストが高くつくことになり、半導体装置のコスト節減
には限界がある。また、従来の技術によれば、半導体チ
ップ(ペレット)が必ずしも放熱フィンに直接に取付け
られることがないために、動作時の発生熱が放熱フィン
に伝わりにくく放熱効率が低いものとなった。
However, the conventional plastic pin grid array (P
In the PGA) package, since the structure for mounting the heat radiation fins on the semiconductor device (package) is complicated, the work time for assembling the heat radiation fins is long and the cost of the members is high, resulting in cost reduction of the semiconductor device. Is limited. Further, according to the conventional technique, since the semiconductor chip (pellet) is not always directly attached to the heat radiation fin, the heat generated during the operation is hard to be transmitted to the heat radiation fin, and the heat radiation efficiency is low.

【0004】そこで本発明では放熱フィンを半導体基板
に直接固定できる構造とし、それにより、組立作業をよ
り簡単化するとともに、さらに半導体チップを封止する
工程と一体化することでコスト低減を図った半導体装置
製造技術を提供しようとするものである。
Therefore, in the present invention, the structure is such that the radiation fin can be directly fixed to the semiconductor substrate, thereby simplifying the assembling work and further reducing the cost by integrating it with the step of sealing the semiconductor chip. It aims to provide a semiconductor device manufacturing technology.

【0005】[0005]

【課題を解決するための手段】本発明は半導体チップ
と、チップの各電極に電気的に接続された複数のリード
部材を有するパッケージ基材と、チップと熱的に接続さ
れた放熱部材とからなる半導体装置であって、半導体チ
ップはパッケージ基材の窓孔を通して放熱部材に直接的
に接続されるとともに、パッケージ基材は放熱部材とそ
の溝に入りこむ樹脂材を介して密に結合することを特徴
とする。これにより、放熱効率がきわめてよく、しかも
組立が容易な半導体装置を実現した。
The present invention comprises a semiconductor chip, a package base having a plurality of lead members electrically connected to respective electrodes of the chip, and a heat dissipation member thermally connected to the chip. In the semiconductor device, the semiconductor chip is directly connected to the heat dissipation member through the window of the package base material, and the package base material is tightly coupled to the heat dissipation member via the resin material that enters the groove. Characterize. As a result, a semiconductor device with extremely good heat dissipation efficiency and easy assembly was realized.

【0006】本発明はまた、枠状の基板に窓孔をあけた
パッケージ部材を使用し、この窓孔に放熱部材の突出部
分をさしこんだ状態で上記突出部分に半導体チップを接
続し、チップの各電極とパッケージ基材の各リードとを
電気的に接続した後に、半導体チップを樹脂で封止する
と同時に、パッケージ基材と放熱部材との間を上記樹脂
を介して接合することを特徴とする半導体装置の製造方
法を提供するものである。さらに上記製造方法におい
て、放熱部材の一部に溝または凹凸をあけておき、この
溝等に樹脂が入りこむ形で樹脂成形材による半導体チッ
プ封止を行うことにより、組立作業時間を短縮し、部材
コストの低減を図ることができた。
The present invention also uses a package member in which a frame-shaped substrate is provided with a window hole, and the semiconductor chip is connected to the projecting portion with the projecting portion of the heat dissipation member inserted in the window hole, After electrically connecting each electrode of the chip and each lead of the package base material, the semiconductor chip is sealed with resin, and at the same time, the package base material and the heat dissipation member are bonded via the resin. The present invention provides a method for manufacturing a semiconductor device. Further, in the above manufacturing method, a groove or irregularity is formed in a part of the heat dissipation member, and the semiconductor chip is sealed with a resin molding material in such a manner that the resin enters the groove or the like, thereby shortening the assembly work time, The cost could be reduced.

【0007】[0007]

【実施例】図1は本発明の一実施例である放熱フィン付
き半導体装置の正面断面図である。この半導体装置はプ
ラスチック・ピン・グリット・アレイ(PPGA)型と
呼ばれるものであり、絶縁パッケージ基板1内に図示さ
れない複数のインナーリードが配設され、リードの末端
にそれぞれ接続する複数のピン(アウターリード)2が
基板面に対し垂直に植設されている。3は金属からなる
放熱フィンであって、その基部に半導体チップ(ペレッ
ト)4が直接に接続され、チップの各電極端子(パッ
ド)と絶縁パッケージ基板1上のインナーリードとの間
を金ワイヤ5によるワイヤボンディングがなされてい
る。放熱フィン3と絶縁パッケージ基板1との間は一部
で接着剤6により仮り止め式に結合されており、半導体
チップ4とワイヤとを覆うようにして樹脂7により封止
され、この封止樹脂の一部8はパッケージ基板の透孔部
9を通してパッケージ基板と放熱フィンとの間隙を埋め
るように充填されている。放熱フィンが樹脂8と接触す
る面に溝(または凹部)10が形成されている。
FIG. 1 is a front sectional view of a semiconductor device with a radiation fin according to an embodiment of the present invention. This semiconductor device is called a plastic pin grid array (PPGA) type, in which a plurality of inner leads (not shown) are arranged in the insulating package substrate 1, and a plurality of pins (outer pins) which are respectively connected to the ends of the leads (outer leads). Leads 2 are planted vertically to the substrate surface. Reference numeral 3 is a heat radiation fin made of metal, and a semiconductor chip (pellet) 4 is directly connected to the base thereof, and gold wires 5 are provided between each electrode terminal (pad) of the chip and the inner lead on the insulating package substrate 1. Wire bonding is done by. A part of the space between the heat radiation fin 3 and the insulating package substrate 1 is temporarily fixed with an adhesive 6, and is sealed with a resin 7 so as to cover the semiconductor chip 4 and the wire. 8 is filled through the through hole 9 of the package substrate so as to fill the gap between the package substrate and the radiation fin. Grooves (or recesses) 10 are formed on the surface where the heat radiation fins come into contact with the resin 8.

【0008】図3は図1の半導体装置を製造する際の主
要な組立工程の一部を示す断面図である。なお、この図
3では、図1と上下方向が逆になっている。ピン(アウ
ターリード)2を上向きにした絶縁パッケージ基板1の
凹陥部11に対して、放熱フィンの基部である突出部1
2を挿入する。パッケージ基板と接触する放熱フィンの
表面にシート状の接着剤6が塗布される。放熱フィンの
表面の一部には溝(又は凹凸部)10が形成されている
が、この溝は断面が矩形である以外に、図6に示すよう
に断面が半円形の溝13や、底部の広がった溝14のよ
うに形成されてもよい。
FIG. 3 is a sectional view showing a part of main assembling steps for manufacturing the semiconductor device of FIG. In FIG. 3, the vertical direction is opposite to that in FIG. With respect to the concave portion 11 of the insulating package substrate 1 with the pin (outer lead) 2 facing upward, the protruding portion 1 which is the base portion of the heat radiation fin
Insert 2. A sheet-shaped adhesive 6 is applied to the surface of the heat radiation fin that comes into contact with the package substrate. A groove (or an uneven portion) 10 is formed on a part of the surface of the heat dissipation fin. The groove has a rectangular cross section, and also has a groove 13 having a semicircular cross section as shown in FIG. It may be formed like the widened groove 14 of FIG.

【0009】図4は図3の状態から後の組立工程を示す
断面図である。絶縁パッケージ基板1に放熱フィン3を
接触させ、接着剤6で仮り止めした状態でパッケージ基
板の窓孔を通して放熱フィンの突出部表面に半導体ペレ
ット4を樹脂ペーストや半田付け等によりペレット付け
し、ペレット表面の各電極(パッド)とパッケージ基板
に配線状に露出するインナーリードとをワイヤボンディ
ングする。同時に又はこの後、放熱フィンおよびパッケ
ージ基板下部を樹脂モールド用の金型(下型)15にセ
ットする。さらに図示されない金型(上型)を上からセ
ットした状態で点線で囲む部分に樹脂注入を行う。この
とき同時にパッケージ基板の透孔9を通じて樹脂が基板
と放熱フィンとの間の空隙部に充填され、これにより、
図1に示される形体のPPGA半導体装置が完成する。
FIG. 4 is a sectional view showing an assembly process after the state of FIG. The heat dissipating fins 3 are brought into contact with the insulating package substrate 1, and the semiconductor pellets 4 are pelletized by resin paste or soldering on the surface of the projecting portion of the heat dissipating fins through the window holes of the package substrate while being temporarily fixed with the adhesive 6. The electrodes (pads) on the surface are wire-bonded to the inner leads exposed in a wiring pattern on the package substrate. At the same time or after this, the heat radiation fins and the lower part of the package substrate are set in a metal mold (lower mold) 15 for resin molding. Further, with a mold (upper mold) (not shown) set from above, resin is injected into a portion surrounded by a dotted line. At this time, at the same time, the resin is filled into the space between the board and the heat radiation fin through the through hole 9 of the package board, whereby
The PPGA semiconductor device having the shape shown in FIG. 1 is completed.

【0010】図2は本発明の他の一実施例である放熱フ
ィン付半導体装置の正面断面図である。この半導体装置
においては、絶縁パッケージ基板1は平らな板状に形成
されている他は、インナーリード、アウターリード(ピ
ン)の構造は図1のパッケージ基板と全く同じ構造であ
る。なお、この場合、放熱フィンとはパッケージ基板の
窓孔周辺でシート状の接着剤6により仮り止め固定され
ている。
FIG. 2 is a front sectional view of a semiconductor device with a radiation fin according to another embodiment of the present invention. In this semiconductor device, the insulating package substrate 1 is formed in a flat plate shape, and the structure of inner leads and outer leads (pins) is exactly the same as that of the package substrate of FIG. In this case, the radiation fins are temporarily fixed and fixed by a sheet-shaped adhesive 6 around the window hole of the package substrate.

【0011】図5は本発明のさらに他の一実施例である
放熱フィン付半導体装置の正面断面図である。この半導
体装置においては半導体ペレット4を接続するヒートシ
ンク(放熱板)16が別体の放熱フィン3にネジ17に
よりネジ止め固定され、それらの間隙に封止用の樹脂が
入り込むようになっている。半導体ペレットに生じた熱
はこれらネジを通して放熱フィンに逃げることになる。
FIG. 5 is a front sectional view of a semiconductor device with a radiation fin according to still another embodiment of the present invention. In this semiconductor device, a heat sink (radiating plate) 16 for connecting the semiconductor pellets 4 is screwed and fixed to a separate radiating fin 3 by a screw 17, and a resin for sealing enters into a gap between them. The heat generated in the semiconductor pellets escapes to the radiation fins through these screws.

【0012】図7、図8は本発明において、フィンが垂
直方向に形成された放熱フィン3の変形例を示すもので
ある。図7はその上面図であり、垂直方向に植設される
個々のフィンは円筒形に形成される。図8は正面図であ
る。
FIGS. 7 and 8 show a modification of the heat radiation fin 3 in which the fins are formed in the vertical direction in the present invention. FIG. 7 is a top view thereof, in which the individual fins vertically implanted are formed in a cylindrical shape. FIG. 8 is a front view.

【0013】[0013]

【発明の効果】以上、実施例で説明した本発明によれ
ば、以下のような効果が奏される。すなわち、放熱フィ
ンとパッケージ基板を接合する手段ないし工程をペレッ
ト封止の樹脂を利用することにより、作業時間が大幅に
短縮され、量産性が向上し、コストが低減する。さらに
放熱フィンに直接にペレットを取付けるために、ペレッ
トから発生した熱が放熱フィンに直接に伝わり、低熱抵
抗化が容易となる。フィンの一部に凹凸や溝を設けるこ
とにより、樹脂を介してのパッケージ基板との機械的結
合性が大となる。
As described above, according to the present invention described in the embodiments, the following effects can be obtained. That is, the use of pellet-sealing resin for the means or process for joining the heat radiation fin and the package substrate significantly reduces the working time, improves mass productivity, and reduces cost. Further, since the pellets are directly attached to the radiation fins, the heat generated from the pellets is directly transferred to the radiation fins, which facilitates the reduction of the thermal resistance. Providing unevenness or a groove on a part of the fin makes the mechanical coupling with the package substrate through the resin large.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体装置の正面断面
図である。
FIG. 1 is a front sectional view of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の他の一実施例である半導体装置の正面
断面図である。
FIG. 2 is a front sectional view of a semiconductor device according to another embodiment of the present invention.

【図3】本発明の一実施例である半導体装置の製造方法
の一部組立工程を示す断面図である。
FIG. 3 is a cross-sectional view showing a partial assembly step of the method for manufacturing the semiconductor device according to the embodiment of the present invention.

【図4】図3の工程につづく工程断面図である。FIG. 4 is a process cross-sectional view subsequent to the process of FIG.

【図5】本発明の他の一実施例である半導体装置の正面
断面図である。
FIG. 5 is a front sectional view of a semiconductor device according to another embodiment of the present invention.

【図6】本発明の実施例において、放熱フィンの一部で
ある溝の断面図である。
FIG. 6 is a cross-sectional view of a groove that is a part of a radiation fin in the embodiment of the present invention.

【図7】本発明の実施変形例における放熱フィンの平面
図である。
FIG. 7 is a plan view of a radiation fin according to a modified example of the present invention.

【図8】図7に対応する放熱フィンの正面断面図であ
る。
8 is a front cross-sectional view of a heat radiation fin corresponding to FIG.

【符号の説明】[Explanation of symbols]

1 絶縁物パッケージ基板 2 アウターリード(ピン) 3 放熱フィン 4 半導体ペレット 5 ボンディングワイヤ 6 シート状接着剤 7 封止用樹脂成形体 8 樹脂成形体(間隙に充填される) 9 透孔 10 溝(又は凹凸) DESCRIPTION OF SYMBOLS 1 Insulator package substrate 2 Outer leads (pins) 3 Radiating fins 4 Semiconductor pellets 5 Bonding wires 6 Sheet adhesives 7 Sealing resin moldings 8 Resin moldings (filling gaps) 9 Through holes 10 Grooves (or Unevenness)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、チップの各電極に電気
的に接続された複数のリード部材を有するパッケージ基
材と、チップと熱的に接続された放熱部材とからなる半
導体装置であって、半導体チップはパッケージ基材の窓
孔を通して放熱部材に直接的に接続されるとともに、パ
ッケージ基材は放熱部材とその溝に入りこむ樹脂材を介
して密に結合することを特徴とする半導体装置。
1. A semiconductor device comprising a semiconductor chip, a package base having a plurality of lead members electrically connected to respective electrodes of the chip, and a heat dissipation member thermally connected to the chip, A semiconductor device characterized in that a semiconductor chip is directly connected to a heat dissipation member through a window of a package base material, and the package base material is tightly coupled to the heat dissipation member via a resin material that enters the groove.
【請求項2】 枠状のパッケージ基板に窓孔をあけたパ
ッケージ基材を使用し、この窓孔に放熱部材の突出部分
をさしこんだ状態で上記突出部分に半導体チップを接続
し、チップの各電極とパッケージ基材の各リードとを電
気的に接続した後に、半導体チップを樹脂成形材で封止
すると同時にパッケージ基材と放熱部材との間を上記樹
脂成形材を介して接合することを特徴とする半導体装置
の製造方法。
2. A chip base is used in which a package base material having a frame-shaped package substrate provided with a window hole is used, and a semiconductor chip is connected to the projecting portion with the projecting portion of the heat dissipation member inserted in the window hole. After electrically connecting each of the electrodes to each lead of the package base material, the semiconductor chip is sealed with the resin molding material, and at the same time, the package base material and the heat dissipation member are bonded via the resin molding material. A method for manufacturing a semiconductor device, comprising:
【請求項3】 請求項2の半導体装置の製造方法におい
て、放熱部材の一部に溝または凹凸をあけておき、この
溝等に樹脂が入りこむ形で樹脂成形材による半導体チッ
プ封止を行う。
3. The method of manufacturing a semiconductor device according to claim 2, wherein a groove or an unevenness is formed in a part of the heat dissipation member, and the semiconductor chip is sealed with a resin molding material in such a manner that the resin enters the groove or the like.
JP4187866A 1992-07-15 1992-07-15 Semiconductor device and manufacture thereof Pending JPH0637210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4187866A JPH0637210A (en) 1992-07-15 1992-07-15 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4187866A JPH0637210A (en) 1992-07-15 1992-07-15 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0637210A true JPH0637210A (en) 1994-02-10

Family

ID=16213591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4187866A Pending JPH0637210A (en) 1992-07-15 1992-07-15 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0637210A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340499A (en) * 2015-07-08 2017-01-18 三菱电机株式会社 Semiconductor module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340499A (en) * 2015-07-08 2017-01-18 三菱电机株式会社 Semiconductor module
JP2017022209A (en) * 2015-07-08 2017-01-26 三菱電機株式会社 Semiconductor module

Similar Documents

Publication Publication Date Title
US6844622B2 (en) Semiconductor package with heat sink
US6458626B1 (en) Fabricating method for semiconductor package
KR0169187B1 (en) Semiconductor device and manufacturing method
JPH10313082A (en) Semiconductor device and manufacturing method thereof
JPH0691174B2 (en) Semiconductor device
JPH0732215B2 (en) Semiconductor device
JPH04293259A (en) Semiconductor device and manufacture thereof
CN101252124A (en) Semiconductor device and manufacturing method thereof
WO2007080785A1 (en) Resin sealed semiconductor device whose upper portion is provided with heat dissipating body exposed to external and method for manufacturing such resin sealed semiconductor device
JP2841854B2 (en) Semiconductor device
JP3655338B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JPS62241355A (en) Semiconductor device
JP2004335493A (en) Semiconductor device mounting structure
JPH0637210A (en) Semiconductor device and manufacture thereof
JP3894749B2 (en) Semiconductor device
JP2660732B2 (en) Semiconductor device
JP2000150725A (en) Semiconductor device and manufacturing method thereof
JP2005135969A (en) BGA type semiconductor device with heat sink and manufacturing method
US20260090449A1 (en) Semiconductor Package
JP3419396B2 (en) Resin-sealed semiconductor device
JPH0669384A (en) Insulator sealing type semiconductor device
JP2003078101A (en) Semiconductor device, lead frame used for the same, and method of manufacturing the same
KR200149912Y1 (en) Semiconductor package
JPS61194861A (en) Resin sealed type semiconductor device
JPH11243162A (en) Ball grid array package having an expansion buffer insert and method of manufacturing the same