JPH0637438A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0637438A JPH0637438A JP4189511A JP18951192A JPH0637438A JP H0637438 A JPH0637438 A JP H0637438A JP 4189511 A JP4189511 A JP 4189511A JP 18951192 A JP18951192 A JP 18951192A JP H0637438 A JPH0637438 A JP H0637438A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- integrated circuit
- hybrid integrated
- chip
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 混成集積回路基板上に搭載した回路素子の半
田接合部における温度サイクルによる半田接合部へのク
ラック発生を防止する。 【構成】 混成集積回路基板（１）上に搭載されるチッ
プ部品等の回路素子（６）を液相線温度が異なる第１お
よび第２の半田（７Ａ）（７Ｂ）からなる半田層（７）
を介して固着パッド（３Ａ）上に搭載する。
田接合部における温度サイクルによる半田接合部へのク
ラック発生を防止する。 【構成】 混成集積回路基板（１）上に搭載されるチッ
プ部品等の回路素子（６）を液相線温度が異なる第１お
よび第２の半田（７Ａ）（７Ｂ）からなる半田層（７）
を介して固着パッド（３Ａ）上に搭載する。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路に関し、特
に厳しい温度サイクル条件が要求される混成集積回路に
関する。
に厳しい温度サイクル条件が要求される混成集積回路に
関する。
【０００２】
【従来の技術】従来の混成集積回路を図２に示す。混成
集積回路基板（２１）は表面をアルマイト処理したアル
ミニウム基板を用い、基板（２１）上に絶縁樹脂層を介
して所望形状の導電路（２２）が形成されている。かか
る導電路（２２）上あるいは導電路（２２）間に半導体
チップ、チップコンデンサー及び印刷抵抗体等の回路素
子（２３）が搭載され、導電路（２２）を介して相互接
続されている。
集積回路基板（２１）は表面をアルマイト処理したアル
ミニウム基板を用い、基板（２１）上に絶縁樹脂層を介
して所望形状の導電路（２２）が形成されている。かか
る導電路（２２）上あるいは導電路（２２）間に半導体
チップ、チップコンデンサー及び印刷抵抗体等の回路素
子（２３）が搭載され、導電路（２２）を介して相互接
続されている。
【０００３】
【発明が解決しようとする課題】かかる構造の混成集積
回路上に搭載されるチップ抵抗、チップコンデンサー等
のチップ部品は一般に半田で接続されているため以下の
問題がある。アルミニウム基板をベース基板とした基板
の熱膨張係数αが２３×１０-6／℃であり、上記したチ
ップ部品、例えばチップ抵抗の熱膨張係数αが７×１０
-6／℃、チップコンデンサーの熱膨張係数αが１０×１
０-6／℃であるため両者の膨張係数αが著しく異なるた
めに温度サイクルによってチップ部品と導電路を接続す
る半田固着部分に温度サイクルによるストレスが加わ
り、半田固着部分にクラックが発生し接続不良となる問
題がある。
回路上に搭載されるチップ抵抗、チップコンデンサー等
のチップ部品は一般に半田で接続されているため以下の
問題がある。アルミニウム基板をベース基板とした基板
の熱膨張係数αが２３×１０-6／℃であり、上記したチ
ップ部品、例えばチップ抵抗の熱膨張係数αが７×１０
-6／℃、チップコンデンサーの熱膨張係数αが１０×１
０-6／℃であるため両者の膨張係数αが著しく異なるた
めに温度サイクルによってチップ部品と導電路を接続す
る半田固着部分に温度サイクルによるストレスが加わ
り、半田固着部分にクラックが発生し接続不良となる問
題がある。
【０００４】次にクラックが発生するメカニズムについ
て説明する。上記したようにアルミニウム基板の膨張係
数αが２３×１０-6／℃、チップ部品の膨張係数αが７
〜１０×１０-6／℃であり、チップ部品を接合する半田
の膨張係数αが約２３×１０ -6／℃であるため、室温状
態では図３Ａの如く、基板、半田、チップ部品に応力が
加わらない。しかし、高温状態では図３Ｂの如く、基板
と半田のαがチップ部品より大きいため矢印方向に引張
られ、その結果、接合半田は矢印の方向にのみすそが広
がるように変形する。又、低温状態では図３Ｃに示す如
く、反対の矢印方向に圧縮力が加えられその結果、接合
半田は矢印方向にのみすそが広がる。
て説明する。上記したようにアルミニウム基板の膨張係
数αが２３×１０-6／℃、チップ部品の膨張係数αが７
〜１０×１０-6／℃であり、チップ部品を接合する半田
の膨張係数αが約２３×１０ -6／℃であるため、室温状
態では図３Ａの如く、基板、半田、チップ部品に応力が
加わらない。しかし、高温状態では図３Ｂの如く、基板
と半田のαがチップ部品より大きいため矢印方向に引張
られ、その結果、接合半田は矢印の方向にのみすそが広
がるように変形する。又、低温状態では図３Ｃに示す如
く、反対の矢印方向に圧縮力が加えられその結果、接合
半田は矢印方向にのみすそが広がる。
【０００５】例えば、−５０〜＋１５０℃の条件の厳し
い温度サイクル条件で数十〜数百サイクルくり返すこと
により、上述したようにαの著しく異なるチップ部品と
半田の接合面にクラックが発生する。何故なら、温度サ
イクルにより微結晶状態にある半田成分のスズと鉛成分
が分離し凝集して半田内に連続的な鉛層を形成するため
機械的強度を低下させるからである。
い温度サイクル条件で数十〜数百サイクルくり返すこと
により、上述したようにαの著しく異なるチップ部品と
半田の接合面にクラックが発生する。何故なら、温度サ
イクルにより微結晶状態にある半田成分のスズと鉛成分
が分離し凝集して半田内に連続的な鉛層を形成するため
機械的強度を低下させるからである。
【０００６】この発明は、上述した課題に鑑みて為され
たものであり、この発明の目的は、混成集積回路基板上
に搭載した回路素子の半田接合部における温度サイクル
による半田接合部へのクラック発生を防止し信頼性の優
れた混成集積回路を提供する事である。
たものであり、この発明の目的は、混成集積回路基板上
に搭載した回路素子の半田接合部における温度サイクル
による半田接合部へのクラック発生を防止し信頼性の優
れた混成集積回路を提供する事である。
【０００７】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路
は、絶縁金属基板上に所望形状の導電路が形成され、そ
の導電路の所望位置に設けられた固着パッド上にチップ
コンデンサあるいは／およびチップ抵抗が半田層を介し
て接続された混成集積回路の半田層を液相線温度が異な
る少なくとも２種類以上の半田材料で構成する。具体的
には、液相線温度が約１２５℃〜２３６℃の第１の半田
材料と液相線温度が約１８３℃〜３００℃であって、そ
の平均粒径が約４０μｍ以上の第２の半田材料が混合さ
れていることを特徴とする。
目的を達成するため、この発明に係わる混成集積回路
は、絶縁金属基板上に所望形状の導電路が形成され、そ
の導電路の所望位置に設けられた固着パッド上にチップ
コンデンサあるいは／およびチップ抵抗が半田層を介し
て接続された混成集積回路の半田層を液相線温度が異な
る少なくとも２種類以上の半田材料で構成する。具体的
には、液相線温度が約１２５℃〜２３６℃の第１の半田
材料と液相線温度が約１８３℃〜３００℃であって、そ
の平均粒径が約４０μｍ以上の第２の半田材料が混合さ
れていることを特徴とする。
【０００８】
【作用】このように本発明に依れば、半田層を液相線温
度が異なる２種類の半田材料で構成することにより、一
方の半田材料は溶融され、回路素子と導電路との接続を
行い他方の半田材料は溶融されずそのまま粒径状で残在
するために半田層自体のスタンドオフ値を十分に得るこ
とができる。従って、厳しい温度サイクル条件下におい
ても熱膨張係数αの著しい差による応力が回路素子の半
田接合部に加わったとしても、半田層のスタンドオフ値
が十分にあるために、半田層自体でその応力を吸収し緩
和するために温度サイクルによる半田接合部の応力破壊
を防止することができる。
度が異なる２種類の半田材料で構成することにより、一
方の半田材料は溶融され、回路素子と導電路との接続を
行い他方の半田材料は溶融されずそのまま粒径状で残在
するために半田層自体のスタンドオフ値を十分に得るこ
とができる。従って、厳しい温度サイクル条件下におい
ても熱膨張係数αの著しい差による応力が回路素子の半
田接合部に加わったとしても、半田層のスタンドオフ値
が十分にあるために、半田層自体でその応力を吸収し緩
和するために温度サイクルによる半田接合部の応力破壊
を防止することができる。
【０００９】
【実施例】以下に図１に示した実施例に基づいて本発明
の混成集積回路を説明する。図１は本発明の混成集積回
路を示す断面図であり、（１）は基板、（２）は絶縁樹
脂層、（３）は導電路、（６）は回路素子である。基板
（１）はアルミニウム基板が用いられ、そのアルミニウ
ム基板表面には酸化アルミニウム膜が陽極酸化法により
形成されている。基板（１）の一主面上にはエポキシ樹
脂あるいはポリイミド樹脂等の絶縁樹脂層（２）と銅箔
とが一体化されたクラッド材が貼着され、銅箔をエッチ
ングして所望形状の導電路（３）が形成される。導電路
（３）が延在されるその先端部には回路素子を固着する
ための固着パッド（３Ａ）が形成される。その固着パッ
ド（３Ａ）上には半田層（７）を介して回路素子（６）
が接続される。回路素子（６）として、チップコンデン
サー、チップ抵抗等の表面実装型のチップ部品が用いら
れる。
の混成集積回路を説明する。図１は本発明の混成集積回
路を示す断面図であり、（１）は基板、（２）は絶縁樹
脂層、（３）は導電路、（６）は回路素子である。基板
（１）はアルミニウム基板が用いられ、そのアルミニウ
ム基板表面には酸化アルミニウム膜が陽極酸化法により
形成されている。基板（１）の一主面上にはエポキシ樹
脂あるいはポリイミド樹脂等の絶縁樹脂層（２）と銅箔
とが一体化されたクラッド材が貼着され、銅箔をエッチ
ングして所望形状の導電路（３）が形成される。導電路
（３）が延在されるその先端部には回路素子を固着する
ための固着パッド（３Ａ）が形成される。その固着パッ
ド（３Ａ）上には半田層（７）を介して回路素子（６）
が接続される。回路素子（６）として、チップコンデン
サー、チップ抵抗等の表面実装型のチップ部品が用いら
れる。
【００１０】ところで、チップコンデンサー、チップ抵
抗等のチップ部品（６）が基板（１）上に半田付けされ
た場合、温度サイクルによる半田接合部に発生する熱応
力によるせん断歪みの大きさは、次のように示される。
せん断歪みの大きさをΔＷとすると、
抗等のチップ部品（６）が基板（１）上に半田付けされ
た場合、温度サイクルによる半田接合部に発生する熱応
力によるせん断歪みの大きさは、次のように示される。
せん断歪みの大きさをΔＷとすると、
【００１１】
【数１】
【００１２】となる。従来の如く、チップ部品（６）が
直接固着パッド上に半田付けされた場合には、半田層の
スタンドオフ値は半田ぬれ及び部品の自重により沈むた
め５〜２０μｍ程度と非常に小さい値しか確保すること
ができない。従って、チップ部品が大型化になるに伴
い、大きなせん断歪みが半田接合部に発生し、接続信頼
性が著しく低下するものである。
直接固着パッド上に半田付けされた場合には、半田層の
スタンドオフ値は半田ぬれ及び部品の自重により沈むた
め５〜２０μｍ程度と非常に小さい値しか確保すること
ができない。従って、チップ部品が大型化になるに伴
い、大きなせん断歪みが半田接合部に発生し、接続信頼
性が著しく低下するものである。
【００１３】本発明は、半田層（７）を液相線温度が異
なる２種類以上の半田材料で構成し、半田層（７）のス
タンドオフ値を十分に厚く形成し、上述した半田接合部
に発生するせん断歪みを抑制させることを特徴としてい
る。半田層（７）を構成する材料は、液相線温度が約１
２５℃〜２３６℃の第１の半田（７Ａ）と液相線温度が
約１８３℃〜３００℃であって、その平均粒径が約４０
μｍ以上の第２の半田（７Ｂ）とから構成される。具体
的には、第１の半田（７Ａ）の成分をＳｎ６０ｗｔ％−
Ｐｂ４０ｗｔ％（液相線１８８℃）とし、第２の半田
（７Ｂ）の成分をＳｎ５ｗｔ％−Ｐｂ９５ｗｔ％（液相
線３１５℃）で平均粒径が約５０μｍのものが用いられ
る。
なる２種類以上の半田材料で構成し、半田層（７）のス
タンドオフ値を十分に厚く形成し、上述した半田接合部
に発生するせん断歪みを抑制させることを特徴としてい
る。半田層（７）を構成する材料は、液相線温度が約１
２５℃〜２３６℃の第１の半田（７Ａ）と液相線温度が
約１８３℃〜３００℃であって、その平均粒径が約４０
μｍ以上の第２の半田（７Ｂ）とから構成される。具体
的には、第１の半田（７Ａ）の成分をＳｎ６０ｗｔ％−
Ｐｂ４０ｗｔ％（液相線１８８℃）とし、第２の半田
（７Ｂ）の成分をＳｎ５ｗｔ％−Ｐｂ９５ｗｔ％（液相
線３１５℃）で平均粒径が約５０μｍのものが用いられ
る。
【００１４】第１の半田（７Ａ）と第２の半田（７Ｂ）
は所定の重量比でクリーム状に混合され、第１の半田
（７Ａ）中に３〜１０％重量比の割合で第２の半田（７
Ｂ）が混合される。このように第１の半田（７Ａ）と第
２の半田（７Ｂ）とが混合されたクリーム状の半田はス
クリーン印刷あるいはディスペンサによってチップ部品
（６）が固着される固着パッド（３Ａ）上に印刷・塗布
される。そして、半田を溶融させることで固着パッド
（３Ａ）上にチップ部品（６）を半田固着することがで
きる。
は所定の重量比でクリーム状に混合され、第１の半田
（７Ａ）中に３〜１０％重量比の割合で第２の半田（７
Ｂ）が混合される。このように第１の半田（７Ａ）と第
２の半田（７Ｂ）とが混合されたクリーム状の半田はス
クリーン印刷あるいはディスペンサによってチップ部品
（６）が固着される固着パッド（３Ａ）上に印刷・塗布
される。そして、半田を溶融させることで固着パッド
（３Ａ）上にチップ部品（６）を半田固着することがで
きる。
【００１５】この際、半田（７）中には、上述したよう
に液相線温度が異なる第１および第２の半田（７Ａ）
（７Ｂ）が混合されているために、第１の半田（７Ａ）
は溶融し固着パッド（３Ａ）とチップ部品（６）との接
続を行い、第２の半田（７Ｂ）は半田層中の底面に沈ん
で残在し、半田層のスタンドオフ値を保つ。この様に本
発明に依れば、半田層（７）を液相線温度が異なる第
１、第２の半田で構成することにより、半田層（７）の
スタンドオフ値を厚くすることができるために、厳しい
温度サイクルによる基板とチップ部品とのαの著しい差
による応力が生じたとしても、その応力は半田層（７）
自体で吸収される。その結果直接チップ部品の半田接合
部に加わらないため、半田接合部の半田成分の微結晶状
態が保持され従来の如き、半田接合部のクラックの発生
を防止することができる。
に液相線温度が異なる第１および第２の半田（７Ａ）
（７Ｂ）が混合されているために、第１の半田（７Ａ）
は溶融し固着パッド（３Ａ）とチップ部品（６）との接
続を行い、第２の半田（７Ｂ）は半田層中の底面に沈ん
で残在し、半田層のスタンドオフ値を保つ。この様に本
発明に依れば、半田層（７）を液相線温度が異なる第
１、第２の半田で構成することにより、半田層（７）の
スタンドオフ値を厚くすることができるために、厳しい
温度サイクルによる基板とチップ部品とのαの著しい差
による応力が生じたとしても、その応力は半田層（７）
自体で吸収される。その結果直接チップ部品の半田接合
部に加わらないため、半田接合部の半田成分の微結晶状
態が保持され従来の如き、半田接合部のクラックの発生
を防止することができる。
【００１６】本実施例ではチップコンデンサー、チップ
抵抗等のチップ部品を用いて説明したが、樹脂モールド
等されたディクリート部品よりなる半導体素子を同様に
搭載部材を介して接続しても上述した同様の作用効果を
期待することができる。
抵抗等のチップ部品を用いて説明したが、樹脂モールド
等されたディクリート部品よりなる半導体素子を同様に
搭載部材を介して接続しても上述した同様の作用効果を
期待することができる。
【００１７】
【発明の効果】以上に詳述した如く、本発明に依れば、
半田層を液相線温度が異なる第１、第２の半田で構成
し、第２の半田の平均粒径を約５０μｍとすることによ
り、第２の半田が溶融されずそのまま残在し、半田層の
スタンドオフ値を十分厚くすることにより、厳しい条件
下の温度サイクルにおいて基板と回路素子の膨張係数α
の差による応力が生じたとしても、その応力は半田層自
体によって吸収されるため回路素子の半田接合部に応力
が加わらず従来の如き、温度サイクルによる半田接合部
の応力破壊を防止することができる。その結果、極めて
高信頼性の優れた混成集積回路を提供することができ
る。
半田層を液相線温度が異なる第１、第２の半田で構成
し、第２の半田の平均粒径を約５０μｍとすることによ
り、第２の半田が溶融されずそのまま残在し、半田層の
スタンドオフ値を十分厚くすることにより、厳しい条件
下の温度サイクルにおいて基板と回路素子の膨張係数α
の差による応力が生じたとしても、その応力は半田層自
体によって吸収されるため回路素子の半田接合部に応力
が加わらず従来の如き、温度サイクルによる半田接合部
の応力破壊を防止することができる。その結果、極めて
高信頼性の優れた混成集積回路を提供することができ
る。
【図面の簡単な説明】
【図１】図１は本発明の混成集積回路を示す要部断面図
である。
である。
【図２】図２は従来の混成集積回路を示す断面図であ
る。
る。
【図３】図３は従来の半田接合部における応力を説明す
る図である。
る図である。
（１） 混成集積回路基板 （２） 絶縁樹脂層 （３） 導電路 （３Ａ） 固着パッド （４） 金属層 （５） 導体 （６） 回路素子 （７） 半田層 （７Ａ） 第１の半田 （７Ｂ） 第２の半田
Claims (2)
- 【請求項１】 基板上に所望形状の導電路が形成され、
その導電路の所望位置に設けられた固着パッド上にチッ
プコンデンサあるいは／およびチップ抵抗が半田層を介
して接続された混成集積回路において、 前記半田層を液相線温度が異なる少なくとも２種類以上
の半田材料で構成したことを特徴とする混成集積回路。 - 【請求項２】 絶縁金属基板上に所望形状の導電路が形
成され、その導電路の所望位置に設けられた固着パッド
上にチップコンデンサあるいは／およびチップ抵抗が半
田層を介して接続された混成集積回路において、 前記半田層は、液相線温度が約１２５℃〜２３６℃の第
１の半田材料と液相線温度が約１８３℃〜３００℃であ
って、その平均粒径が約４０μｍ以上の第２の半田材料
が混合されていることを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189511A JPH0637438A (ja) | 1992-07-16 | 1992-07-16 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189511A JPH0637438A (ja) | 1992-07-16 | 1992-07-16 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637438A true JPH0637438A (ja) | 1994-02-10 |
Family
ID=16242499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189511A Pending JPH0637438A (ja) | 1992-07-16 | 1992-07-16 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637438A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318317B1 (ko) * | 1999-04-02 | 2001-12-22 | 김영환 | 베어 칩 실장 인쇄회로기판 |
| JP2005129899A (ja) * | 2003-08-28 | 2005-05-19 | Kyocera Corp | 配線基板および半導体装置 |
| DE112008000743T5 (de) | 2007-03-22 | 2010-01-14 | Toyota Jidosha Kabushiki Kaisha, Toyota-shi | Leistungsmodul und Wechselrichter für Fahrzeuge |
| DE112008001037B4 (de) | 2007-06-21 | 2018-02-22 | Toyota Jidosha Kabushiki Kaisha | Verfahren zum Ausbilden einer metallischen Beschichtung, wärmeleitendes Element und dessen Verwendung als Leistungsmodul |
-
1992
- 1992-07-16 JP JP4189511A patent/JPH0637438A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318317B1 (ko) * | 1999-04-02 | 2001-12-22 | 김영환 | 베어 칩 실장 인쇄회로기판 |
| JP2005129899A (ja) * | 2003-08-28 | 2005-05-19 | Kyocera Corp | 配線基板および半導体装置 |
| DE112008000743T5 (de) | 2007-03-22 | 2010-01-14 | Toyota Jidosha Kabushiki Kaisha, Toyota-shi | Leistungsmodul und Wechselrichter für Fahrzeuge |
| DE112008001037B4 (de) | 2007-06-21 | 2018-02-22 | Toyota Jidosha Kabushiki Kaisha | Verfahren zum Ausbilden einer metallischen Beschichtung, wärmeleitendes Element und dessen Verwendung als Leistungsmodul |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| US3436818A (en) | Method of fabricating a bonded joint | |
| US5057969A (en) | Thin film electronic device | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| WO2002087296A1 (en) | Circuit board, circuit board mounting method, and electronic device using the circuit board | |
| JPH10256429A (ja) | 半導体パッケージ | |
| KR20050022303A (ko) | 접합재 및 이를 이용한 회로 장치 | |
| CN1206887C (zh) | 印刷电路组件及其制造方法 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| JPH0245357B2 (ja) | ||
| JPH1050886A (ja) | グリッドアレイ半導体パッケージへの導電ポリマボールの接着 | |
| US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
| JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
| Ghosal et al. | Ceramic and plastic pin grid array technology | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JP2001244622A (ja) | 電子回路装置 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP2006041363A (ja) | 樹脂封止型半導体装置 | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| JP3719806B2 (ja) | 配線基板 | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP2827965B2 (ja) | ボールグリッドアレイ実装方式 | |
| JPH05129768A (ja) | 混成集積回路 | |
| JP2002368038A (ja) | フリップチップ実装方法 |