JPH0637736A - 同期保持装置 - Google Patents
同期保持装置Info
- Publication number
- JPH0637736A JPH0637736A JP4188510A JP18851092A JPH0637736A JP H0637736 A JPH0637736 A JP H0637736A JP 4188510 A JP4188510 A JP 4188510A JP 18851092 A JP18851092 A JP 18851092A JP H0637736 A JPH0637736 A JP H0637736A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- noise sequence
- multiplier
- output
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】スペクトル拡散（ＳＳ）方式を用いた通信の受
信部に用いられる同期保持装置のＤＬＬ（遅延ロックル
ープ）を簡単な方式で実現することにより、小型化、ロ
ーコスト化を可能にする。 【構成】ベースバンド信号とEarly 擬似雑音系列とを乗
算器２で乗算して進相データａｉを出力し、ベースバン
ド信号とLate擬似雑音系列とを乗算器３で乗算して遅相
データｂｉを出力し、進相データと遅相データを加算器
５で加算し、加算器５出力と遅相データをアップ／ダウ
ンカウンタ６に入力し、加算出力をクロックとし遅相デ
ータをアップ／ダウン制御信号としてアップ／ダウンカ
ウントする。これによりａｉとｂｉを逆相加算したａｉ
−ｂｉを積分する従来と同じ動作をａｉ≠ｂｉの場合で
のみ行うことができる。
信部に用いられる同期保持装置のＤＬＬ（遅延ロックル
ープ）を簡単な方式で実現することにより、小型化、ロ
ーコスト化を可能にする。 【構成】ベースバンド信号とEarly 擬似雑音系列とを乗
算器２で乗算して進相データａｉを出力し、ベースバン
ド信号とLate擬似雑音系列とを乗算器３で乗算して遅相
データｂｉを出力し、進相データと遅相データを加算器
５で加算し、加算器５出力と遅相データをアップ／ダウ
ンカウンタ６に入力し、加算出力をクロックとし遅相デ
ータをアップ／ダウン制御信号としてアップ／ダウンカ
ウントする。これによりａｉとｂｉを逆相加算したａｉ
−ｂｉを積分する従来と同じ動作をａｉ≠ｂｉの場合で
のみ行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、スペクトル拡散（Ｓ
Ｓ）方式における同期保持装置に関するものである。
Ｓ）方式における同期保持装置に関するものである。
【０００２】
【従来の技術】近年、スペクトル拡散（ＳＳ）方式は、
そのランダム多元接続性、秘話性、耐干渉性のために、
軍用通信だけでなく公共通信やパーソナル通信にも利用
されるようになってきた。その中でも、ＳＳ技術の中心
である同期保持装置の研究開発が活発に行われるように
なってきた。特に、直接拡散（ＤＳ）方式の同期保持方
式の代表例であるＤＬＬ（遅延ロックループ）の研究開
発がとりわけ著しい。
そのランダム多元接続性、秘話性、耐干渉性のために、
軍用通信だけでなく公共通信やパーソナル通信にも利用
されるようになってきた。その中でも、ＳＳ技術の中心
である同期保持装置の研究開発が活発に行われるように
なってきた。特に、直接拡散（ＤＳ）方式の同期保持方
式の代表例であるＤＬＬ（遅延ロックループ）の研究開
発がとりわけ著しい。
【０００３】以下、図面を参照しながら従来の同期保持
装置について説明を行う。図５は従来の同期保持装置の
一般的なブロック図である。図５において、１はベース
バンド信号とPunctual擬似雑音系列とを１／２チップず
つ乗算する第１の乗算器、２はベースバンド信号とPunc
tual擬似雑音系列より１／２チップだけ進んでいる位相
のEarly 擬似雑音系列とを１／２チップずつ乗算する第
２の乗算器、３はベースバンド信号とPunctual擬似雑音
系列より１／２チップだけ遅れている位相のLate擬似雑
音系列とを１／２チップずつ乗算する第３の乗算器、13
はEarly 擬似雑音系列側の進相積分器、14はLate擬似雑
音系列側の遅相積分器、15は進相積分器13出力と遅相積
分器14出力を減算し位相差信号を出力する減算器、７は
前記位相差信号を入力し位相制御信号を出力する位相制
御信号器、８は前記位相制御器７により位相制御され
て、乗算器２、３に供給するEarly およびLate擬似雑音
系列を発生する擬似雑音系列発生器、９は乗算器２に供
給されるEarly 擬似雑音系列を１／２チップ遅延し、乗
算器１でベースバンド信号に乗算するPunctual擬似雑音
系列を作成するＴC ／２（１／２チップ）遅延器、10は
乗算器１で乗算された信号を積分し、かつ同期保持状態
でベースバンド信号を逆拡散した情報信号を出力するス
ライディング相関部積分器である。11は一般に同期捕捉
方式として良く用いられるスライディング相関器の一部
を示すスライディング相関部であり、12は一般に同期保
持方式として良く用いられるＤＬＬ（遅延ロックルー
プ）部である。ここでチップとは情報信号の単位である
ビットに対する擬似雑音系列の単位である。
装置について説明を行う。図５は従来の同期保持装置の
一般的なブロック図である。図５において、１はベース
バンド信号とPunctual擬似雑音系列とを１／２チップず
つ乗算する第１の乗算器、２はベースバンド信号とPunc
tual擬似雑音系列より１／２チップだけ進んでいる位相
のEarly 擬似雑音系列とを１／２チップずつ乗算する第
２の乗算器、３はベースバンド信号とPunctual擬似雑音
系列より１／２チップだけ遅れている位相のLate擬似雑
音系列とを１／２チップずつ乗算する第３の乗算器、13
はEarly 擬似雑音系列側の進相積分器、14はLate擬似雑
音系列側の遅相積分器、15は進相積分器13出力と遅相積
分器14出力を減算し位相差信号を出力する減算器、７は
前記位相差信号を入力し位相制御信号を出力する位相制
御信号器、８は前記位相制御器７により位相制御され
て、乗算器２、３に供給するEarly およびLate擬似雑音
系列を発生する擬似雑音系列発生器、９は乗算器２に供
給されるEarly 擬似雑音系列を１／２チップ遅延し、乗
算器１でベースバンド信号に乗算するPunctual擬似雑音
系列を作成するＴC ／２（１／２チップ）遅延器、10は
乗算器１で乗算された信号を積分し、かつ同期保持状態
でベースバンド信号を逆拡散した情報信号を出力するス
ライディング相関部積分器である。11は一般に同期捕捉
方式として良く用いられるスライディング相関器の一部
を示すスライディング相関部であり、12は一般に同期保
持方式として良く用いられるＤＬＬ（遅延ロックルー
プ）部である。ここでチップとは情報信号の単位である
ビットに対する擬似雑音系列の単位である。
【０００４】このように構成された従来の同期保持装置
において、以下その動作を説明する。従来の同期保持装
置では、ＤＬＬ部12において、乗算器２でベースバンド
信号と受信機側のPunctual擬似雑音系列より１／２チッ
プだけ進んでいる位相のEarly 擬似雑音系列との１／２
チップ毎の乗算を行い、進相積分器13でベースバンド信
号とEarly 擬似雑音系列との積分値（進相積分値；擬似
雑音系列１周期分）を出力する。同時に、乗算器３でベ
ースバンド信号と受信機側のPunctual擬似雑音系列より
１／２チップだけ遅れている位相のLate擬似雑音系列と
の１／２チップ毎の乗算を行い、遅相積分器14でベース
バンド信号とLate擬似雑音系列との積分値（遅相積分
値；擬似雑音系列１周期分）を出力する。そして、減算
器15で進相積分値と遅相積分値とを逆相加算することに
より位相比較を行って位相差信号を発生し、この位相差
信号により位相制御器７で位相制御信号を発生させ、擬
似雑音系列発生器８の位相制御を行う。また、スライデ
ィング送関部11において、乗算器１でベースバンド信号
とＴC ／２遅延器９によりEarly 擬似雑音系列の位相を
ＴC ／２（１／２チップ）遅らせた受信機側のPunctual
擬似雑音系列との１／２チップ毎の乗算を行い、スライ
ディング相関部積分器10で同期保持の際にベースバンド
信号を逆拡散した情報信号を出力する。
において、以下その動作を説明する。従来の同期保持装
置では、ＤＬＬ部12において、乗算器２でベースバンド
信号と受信機側のPunctual擬似雑音系列より１／２チッ
プだけ進んでいる位相のEarly 擬似雑音系列との１／２
チップ毎の乗算を行い、進相積分器13でベースバンド信
号とEarly 擬似雑音系列との積分値（進相積分値；擬似
雑音系列１周期分）を出力する。同時に、乗算器３でベ
ースバンド信号と受信機側のPunctual擬似雑音系列より
１／２チップだけ遅れている位相のLate擬似雑音系列と
の１／２チップ毎の乗算を行い、遅相積分器14でベース
バンド信号とLate擬似雑音系列との積分値（遅相積分
値；擬似雑音系列１周期分）を出力する。そして、減算
器15で進相積分値と遅相積分値とを逆相加算することに
より位相比較を行って位相差信号を発生し、この位相差
信号により位相制御器７で位相制御信号を発生させ、擬
似雑音系列発生器８の位相制御を行う。また、スライデ
ィング送関部11において、乗算器１でベースバンド信号
とＴC ／２遅延器９によりEarly 擬似雑音系列の位相を
ＴC ／２（１／２チップ）遅らせた受信機側のPunctual
擬似雑音系列との１／２チップ毎の乗算を行い、スライ
ディング相関部積分器10で同期保持の際にベースバンド
信号を逆拡散した情報信号を出力する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の同期保持装置のＤＬＬ部12の相関部では、進相
データａｉと進相データｂｉをそれぞれ進相積分器13と
遅相積分器14で積分してΣａｉ，Σｂｉを得、減算器15
で逆相加算してΣａｉ−Σｂｉ＝Σ（ａｉ−ｂｉ）を出
力していた。このとき、減算器15出力は（１）式のよう
になり、ａｉ＝ｂｉの場合の積分が無駄となって効率的
ではなかった。さらに積分器は２つ必要となり、小型
化、ローコスト化に問題があった。
た従来の同期保持装置のＤＬＬ部12の相関部では、進相
データａｉと進相データｂｉをそれぞれ進相積分器13と
遅相積分器14で積分してΣａｉ，Σｂｉを得、減算器15
で逆相加算してΣａｉ−Σｂｉ＝Σ（ａｉ−ｂｉ）を出
力していた。このとき、減算器15出力は（１）式のよう
になり、ａｉ＝ｂｉの場合の積分が無駄となって効率的
ではなかった。さらに積分器は２つ必要となり、小型
化、ローコスト化に問題があった。
【０００６】
【数１】
【０００７】本発明は上記問題を解決するものでａｉ＝
ｂｉの場合を積分せずに効率的に同様の結果を得るよう
に同期保持装置のＤＬＬ部の相関部を構成し、かつ従来
の同期保持装置のＤＬＬ部の相関部では２つの積分器で
構成していたものを、１つのアップ／ダウンカウンタで
構成することにより、効率的でかつ小型化、ローコスト
化が可能な同期保持装置を提供することを目的としてい
る。
ｂｉの場合を積分せずに効率的に同様の結果を得るよう
に同期保持装置のＤＬＬ部の相関部を構成し、かつ従来
の同期保持装置のＤＬＬ部の相関部では２つの積分器で
構成していたものを、１つのアップ／ダウンカウンタで
構成することにより、効率的でかつ小型化、ローコスト
化が可能な同期保持装置を提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の同期保持装置は従来２つの積分器で構成さ
れていた同期保持装置のＤＬＬ部の相関部を、１つの積
分器であるアップ／ダウンカウンタで構成したものであ
る。すなわち、ベースバンド信号とPunctual擬似雑音系
列より１／２チップだけ進んでいる位相のEarly 擬似雑
音系列とを１／２チップずつ第２の乗算器で乗算して進
相データａｉを出力し、ベースバンド信号とPunctual擬
似雑音系列より１／２チップだけ遅れている位相のLate
擬似雑音系列とを１／２チップずつ第３の乗算器で乗導
して遅相データｂｉを出力し、進相データａｉと遅相デ
ータｂｉを加算器で加算し、この加算器出力を進相デー
タまたは遅相データをアップ／ダウン制御信号としてア
ップ／ダウンカウンタでアップ／ダウンカウントするこ
とにより、進相データａｉと遅相データｂｉを減算器で
逆相加算してａｉ−ｂｉを出力しａｉ≠ｂｉの場合での
みａｉ−ｂｉを積分する積分器のようにこのアップダウ
ンカウンタを動作させ、さらに、アップ／ダウンカウン
タ出力のカウント値と逆拡散された情報信号を乗算した
位相差信号から得た位相制御信号により擬似雑音系列発
生器を位相制御し、それぞれの擬似雑音系列を得るよう
にしたものである。
に、本発明の同期保持装置は従来２つの積分器で構成さ
れていた同期保持装置のＤＬＬ部の相関部を、１つの積
分器であるアップ／ダウンカウンタで構成したものであ
る。すなわち、ベースバンド信号とPunctual擬似雑音系
列より１／２チップだけ進んでいる位相のEarly 擬似雑
音系列とを１／２チップずつ第２の乗算器で乗算して進
相データａｉを出力し、ベースバンド信号とPunctual擬
似雑音系列より１／２チップだけ遅れている位相のLate
擬似雑音系列とを１／２チップずつ第３の乗算器で乗導
して遅相データｂｉを出力し、進相データａｉと遅相デ
ータｂｉを加算器で加算し、この加算器出力を進相デー
タまたは遅相データをアップ／ダウン制御信号としてア
ップ／ダウンカウンタでアップ／ダウンカウントするこ
とにより、進相データａｉと遅相データｂｉを減算器で
逆相加算してａｉ−ｂｉを出力しａｉ≠ｂｉの場合での
みａｉ−ｂｉを積分する積分器のようにこのアップダウ
ンカウンタを動作させ、さらに、アップ／ダウンカウン
タ出力のカウント値と逆拡散された情報信号を乗算した
位相差信号から得た位相制御信号により擬似雑音系列発
生器を位相制御し、それぞれの擬似雑音系列を得るよう
にしたものである。
【０００９】
【作用】本発明は上記した構成により、従来の同期保持
装置のＤＬＬ部の相関部では非効率的な積分がなされて
いたのに対し、本発明の同期保持装置のＤＬＬ部の相関
部では効率的な積分が実現できる。さらに、従来の同期
保持装置のＤＬＬ部の相関部では２つの積分器が必要で
あったのに対し、本発明の同期保持装置のＤＬＬ部の相
関部では１つのアップ／ダウンカウンタで構成できる。
その結果、同期保持装置を小型化、ローコスト化するこ
とができる。
装置のＤＬＬ部の相関部では非効率的な積分がなされて
いたのに対し、本発明の同期保持装置のＤＬＬ部の相関
部では効率的な積分が実現できる。さらに、従来の同期
保持装置のＤＬＬ部の相関部では２つの積分器が必要で
あったのに対し、本発明の同期保持装置のＤＬＬ部の相
関部では１つのアップ／ダウンカウンタで構成できる。
その結果、同期保持装置を小型化、ローコスト化するこ
とができる。
【００１０】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本発明の一実施例の同期保
持装置を示すブロック図である。図１において、１は２
値化されたベースバンド信号とPunctual擬似雑音系列と
を１／２チップずつ乗算する第１の乗算器、２は２値化
されたベースバンド信号とPunctual擬似雑音系列より１
／２チップだけ進んでいる位相のEarly 擬似雑音系列と
を１／２チップずつ乗算する第２の乗算器、３は２値化
されたベースバンド信号とPunctual擬似雑音系列より１
／２チップだけ遅れている位相のLate擬似雑音系列とを
１／２チップずつ乗算する第３の乗算器である。５は乗
算器２出力の進相データａｉと乗算器３出力の遅相デー
タｂｉを加算する加算器、６は乗算器３の進相データｂ
ｉをアップ／ダウン制御信号として加算器５出力をアッ
プ／ダウンカウントするアップ／ダウンカウンタであ
る。４はスライディング相関部積分器10の出力とアップ
ダウンカウンタ６の出力とから位相差信号を出力する第
４の乗算器であり、スライディング相関部積分器10は従
来のものと同様に乗算器１出力を積分しかつ同期保持状
態でベースバンド信号を逆拡散した情報信号を出力す
る。７は乗算器４出力の位相差信号が入力される位相制
御器、８は位相制御器７出力の位相制御信号が入力され
てEarly およびLate擬似雑音系列を発生する擬似雑音系
列発生器、９はEarly 擬似雑音系列を１／２チップ遅延
させてPunctual擬似雑音系列を作成するＴC ／２（１／
２チップ）遅延器である。11は一般に同期捕捉方式とし
て良く用いられるスライディング相関器の一部を構成す
るスライディング相関部を示し、12は一般に同期保持方
式として良く用いられるＤＬＬ部を示す。
照しながら説明する。図１は本発明の一実施例の同期保
持装置を示すブロック図である。図１において、１は２
値化されたベースバンド信号とPunctual擬似雑音系列と
を１／２チップずつ乗算する第１の乗算器、２は２値化
されたベースバンド信号とPunctual擬似雑音系列より１
／２チップだけ進んでいる位相のEarly 擬似雑音系列と
を１／２チップずつ乗算する第２の乗算器、３は２値化
されたベースバンド信号とPunctual擬似雑音系列より１
／２チップだけ遅れている位相のLate擬似雑音系列とを
１／２チップずつ乗算する第３の乗算器である。５は乗
算器２出力の進相データａｉと乗算器３出力の遅相デー
タｂｉを加算する加算器、６は乗算器３の進相データｂ
ｉをアップ／ダウン制御信号として加算器５出力をアッ
プ／ダウンカウントするアップ／ダウンカウンタであ
る。４はスライディング相関部積分器10の出力とアップ
ダウンカウンタ６の出力とから位相差信号を出力する第
４の乗算器であり、スライディング相関部積分器10は従
来のものと同様に乗算器１出力を積分しかつ同期保持状
態でベースバンド信号を逆拡散した情報信号を出力す
る。７は乗算器４出力の位相差信号が入力される位相制
御器、８は位相制御器７出力の位相制御信号が入力され
てEarly およびLate擬似雑音系列を発生する擬似雑音系
列発生器、９はEarly 擬似雑音系列を１／２チップ遅延
させてPunctual擬似雑音系列を作成するＴC ／２（１／
２チップ）遅延器である。11は一般に同期捕捉方式とし
て良く用いられるスライディング相関器の一部を構成す
るスライディング相関部を示し、12は一般に同期保持方
式として良く用いられるＤＬＬ部を示す。
【００１１】このように構成された同期保持装置につい
て、以下その動作を説明する。ここでは、例として７チ
ップ長の擬似雑音系列を考える。スライディング相関部
11において、乗算器１で２値化されたベースバンド信号
と受信機側のPunctual擬似雑音系列との１／２チップ毎
の乗算を行い、スライディング相関部積分器10で同期保
持の際に２値化されたベースバンド信号を逆拡散した情
報信号を出力する。ここで、スライディング相関部積分
器10をアップカウンタにより構成すると、そのカウント
値の最大値は１／２チップ単位で考えると、（７チッ
プ）＊２＝14となる。そこで、カウント値が８以上のと
き逆拡散された情報信号は１、７以下のとき逆拡散され
た情報信号は０と判断することにする。
て、以下その動作を説明する。ここでは、例として７チ
ップ長の擬似雑音系列を考える。スライディング相関部
11において、乗算器１で２値化されたベースバンド信号
と受信機側のPunctual擬似雑音系列との１／２チップ毎
の乗算を行い、スライディング相関部積分器10で同期保
持の際に２値化されたベースバンド信号を逆拡散した情
報信号を出力する。ここで、スライディング相関部積分
器10をアップカウンタにより構成すると、そのカウント
値の最大値は１／２チップ単位で考えると、（７チッ
プ）＊２＝14となる。そこで、カウント値が８以上のと
き逆拡散された情報信号は１、７以下のとき逆拡散され
た情報信号は０と判断することにする。
【００１２】ＤＬＬ部12において、乗算器２で２値化さ
れたベースバンド信号と受信機側のPunctual擬似雑音系
列より１／２チップだけ進んでいる位相のEarly 擬似雑
音系列との１／２チップ毎の乗算を行って進相データを
出力し、同時に乗算器３で２値化されたベースバンド信
号と受信機側のPunctual擬似雑音系列より１／２チップ
だけ遅れている位相のLate擬似雑音系列との１／２チッ
プ毎の乗算を行って遅相データを出力する。
れたベースバンド信号と受信機側のPunctual擬似雑音系
列より１／２チップだけ進んでいる位相のEarly 擬似雑
音系列との１／２チップ毎の乗算を行って進相データを
出力し、同時に乗算器３で２値化されたベースバンド信
号と受信機側のPunctual擬似雑音系列より１／２チップ
だけ遅れている位相のLate擬似雑音系列との１／２チッ
プ毎の乗算を行って遅相データを出力する。
【００１３】ここで、ＤＬＬ部12の相関部（図１の２、
３、５、６）を考える。従来の同期保持装置のＤＬＬ部
の相関部（図２の２、３、13、14、15）は、進相データ
ａｉと遅相データｂｉをそれぞれ進相積分器13と遅相積
分器14で積分し、この積分値Σａｉ，Σｂｉを減算器15
で逆相加算してΣａｉ−Σｂｉ＝Σ（ａｉ−ｂｉ）を出
力していたが、（１）式のようになり、進相積分器13と
遅相積分器14はａｉ＝ｂｉの場合も積分しているため、
効率的でなかった。
３、５、６）を考える。従来の同期保持装置のＤＬＬ部
の相関部（図２の２、３、13、14、15）は、進相データ
ａｉと遅相データｂｉをそれぞれ進相積分器13と遅相積
分器14で積分し、この積分値Σａｉ，Σｂｉを減算器15
で逆相加算してΣａｉ−Σｂｉ＝Σ（ａｉ−ｂｉ）を出
力していたが、（１）式のようになり、進相積分器13と
遅相積分器14はａｉ＝ｂｉの場合も積分しているため、
効率的でなかった。
【００１４】しかし、本実施例ではａｉ＝ｂｉの場合を
積分せずに効率的に同様の結果を得るように同期保持装
置のＤＬＬ部の相関部を構成している。すなわち、加算
器５で遅相データと進相データを加算し、その出力をア
ップ／ダウンカウンタ６のクロックとして用いる。さら
に、遅相データをアップ／ダウンカウンタ６のアップ／
ダウン制御信号として用いる。その結果、アップダウン
カウンタ６の出力と、スライディング相関部積分器10出
力の逆拡散された情報信号を乗算器４で乗算することに
より、位相差信号が得られる。この位相差信号により位
相制御器７で位相制御信号を発生させ、擬似雑音系列発
生器８の位相制御を行う。また、ＴC ／２遅延器９はEa
rly 擬似雑音系列の位相をＴC ／２（１／２チップ）遅
らせる。ここで、アップダウン制御信号として、遅相デ
ータの代りに進相データを使用することも可能である。
積分せずに効率的に同様の結果を得るように同期保持装
置のＤＬＬ部の相関部を構成している。すなわち、加算
器５で遅相データと進相データを加算し、その出力をア
ップ／ダウンカウンタ６のクロックとして用いる。さら
に、遅相データをアップ／ダウンカウンタ６のアップ／
ダウン制御信号として用いる。その結果、アップダウン
カウンタ６の出力と、スライディング相関部積分器10出
力の逆拡散された情報信号を乗算器４で乗算することに
より、位相差信号が得られる。この位相差信号により位
相制御器７で位相制御信号を発生させ、擬似雑音系列発
生器８の位相制御を行う。また、ＴC ／２遅延器９はEa
rly 擬似雑音系列の位相をＴC ／２（１／２チップ）遅
らせる。ここで、アップダウン制御信号として、遅相デ
ータの代りに進相データを使用することも可能である。
【００１５】図２は同期保持状態におけるＤＬＬ部12の
動作説明図である。以下の説明では図２に沿って説明す
る。まず、（ａ，２値化されたベースバンド信号）と
（ｂ，Punctual擬似雑音系列）を乗算器１で１／２チッ
プ毎に乗算すると、（ｃ，乗算器１出力）となる。した
がって、スライディング相関部積分器10のアップカウン
タ出力のカウント値は、受信した情報信号が１のとき1
4、受信した情報信号が０のとき０となり、逆拡散され
た情報信号は（ｄ，スライディング相関部積分器10出力
の逆拡散された情報信号）となる。（ａ，２値化された
ベースバンド信号）と（ｅ，Early 擬似雑音系列）を乗
算器２で１／２チップ毎２乗算すると、（ｆ，乗算器２
出力の進相データ）となる。（ａ，２値化されたベース
バンド信号）と（ｇ，Late擬似雑音系列）を乗算器３で
１／２チップ毎に乗算すると、（ｈ，乗算器３出力の遅
相データ）となる。（ｆ，乗算器２出力の進相データ）
と（ｈ，乗算器３出力の遅相データ）を加算器５で１／
２チップ毎に加算すると、（ｉ，加算器５出力）とな
る。（ｈ，乗算器３出力の遅相データ）をアップ／ダウ
ン制御信号（ｉ，加算器５出力）をクロックとしてアッ
プ／ダウンカウンタ６に入力すると、アップ／ダウンカ
ウンタ６は（ｊ，アップ／ダウンカウンタ６のカウン
ト）のように動作する。擬似雑音系列１周期毎にアップ
／ダウンカウンタ６をクリアすると、クリア直前のアッ
プ／ダウンカウンタ６のカウント値は０となり、その値
は（ｋ，アップ／ダウンカウンタ６の出力）となる。こ
の場合、位相差信号は０となり、擬似雑音系列発生器８
の位相制御を行う必要はない。
動作説明図である。以下の説明では図２に沿って説明す
る。まず、（ａ，２値化されたベースバンド信号）と
（ｂ，Punctual擬似雑音系列）を乗算器１で１／２チッ
プ毎に乗算すると、（ｃ，乗算器１出力）となる。した
がって、スライディング相関部積分器10のアップカウン
タ出力のカウント値は、受信した情報信号が１のとき1
4、受信した情報信号が０のとき０となり、逆拡散され
た情報信号は（ｄ，スライディング相関部積分器10出力
の逆拡散された情報信号）となる。（ａ，２値化された
ベースバンド信号）と（ｅ，Early 擬似雑音系列）を乗
算器２で１／２チップ毎２乗算すると、（ｆ，乗算器２
出力の進相データ）となる。（ａ，２値化されたベース
バンド信号）と（ｇ，Late擬似雑音系列）を乗算器３で
１／２チップ毎に乗算すると、（ｈ，乗算器３出力の遅
相データ）となる。（ｆ，乗算器２出力の進相データ）
と（ｈ，乗算器３出力の遅相データ）を加算器５で１／
２チップ毎に加算すると、（ｉ，加算器５出力）とな
る。（ｈ，乗算器３出力の遅相データ）をアップ／ダウ
ン制御信号（ｉ，加算器５出力）をクロックとしてアッ
プ／ダウンカウンタ６に入力すると、アップ／ダウンカ
ウンタ６は（ｊ，アップ／ダウンカウンタ６のカウン
ト）のように動作する。擬似雑音系列１周期毎にアップ
／ダウンカウンタ６をクリアすると、クリア直前のアッ
プ／ダウンカウンタ６のカウント値は０となり、その値
は（ｋ，アップ／ダウンカウンタ６の出力）となる。こ
の場合、位相差信号は０となり、擬似雑音系列発生器８
の位相制御を行う必要はない。
【００１６】図３は（ａ，２値化されたベースバンド信
号）が（ｂ，Punctual擬似雑音系列）より１／２チップ
だけ進んでいる状態のＤＬＬ部12の動作説明図である。
以下の説明では図３に沿って説明する。まず、（ａ，２
値化されたベースバンド信号）と（ｂ，Punctual擬似雑
音系列）を乗算器１で１／２チップ毎に乗算すると、
（ｃ，乗算器１出力）となる。したがって、スライディ
ング相関部積分器10のアップカウンタ出力のカウント値
は、受信した情報信号が１のとき９、受信した情報信号
が０のとき５となり、逆拡散された情報信号は（ｄ，ス
ライディング相関部積分器10出力の逆拡散された情報信
号）となる。（ａ，２値化されたベースバンド信号）と
（ｅ，Early 擬似雑音系列）を乗算器２で１／２チップ
毎に乗算すると（ｆ，乗算器２出力の進相データ）とな
る。（ａ，２値化されたベースバンド信号）と（ｇ，La
te擬似雑音系列）を乗算器３で１／２チップ毎に乗算す
ると、（ｈ，乗算器３出力の遅相データ）となる。
（ｆ，乗算器２出力の進相データ）と（ｈ，乗算器３出
力の遅相データ）を加算器５で１／２チップ毎に加算す
ると、（ｉ，加算器５出力）となる。（ｈ，乗算器３出
力の遅相データ）をアップ／ダウン制御信号、（ｉ，加
算器５出力）をクロックとしてアップ／ダウンカウンタ
６に入力すると、アップ／ダウンカウンタ６は（ｊ，ア
ップ／ダウンカウンタ６のカウント）のように動作す
る。擬似雑音系列１周期毎にアップ／ダウンカウンタ６
をクリアすると、クリア直前のアップ／ダウンカウンタ
６のカウント値は、逆拡散された情報信号が１のとき８
アップカウント、逆拡散された情報信号が０のとき８ダ
ウンカウントとなり、その値は（ｋ，アップ／ダウンカ
ウンタ６の出力）となる。そして、（ｋ，アップ／ダウ
ンカウンタ６の出力）と逆拡散された情報信号を乗算器
４で乗算すると、乗算器４出力は逆拡散された情報信号
によらず８アップカウントの位相差信号となる。位相制
御器７で、入力がアップカウントの場合位相を遅らす方
向の位相制御信号、ダウンカウントの場合位相を進める
方向の位相制御信号を出力するとすると、擬似雑音系列
発生器８出力の擬似雑音系列の位相は次第に遅れ、図２
のような同期保持状態に収束する。
号）が（ｂ，Punctual擬似雑音系列）より１／２チップ
だけ進んでいる状態のＤＬＬ部12の動作説明図である。
以下の説明では図３に沿って説明する。まず、（ａ，２
値化されたベースバンド信号）と（ｂ，Punctual擬似雑
音系列）を乗算器１で１／２チップ毎に乗算すると、
（ｃ，乗算器１出力）となる。したがって、スライディ
ング相関部積分器10のアップカウンタ出力のカウント値
は、受信した情報信号が１のとき９、受信した情報信号
が０のとき５となり、逆拡散された情報信号は（ｄ，ス
ライディング相関部積分器10出力の逆拡散された情報信
号）となる。（ａ，２値化されたベースバンド信号）と
（ｅ，Early 擬似雑音系列）を乗算器２で１／２チップ
毎に乗算すると（ｆ，乗算器２出力の進相データ）とな
る。（ａ，２値化されたベースバンド信号）と（ｇ，La
te擬似雑音系列）を乗算器３で１／２チップ毎に乗算す
ると、（ｈ，乗算器３出力の遅相データ）となる。
（ｆ，乗算器２出力の進相データ）と（ｈ，乗算器３出
力の遅相データ）を加算器５で１／２チップ毎に加算す
ると、（ｉ，加算器５出力）となる。（ｈ，乗算器３出
力の遅相データ）をアップ／ダウン制御信号、（ｉ，加
算器５出力）をクロックとしてアップ／ダウンカウンタ
６に入力すると、アップ／ダウンカウンタ６は（ｊ，ア
ップ／ダウンカウンタ６のカウント）のように動作す
る。擬似雑音系列１周期毎にアップ／ダウンカウンタ６
をクリアすると、クリア直前のアップ／ダウンカウンタ
６のカウント値は、逆拡散された情報信号が１のとき８
アップカウント、逆拡散された情報信号が０のとき８ダ
ウンカウントとなり、その値は（ｋ，アップ／ダウンカ
ウンタ６の出力）となる。そして、（ｋ，アップ／ダウ
ンカウンタ６の出力）と逆拡散された情報信号を乗算器
４で乗算すると、乗算器４出力は逆拡散された情報信号
によらず８アップカウントの位相差信号となる。位相制
御器７で、入力がアップカウントの場合位相を遅らす方
向の位相制御信号、ダウンカウントの場合位相を進める
方向の位相制御信号を出力するとすると、擬似雑音系列
発生器８出力の擬似雑音系列の位相は次第に遅れ、図２
のような同期保持状態に収束する。
【００１７】図４は（ａ，２値化されたベースバンド信
号）が（ｂ，Punctual擬似雑音系列）より１／２チップ
だけ遅れている状態のＤＬＬ部12の動作説明図である。
以下の説明では図４に沿って説明する。ます、（ａ，２
値化されたベースバンド信号）と（ｂ，Punctual擬似雑
音系列）を乗算器１で１／２チップ毎に乗算すると、
（ｃ，乗算器１出力）となる。したがって、スライディ
ング相関部積分器10のアップダウンカウンタ出力のカウ
ント値は、受信した情報信号が１のとき９、受信した情
報信号が０のとき５となり、逆拡散された情報信号は
（ｄ，スライディング相関部積分器10出力の逆拡散され
た情報信号）となる。（ａ，２値化されたベースバンド
信号）と（ｅ，Early 擬似雑音系列）を乗算器２で１／
２チップ毎に乗算すると、（ｆ，乗算器２出力の進相デ
ータ）となる。（ａ，２値化されたベースバンド信号）
と（ｇ，Late擬似雑音系列）を乗算器３で１／２チップ
毎に乗算すると、（ｈ，乗算器３出力の遅相データ）と
なる。（ｆ，乗算器２出力の進相データ）と（ｈ，乗算
器３出力の遅相データ）を加算器５で１／２チップ毎に
加算すると、（ｉ，加算器５出力）となる。（ｈ，乗算
器３出力の遅相データ）をアップ／ダウン制御信号、
（ｉ，加算器５出力）をクロックとしてアップ／ダウン
カウンタ６に入力すると、アップ／ダウンカウンタ６は
（ｊ，アップ／ダウンカウンタ６のカウント）のように
動作する。擬似雑音系列１周期毎にアップ／ダウンカウ
ンタ６をクリアすると、クリア直前のアップ／ダウンカ
ウンタ６のカウンタ値は、逆拡散された情報信号が１の
とき８ダウンカウンタ、逆拡散された情報信号が０のと
き８アップカウントとなり、その値は（ｋ，アップ／ダ
ウンカウンタ６の出力）となる。そして、（ｋ，アップ
／ダウンカウンタ６の出力）と逆拡散された情報信号を
乗算器４で乗算すると、乗算器４出力は逆拡散された情
報信号によらず８ダウンカウントの位相差信号となる。
位相制御器７で、入力がアップカウントの場合位相を遅
らす方向の位相制御信号、ダウンカウントの場合位相を
進める方向の位相制御信号を出力するとすると、擬似雑
音系列発生器８出力の擬似雑音系列の位相は次第に進
み、図２のような同期保持状態に収束する。
号）が（ｂ，Punctual擬似雑音系列）より１／２チップ
だけ遅れている状態のＤＬＬ部12の動作説明図である。
以下の説明では図４に沿って説明する。ます、（ａ，２
値化されたベースバンド信号）と（ｂ，Punctual擬似雑
音系列）を乗算器１で１／２チップ毎に乗算すると、
（ｃ，乗算器１出力）となる。したがって、スライディ
ング相関部積分器10のアップダウンカウンタ出力のカウ
ント値は、受信した情報信号が１のとき９、受信した情
報信号が０のとき５となり、逆拡散された情報信号は
（ｄ，スライディング相関部積分器10出力の逆拡散され
た情報信号）となる。（ａ，２値化されたベースバンド
信号）と（ｅ，Early 擬似雑音系列）を乗算器２で１／
２チップ毎に乗算すると、（ｆ，乗算器２出力の進相デ
ータ）となる。（ａ，２値化されたベースバンド信号）
と（ｇ，Late擬似雑音系列）を乗算器３で１／２チップ
毎に乗算すると、（ｈ，乗算器３出力の遅相データ）と
なる。（ｆ，乗算器２出力の進相データ）と（ｈ，乗算
器３出力の遅相データ）を加算器５で１／２チップ毎に
加算すると、（ｉ，加算器５出力）となる。（ｈ，乗算
器３出力の遅相データ）をアップ／ダウン制御信号、
（ｉ，加算器５出力）をクロックとしてアップ／ダウン
カウンタ６に入力すると、アップ／ダウンカウンタ６は
（ｊ，アップ／ダウンカウンタ６のカウント）のように
動作する。擬似雑音系列１周期毎にアップ／ダウンカウ
ンタ６をクリアすると、クリア直前のアップ／ダウンカ
ウンタ６のカウンタ値は、逆拡散された情報信号が１の
とき８ダウンカウンタ、逆拡散された情報信号が０のと
き８アップカウントとなり、その値は（ｋ，アップ／ダ
ウンカウンタ６の出力）となる。そして、（ｋ，アップ
／ダウンカウンタ６の出力）と逆拡散された情報信号を
乗算器４で乗算すると、乗算器４出力は逆拡散された情
報信号によらず８ダウンカウントの位相差信号となる。
位相制御器７で、入力がアップカウントの場合位相を遅
らす方向の位相制御信号、ダウンカウントの場合位相を
進める方向の位相制御信号を出力するとすると、擬似雑
音系列発生器８出力の擬似雑音系列の位相は次第に進
み、図２のような同期保持状態に収束する。
【００１８】
【発明の効果】以上のように本発明によれば、従来のＤ
ＬＬ部では２つの積分器で構成されていたものを、１つ
のアップダウンカウンタで効率的に構成することができ
る。その結果、同期保持装置を小型化、ローコスト化す
ることが可能な同期保持装置を提供することができる。
ＬＬ部では２つの積分器で構成されていたものを、１つ
のアップダウンカウンタで効率的に構成することができ
る。その結果、同期保持装置を小型化、ローコスト化す
ることが可能な同期保持装置を提供することができる。
【図１】本発明の一実施例における同期保持装置の回路
構成を示すブロック図
構成を示すブロック図
【図２】本発明の一実施例の同期保持装置の動作を説明
する図
する図
【図３】本発明の一実施例の同期保持装置において２値
化されたベースバンド信号がPunctual擬似雑音系列より
１／２チップだけ進んでいる状態の動作を説明する図
化されたベースバンド信号がPunctual擬似雑音系列より
１／２チップだけ進んでいる状態の動作を説明する図
【図４】本発明の一実施例の同期保持装置において２値
化されたベースバンド信号がPunctual擬似雑音系列より
１／２チップだけ遅れている状態の動作を説明する図
化されたベースバンド信号がPunctual擬似雑音系列より
１／２チップだけ遅れている状態の動作を説明する図
【図５】従来の同期保持装置の回路構成を示すブロック
図
図
１〜４ 第１〜第４の乗算器 ５ 加算器 ６ アップ／ダウンカウンタ ７ 位相制御器 ８ 擬似雑音系列発生器 ９ ＴC ／２遅延器 10 スライディング相関部積分器 11 スライディング相関部 12 ＤＬＬ部
Claims (1)
- 【請求項１】 スペクトル拡散（ＳＳ）方式の同期保持
装置であって、スライディング相関部に、ベースバンド
信号とPunctual擬似雑音系列とを乗算する第１の乗算器
と、この第１の乗算器で乗算された信号を積分し、かつ
同期保持状態で出力としてベースバンド信号を逆拡散し
た情報信号をもつスライディング相関部積分器とを設
け、ＤＬＬ（遅延ロックループ）部に、ベースバンド信
号とPunctual擬似雑音系列より１／２チップだけ進んで
いる位相のEarly 擬似雑音系列とを乗算し進相データを
出力する第２の乗算器と、ベースバンド信号と擬似雑音
系列より１／２チップだけ遅れている位相のLate擬似雑
音系列とを乗算し遅相データを出力する第３の乗算器
と、進相データと遅相データを加算しその加算された値
を出力する加算器と、加算器出力を進相データまたは遅
相データをアップ／ダウン制御信号としてアップ／ダウ
ンカウントしそのカウント値を出力するアップ／ダウン
カウンタと、アップダウンカウンタ出力のカウント値と
逆拡散された情報信号を乗算し位相差信号を出力する第
４の乗算器と、位相差信号を入力し位相制御信号を出力
する位相制御器と、位相制御信号により位相制御が可能
でEarlyおよびLate擬似雑音系列を発生する擬似雑音系
列発生器と、擬似雑音系列発生器出力からFunctual擬似
雑音系列を作成するＴC ／２遅延器とを設けた同期保持
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188510A JPH0637736A (ja) | 1992-07-16 | 1992-07-16 | 同期保持装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188510A JPH0637736A (ja) | 1992-07-16 | 1992-07-16 | 同期保持装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637736A true JPH0637736A (ja) | 1994-02-10 |
Family
ID=16224987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188510A Pending JPH0637736A (ja) | 1992-07-16 | 1992-07-16 | 同期保持装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637736A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990000812A1 (en) * | 1988-07-08 | 1990-01-25 | Engelsberg Audrey C | Removal of surface contaminants by irradiation from a high-energy source |
| US6222834B1 (en) | 1997-05-07 | 2001-04-24 | Nec Corporation | Spread spectrum communication receiver |
-
1992
- 1992-07-16 JP JP4188510A patent/JPH0637736A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990000812A1 (en) * | 1988-07-08 | 1990-01-25 | Engelsberg Audrey C | Removal of surface contaminants by irradiation from a high-energy source |
| US6222834B1 (en) | 1997-05-07 | 2001-04-24 | Nec Corporation | Spread spectrum communication receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3105786B2 (ja) | 移動体通信受信機 | |
| EP1075089B1 (en) | Correlation detector and communication apparatus | |
| EP1082819B1 (en) | Combining sub-chip resolution samples in fingers of a spread-spectrum rake receiver | |
| EP0772928B1 (en) | Spread spectrum interference canceler system and method | |
| JPH09321667A (ja) | Ｃｄｍａ通信システム用受信機 | |
| Wilde | Extended tracking range delay-locked loop | |
| JP2004507969A (ja) | レーキ受信機におけるマルチパス分解信号の追跡 | |
| US6487193B1 (en) | Path searched device and CDMA receiver with the same | |
| WO2001022608A1 (en) | Correlator | |
| JP2682493B2 (ja) | 受信装置 | |
| JP3523609B2 (ja) | 符号分割多元接続（ｃｄｍａ）コードタイミング追跡装置 | |
| JPH0637736A (ja) | 同期保持装置 | |
| EP0986185B1 (en) | Delay locked loop tracking for direct sequence spread spectrum signals | |
| JPH06235762A (ja) | 疑似雑音符号位相同期引き込み方法 | |
| JP3787557B2 (ja) | Ｃｄｍａ通信システムにおける初期コード同期獲得装置及びその方法 | |
| JP2001274728A (ja) | 受信装置 | |
| EP1117189B1 (en) | Method and apparatus for despreading CDMA signals | |
| KR950007434B1 (ko) | 디지탈 얼리-레이트 트래킹 루프회로 | |
| EP1325564A2 (en) | Method and system for estimating frequency offset and phase rotation correction in cdma systems | |
| JP4245788B2 (ja) | 複素系列信号におけるスロットタイミング検出方法 | |
| JP3030230B2 (ja) | 拡散通信システムの受信装置 | |
| JPH1198116A (ja) | Ｃｄｍａ通信システム用受信装置 | |
| JPH1056402A (ja) | 同期追従装置 | |
| USRE40716E1 (en) | CDMA receiver with parallel interference suppression and optimized synchronization | |
| JP2000269861A (ja) | チップタイミング同期方法及びｄｌｌ回路 |