JPH0637741A - 同期伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】 データを同期伝送するクロック信号の異常を
確実に検出する。 【構成】 データを同期伝送するクロック信号の周波数
より高い周波数のサンプリングクロック信号を発生し、
このサンプリングクロック信号によって前記クロック信
号をシフトレジスタに取り込み、各ステージの出力が全
て高レベルまたは低レベルであった場合は異常検出信号
を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、クロック信号に同期し
てデータを送受する同期伝送装置に関するものである。

【０００２】

【従来の技術】クロック信号に同期してデータを送受す
る同期伝送装置を使用したシステムとして、例えばＮＣ
装置本体と機械側装置がある。このＮＣ装置本体は、キ
ーボードやディスプレイを備え、オペレータの指示に従
って内部のマイクロコンピュータが作動し、機械側装置
に必要なデータをクロック信号に同期して送信するもの
であり、機械側装置はＮＣ装置本体から伝送されてきた
データをクロック信号の立ち上がりまたは立ち下がりタ
イミングで取り込み、その取り込んだデータに従ってサ
ーボモータ等を作動させ、指示された機械加工等を行う
ものである。

【０００３】図６は、このような構成においてデータを
クロック信号に同期して伝送する同期伝送装置部の構成
を示すブロック図であり、ＮＣ本体装置側にはマイクロ
コンピュータ等で構成されるＣＰＵ１とシリアルインタ
フェース２が設けられている。また、機械側装置にも同
様にマイクロコンピュータ等で構成されるＣＰＵ３とシ
リアルインタフェース４とが設けられている。

【０００４】ＣＰＵ１，３はコマンドライン（ＣＭＤ
Ａ）５，（ＣＭＤＢ）６とアドレスバス（ＡＤＲＢＡ）
７，（ＡＤＲＢＢ）８およびデータバス（ＤＡＴＢＡ）
９，（ＤＡＴＢＢ）１０をそれぞれ備え、シリアルイン
タフェース２および４と接続されている。

【０００５】シリアルインタフェース２、４はクロック
信号ライン（ＣＬＫＡ）１１，（ＣＬＫＢ）１２とデー
タライン（ＤＡＴＡ）１３，（ＤＡＴＢ）１４によって
互いに接続され、それぞれコマンドライン（ＣＭＤＡ）
５，（ＣＭＤＢ）６から入力されるコマンドに従い、デ
ータバス（ＤＡＴＢＡ）９，（ＤＡＴＢＢ）１０から入
力されるデータを取り込んだ後、クロック信号ライン
（ＣＬＫＡ）１１，（ＣＬＫＢ）１２から所定周波数の
クロック信号を送出すると共に、そのクロック信号に同
期して、データライン（ＤＡＴＡ）１３，（ＤＡＴＢ）
１４からデータを相手側に送出する。

【０００６】相手側からクロック信号及びデータを受信
したシリアルインタフェース２、４は、クロック信号ラ
イン（ＣＬＫＡ）１１，（ＣＬＫＢ）１２のクロック信
号の立ち上がりまたは立ち下がりタイミングでデータを
取り込み、それぞれデータバス（ＤＡＴＢＡ）９，（Ｄ
ＡＴＢＢ）１０を通じてＣＰＵ１，３に入力する。

【０００７】図７は、クロック信号ライン（ＣＬＫＡ）
１１，（ＣＬＫＢ）１２とデータライン（ＤＡＴＡ）１
３，（ＤＡＴＢ）１４から送出されるクロック信号とデ
ータの波形を示すものであり、「１，０，１，０…」と
続くシリアル形式のデータをクロック信号に立ち下がり
タイミングで取り込む例を示している。

【０００８】なお、この図７においては同期式直列伝送
の場合の波形を示しているが、データを並列に伝送する
同期式並列伝送の場合もある。

【０００９】

【発明が解決しようとする課題】ところが、上記従来の
同期伝送装置部においては、クロック信号の異常を全く
監視していないため、クロック信号ライン（ＣＬＫＡ）
１１，（ＣＬＫＢ）１２が断線した場合、またはシリア
ルインタフェース２、４の異常動作によってクロック信
号が送信されなくなった場合、データは送信されている
にもかかわらず、この送信データが相手側に取り込まれ
なくなってしまい、装置の動作が停止したり、異常にな
るという問題点を有している。

【００１０】また、クロック信号の周期が突然に変化し
たり、変化しなくなった場合は、データとクロック信号
の同期が外れるため、シリアルインタフェース２，４が
誤ったデータを取り込んでしまい、装置が誤動作すると
いう問題点を有している。

【００１１】本発明は、クロック信号の異常を確実に検
出し、同期伝送されるデータを用いる装置の誤動作や異
常動作を防止することのできる同期伝送装置を提供する
ことを目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明における同期伝送装置は、データ同期用のク
ロック信号の周波数より高い周波数のサンプリングクロ
ック信号を発生するサンプリングクロック信号発生回路
と、該サンプリングクロック発生回路から発生されるサ
ンプリングクロック信号によって前記クロック信号を順
次取り込む所定ステージ数のシフトレジスタと、このシ
フトレジスタの各ステージの出力が全て高レベルまたは
低レベルであることを判定する判定回路と、この判定回
路の判定出力が所定のタイミングによってセットされ、
そのセット出力を前記クロック信号の異常検出信号とし
て出力するフリップフロップとから成るクロック信号監
視装置を設けたものである。

【００１３】

【作用】上記手段によれば、監視対象のクロック信号が
数周期にわたって変化しなくなった場合、シフトレジス
タの各ステージの出力が全て高レベルまたは低レベルに
なる。このため、判定回路からこのことを示す判定出力
が送出され、この判定出力によってフリップフロップが
セットされる。このフリップフロップのセット出力はク
ロック信号の異常検出信号として出力される。

【００１４】従って、この異常検出信号によってデータ
の送信を直ちに停止し、異常対策処理を行うことによ
り、誤動作や異常動作を防止することができる。

【００１５】

【実施例】以下、本発明の実施例について説明する。

【００１６】図１は、本発明に係る同期伝送装置の実施
例を示すブロック図であり、図６と同一部分は同一記号
で示し、その説明は省略する。

【００１７】図において、１５はクロック信号監視回路
であり、クロック信号ライン１１，１２のクロック信号
を監視するためのものである。このクロック信号監視回
路１５は、いずれかのラインのクロック信号の異常を検
出した場合には、その異常検出信号を割り込み信号ＩＮ
ＴとしてＣＰＵＡ１に入力する。ＣＰＵＡ１は割り込み
信号ＩＮＴが入力された場合、図示しないディスプレイ
装置の画面に異常が発生したことを表示してオペレータ
に通知すると共に、動力部の電源を切るなどの安全対策
処理を行う。

【００１８】図２は、クロック信号監視回路１５の詳細
構成を示す回路図であり、クロック信号ライン１１，１
２のクロック信号が端子ＴおよびＲから入力されてい
る。

【００１９】端子Ｔから入力されたクロック信号ライン
１１のクロック信号は送信用の検出ユニット１５０ａの
Ｄ端子に入力され、また端子Ｒから入力されたクロック
信号ライン１２のクロック信号は受信用の検出ユニット
１５０ｂのＤ端子に入力されている。

【００２０】一方、これらのクロック信号をサンプリン
グするために、クロック信号の周波数より高い周波数の
サンプリングクロック信号ＳＣＫ０を出力する発振器
（ＯＳＣ）１５１が設けられている。この発振器１５１
の発振周波数は、例えば、クロック信号ライン１１，１
２のクロック信号周波数を２ＭＨＺとすると、それより
も高い２０ＭＨＺに設定されている。

【００２１】この発振器１５１から出力されるサンプリ
ングクロック信号ＳＣＫ０は分周器（ＤＶＤ）１５２に
入力され、ここで例えば１／４の周波数の５ＭＨＺのサ
ンプリングクロック信号ＳＣＫ１に分周された後、検出
ユニット１５０ａ，１５０ｂの端子ＣＫに入力されると
共に、インバータ１５３で反転されてフリップフロップ
１５４のクロック端子（ＣＫ）に入力されている。

【００２２】フリップフロップ１５４のデータ入力
（Ｄ）には、検出ユニット１５０ａ，１５０ｂの端子Ｅ
から出力された判定出力信号の論理和信号がオアゲート
１５５から入力され、リセット入力（Ｒ）には、電源投
入後に抵抗１５６の抵抗値Ｒとコンデンサ１５７の容量
Ｃで決まる時定数相当の時間が経過するまでは“０”レ
ベルを維持しているシュミットトリガ回路１５８の出力
がリセット信号として入力されている。この場合、抵抗
１５６の抵抗値Ｒとコンデンサ１５７の容量Ｃで決まる
時定数は、電源投入後、検出ユニット１５０ａ，１５０
ｂに監視対象のクロック信号およびサンプリングクロッ
ク信号ＳＣＫ１が正常に入力され、これら検出ユニット
１５０ａ，１５０ｂが正常な動作状態になるのに必要な
時間よりやや長く設定される。

【００２３】検出ユニット１５０ａ，１５０ｂは検出ユ
ニット１５０ａを代表して示してイるように、端子Ｄか
ら入力される監視対象のクロック信号を端子ＣＫから入
力されるサンプリングクロック信号によって取り込み、
出力側ステージ方向へ順次シフトする４ステージ構成の
シフトレジスタ（ＳＨＦＴ）１５００、このシフトレジ
スタ１５００の各ステージＱ１〜Ｑ４の出力信号が全て
高レベル（“１”）であることを検出するアンドゲート
１５０１、全て抵レベル（“０”）であることを検出す
る負論理のアンドゲート１５０２、これらアンドゲート
１５０１，１５０２の出力信号の論理和信号を監視対象
のクロック信号の異常判定出力信号として端子Ｅから出
力するオアゲート１５０３から構成されている。

【００２４】これらのアンドゲート１５０１、１５０
２、オアゲート１５０３はクロック信号の異常判定を行
う判定回路を構成している。

【００２５】次に、以上のように構成される回路の動作
について図３〜図５のタイムチャートを参照して説明す
る。

【００２６】まず、監視対象のクロック信号が正常に伝
送されている場合について図３を用いて説明する。

【００２７】始めに、電源を投入すると、回路の電源電
圧Ｖｃｃが図３（ｃ）に示すように＋５Ｖに立ち上が
る。すると、発振器１５１から２０ＭＨＺのサンプリン
グクロック信号ＳＣＫ０が出力されるようになる。また
クロック信号ライン１１，１２に監視対象のクロック信
号が図３（ｂ）に示すように送出されるようになる。

【００２８】このサンプリングクロック信号ＳＣＫ０は
分周器１５２で分周され、図３（ａ）に示すような５Ｍ
ＨＺのサンプリングクロック信号として検出ユニット１
５０ａ，１５０ｂに入力される。

【００２９】一方、シュミットトリガ回路１５８の出力
信号は、電源投入後、検出ユニット１５０ａ，１５０ｂ
が正常動作可能状態になるまでの時間だけ“０”レベル
を維持し、フリップフロップ１５４を強制的にリセット
している。そして、抵抗１５６の抵抗値Ｒとコンデンサ
１５７の容量Ｃで決まる時定数相当の時間が経過したな
らば、図３（ｄ）に示すように”１“レベルに立ち上が
り、フリップフロップ１５４の強制リセットを解除す
る。

【００３０】これによって、フリップフロップ１５４は
オアゲート１５５の出力信号によってセット可能な状態
になる。

【００３１】この状態では監視対象のクロック信号は図
３（ａ）に示すように正常な周期に安定しているものと
すると、このクロック信号は検出ユニット１５０ａ，１
５０ｂのシフトレジスタ１５００にサンプリングクロッ
ク信号ＳＣＫ１によって順次取り込まれ、出力ステージ
側に順次シフトされる。

【００３２】この時、監視対象のクロック信号は図３
（ａ）に示すように正常な周期に安定しているので、シ
フトレジスタ１５００の各ステージＱ１〜Ｑ４の出力信
号は図３（ｅ）〜（ｈ）に示すように交互に“１”，
“０”を繰り返し、同じタイミングで同時に“１”およ
び“０”になることはない。

【００３３】このため、アンドゲート１５０１，１５０
２のアンド条件は成立せず、図３（ｉ），（ｊ）に示す
ように異常判定信号は出力されない。この結果、フリッ
プフロップ１５４は図３（ｌ）に示すようにセットされ
ず、ＣＰＵ１には割り込み信号ＩＮＴは入力されない。

【００３４】しかし、図４に示すように、監視対象のク
ロック信号が“１”レベルになったままになった場合、
フリップフロップ１５４の強制リセットが解除された
後、シフトレジスタ１５００の第４ステージＱ４に
“１”がシフト動作によってセットされるタイミングに
なると、シフトレジスタ１５００の各ステージＱ１〜Ｑ
４の出力信号が図４（ｅ）〜（ｈ）に示すように全て
“１”になるので、アンドゲート１５０１のアンド条件
が成立し、このアンドゲート１５０１から図３（ｉ）に
示すように“１”の異常判定信号が出力される。この異
常判定信号はオアゲート１５０３および１５５を経てフ
リップフロップ１５４のデータ入力端子（Ｄ）に入力さ
れ、インバータ１５３から出力される反転サンプリング
クロック信号の立ち下がりタイミングでフリップフロッ
プ１５４にセットされる。

【００３５】この結果、フリップフロップ１５４は、図
４（ｌ）に示すようにセットされ、ＣＰＵ１には割り込
み信号ＩＮＴが入力される。

【００３６】一方、図５に示すように、監視対象のクロ
ック信号が“０”レベルになったままになった場合、フ
リップフロップ１５４の強制リセットが解除された後、
シフトレジスタ１５００の第４ステージＱ４に“０”が
シフト動作によってセットされるタイミングになると、
シフトレジスタ１５００の各ステージＱ１〜Ｑ４の出力
信号が図５（ｅ）〜（ｈ）に示すように全て“０”にな
るので、アンドゲート１５０２のアンド条件が成立し、
このアンドゲート１５０２から図３（ｉ）に示すように
“１”の異常判定信号が出力される。この異常判定信号
はオアゲート１５０３および１５５を経てフリップフロ
ップ１５４のデータ入力端子（Ｄ）に入力され、インバ
ータ１５３から出力される反転サンプリングクロック信
号の立ち下がりタイミングでフリップフロップ１５４に
セットされる。

【００３７】この結果、フリップフロップ１５４は、図
５（ｌ）に示すようにセットされ、ＣＰＵ１には割り込
み信号ＩＮＴが入力される。

【００３８】このように監視対象のクロック信号の周期
が異常になったならば、検出ユニット１５０ａ，１５０
ｂから異常判定出力が送出され、ＣＰＵ１に割り込みが
かかり、動力用の電源が切断されるなどの異常対策処理
が実施される。これにより、データライン１３，１４の
データを使用して動作する装置の異常動作や誤動作を直
ちに停止させることができる。

【００３９】この場合、周期の異常をシフトレジスタ１
５００によって監視しているため、監視対象のクロック
信号の周期が異常になった場合、最悪でも、サンプリン
グクロック信号ＳＣＫ１の周期の４倍の時間経過後に異
常発生を確実に検出することができる。

【００４０】なお、シフトレジスタ１５００のステージ
数は、監視対象のクロック信号の周波数とサンプリング
クロック信号ＳＣＫ１の周波数との関係に応じて適宜に
選定されるものである。

【００４１】

【発明の効果】本発明は、以上説明したように、データ
同期用のクロック信号の周波数より高い周波数のサンプ
リングクロック信号を発生するサンプリングクロック信
号発生回路と、このサンプリングクロック発生回路から
発生されるサンプリングクロック信号によって前記クロ
ック信号を順次取り込む所定ステージ数のシフトレジス
タと、このシフトレジスタの各ステージの出力が全て高
レベルまたは低レベルであることを判定する判定回路
と、この判定回路の判定出力が所定のタイミングによっ
てセットされ、そのセット出力を前記クロック信号の異
常検出信号として出力するフリップフロップとから成る
クロック信号監視装置を設けたので、監視対象のクロッ
ク信号が数周期にわたって変化しなくなった場合、シフ
トレジスタの各ステージの出力が全て高レベルまたは低
レベルになり、フリップフロップから異常検出信号が出
力される。

【００４２】したがって、この異常検出信号によってデ
ータの送信を直ちに停止し、異常対策処理を行うことに
より、誤動作や異常動作を防止することができる。

【図面の簡単な説明】

【図１】本発明に係る同期伝送装置の一実施例を示すブ
ロック図である。

【図２】クロック信号監視回路の詳細構成を示すブロッ
ク図である。

【図３】監視対象のクロック信号が正常な場合の動作を
説明するためのタイムチャートである。

【図４】監視対象のクロック信号が異常になった場合の
動作を説明するためのタイムチャートである。

【図５】監視対象のクロック信号が図４と異なる異常状
態になった場合の動作を説明するためのタイムチャート
である。

【図６】従来の同期伝送装置の構成を示すブロック図で
ある。

【図７】従来の同期伝送装置におけるデータとクロック
信号の関係を示すタイムチャートである。

【符号の説明】

１，３………………………………………………………Ｃ
ＰＵ ２，４………………………………………………………シ
リアルインタフェース １１，１２…………………………………………………ク
ロック信号ライン １３，１４…………………………………………………デ
ータライン １５…………………………………………………………ク
ロック信号監視回路 １５０ａ，１５０ｂ………………………………………検
出ユニット １５１………………………………………………………発
振器 １５２………………………………………………………分
周器 １５４………………………………………………………フ
リップフロップ １５００……………………………………………………シ
フトレジスタ １５０１，１５０２………………………………………ア
ンドゲート １５０３……………………………………………………オ
アゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定周波数のクロック信号に同期してデ
   ータを伝送する同期伝送装置において、前記クロック信
   号の周波数より高い周波数のサンプリングクロック信号
   を発生するサンプリングクロック信号発生回路と、該サ
   ンプリングクロック発生回路から発生されるサンプリン
   グクロック信号によって前記クロック信号を順次取り込
   む所定ステージ数のシフトレジスタと、このシフトレジ
   スタの各ステージの出力が全て高レベルまたは低レベル
   であることを判定する判定回路と、この判定回路の判定
   出力が所定のタイミングによってセットされ、そのセッ
   ト出力を前記クロック信号の異常検出信号として出力す
   るフリップフロップとから成るクロック信号監視回路を
   設けたことを特徴とする同期伝送装置。