JPH0638215B2 - 差動回路の基準電源 - Google Patents
差動回路の基準電源Info
- Publication number
- JPH0638215B2 JPH0638215B2 JP62043348A JP4334887A JPH0638215B2 JP H0638215 B2 JPH0638215 B2 JP H0638215B2 JP 62043348 A JP62043348 A JP 62043348A JP 4334887 A JP4334887 A JP 4334887A JP H0638215 B2 JPH0638215 B2 JP H0638215B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- circuit
- voltage
- power source
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は差動回路の基準電源に関する。
最近のＩＣの応用分野におる性能の高度化に伴い、差動
形インバータＩＣ内部のトランジスタセルの特性ばらつ
きまでを問題にしだしている。
形インバータＩＣ内部のトランジスタセルの特性ばらつ
きまでを問題にしだしている。
第２図は従来の差動形インバータの一例の回路図であ
る。
る。
差動形インバータ６はインバータ７と第１及び第２のソ
ースホロワ回路４及び５とから成っている。
ースホロワ回路４及び５とから成っている。
インバータ７はそれぞれゲートが基準電圧入力端子ＴIR
と電圧入力端子ＴIxとに接続し、ソースが一端を接地す
る第３の定電流源１７の他端に共通に接続し、それぞれ
のドレインが第１及び第２の抵抗Ｒ１及びＲ２を介して
電源端子ＴＤと接続する第３及び第４のＦＥＴ１３及び
１４から成っている。
と電圧入力端子ＴIxとに接続し、ソースが一端を接地す
る第３の定電流源１７の他端に共通に接続し、それぞれ
のドレインが第１及び第２の抵抗Ｒ１及びＲ２を介して
電源端子ＴＤと接続する第３及び第４のＦＥＴ１３及び
１４から成っている。
第１及び第２のソースホロワ回路４及び５は、それぞれ
のドレインが共通に電源端子ＴＮに接続する第１及び第
２のＦＥＴ１１及び１２とそれぞれのソースにそれぞれ
のアノードが接続する第１及び第２のダイオードＤ１及
びＤ２とそれらのそれぞれのカソードに一端がそれぞれ
接続し他端が設置する第１及び第２の定電流源とから成
っている。
のドレインが共通に電源端子ＴＮに接続する第１及び第
２のＦＥＴ１１及び１２とそれぞれのソースにそれぞれ
のアノードが接続する第１及び第２のダイオードＤ１及
びＤ２とそれらのそれぞれのカソードに一端がそれぞれ
接続し他端が設置する第１及び第２の定電流源とから成
っている。
この差動形インバータ６の基準電圧入力端子ＴIRに基準
電源１ａの基準電圧出力端子ＴＲから基準電圧ＶＲを与
へ、電圧入力端子ＴIxに入力電圧Ｖｘを与えると周知の
様にＶｘ〉ＶＲでは電圧出力端子Ｔ01とＴ02にそれぞれ
高レベルと低レベルの電圧を得る。
電源１ａの基準電圧出力端子ＴＲから基準電圧ＶＲを与
へ、電圧入力端子ＴIxに入力電圧Ｖｘを与えると周知の
様にＶｘ〉ＶＲでは電圧出力端子Ｔ01とＴ02にそれぞれ
高レベルと低レベルの電圧を得る。
Ｖｘ〈ＶＲでは電圧出力端子Ｔ01とＴ02の電圧レベルは
逆転する。
逆転する。
Ｖｘ＝ＶＲの場合は二つの出力電圧は理論上平衡する。
一般に、基準電源としては、独立した安定電源またはＩ
Ｃ内部のバイアス電圧を分圧して与えている。
Ｃ内部のバイアス電圧を分圧して与えている。
上述した従来の差動回路の基準電源は、外部安定化電源
の場合は差動回路と全く独立であり、ＩＣ内部のバイア
ス電圧を使用の場合は差動回路と構成が異なるので、高
精度の入力電圧の平衡動作を問題にする場合に、差動形
インバータ６を構成する第１〜４のＦＥＴ１１〜１４の
しきい値等のばらつきで、個々の差動形インバータのＩ
Ｃごとに基準電圧ＶＲの微調整が必要となり、能率と経
済性が悪いという問題があった。
の場合は差動回路と全く独立であり、ＩＣ内部のバイア
ス電圧を使用の場合は差動回路と構成が異なるので、高
精度の入力電圧の平衡動作を問題にする場合に、差動形
インバータ６を構成する第１〜４のＦＥＴ１１〜１４の
しきい値等のばらつきで、個々の差動形インバータのＩ
Ｃごとに基準電圧ＶＲの微調整が必要となり、能率と経
済性が悪いという問題があった。
本発明の目的は、差動回路ＩＣの素子特性のばらつきに
影響されない安定な差動出力の得られる差動回路の基準
電源を提供することにある。
影響されない安定な差動出力の得られる差動回路の基準
電源を提供することにある。
本発明の差動回路の基準電源は、 （Ａ） それぞれのドレインが共通に電源に接続する第
１及び第２のＦＥＴと、前記第１及び第２のＦＥＴのそ
れぞれのソースにそれぞれのアノードが接続する第１及
び第２のダイオードと、一端が前記第１及び第２のダイ
オードのそれぞれのカソードに接続し他端が接地される
第１及び第２の定電流源とを有するソースホロワ回路、 （Ｂ） ドレインが第１の抵抗を介して前記電源に接続
すると共に前記第１のＦＥＴのゲートに接続してオフ信
号を供給し、ゲートが前記第２のダイオードのカソード
に接続し、ソースが一端を接地する第３の定電流源の他
端に接続する第３のＦＥＴと、一端が前記電源に接続し
他端が前記第２のＦＥＴのゲートに接続してオン信号を
供給する第２の抵抗とを有する直流回路、 （Ｃ） 前記第１及び第２のダイオードのそれぞれのカ
ソード間に接続された第４及び第５抵抗の中間から直流
電圧の供給を受ける基準電圧出力端子、 を含んで構成されている。
１及び第２のＦＥＴと、前記第１及び第２のＦＥＴのそ
れぞれのソースにそれぞれのアノードが接続する第１及
び第２のダイオードと、一端が前記第１及び第２のダイ
オードのそれぞれのカソードに接続し他端が接地される
第１及び第２の定電流源とを有するソースホロワ回路、 （Ｂ） ドレインが第１の抵抗を介して前記電源に接続
すると共に前記第１のＦＥＴのゲートに接続してオフ信
号を供給し、ゲートが前記第２のダイオードのカソード
に接続し、ソースが一端を接地する第３の定電流源の他
端に接続する第３のＦＥＴと、一端が前記電源に接続し
他端が前記第２のＦＥＴのゲートに接続してオン信号を
供給する第２の抵抗とを有する直流回路、 （Ｃ） 前記第１及び第２のダイオードのそれぞれのカ
ソード間に接続された第４及び第５抵抗の中間から直流
電圧の供給を受ける基準電圧出力端子、 を含んで構成されている。
次に、本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例と差動形インバータの一例の
回路図である。
回路図である。
差動形インバータ６は第２図の従来の差動形インバータ
６と同一である。
６と同一である。
基準電源１ｂの第１及び第２のソースホロワ回路４及び
５は、第２図の従来の第１及び第２のソースホロワ回路
と同一である。
５は、第２図の従来の第１及び第２のソースホロワ回路
と同一である。
直流回路２は、第２図の従来のインバータ７の回路構成
と対応して第４のＦＥＴ１４を除くと共に外部電圧を入
力せずに第３のＦＥＴ１３のゲートと第２のダイオード
Ｄ２のカソードを接続した以外は全く同一である。
と対応して第４のＦＥＴ１４を除くと共に外部電圧を入
力せずに第３のＦＥＴ１３のゲートと第２のダイオード
Ｄ２のカソードを接続した以外は全く同一である。
低域フィルタ３は第１及び第２のダイオードＤ１及びＤ
２のカソード端子間に第３及び第４の抵抗Ｒ３及びＲ４
を直列に挿入し、その接続中点にコンデンサの一端と基
準電圧端子ＴＲを接続している。
２のカソード端子間に第３及び第４の抵抗Ｒ３及びＲ４
を直列に挿入し、その接続中点にコンデンサの一端と基
準電圧端子ＴＲを接続している。
直流回路２は常に電源端子Ｔｄから第２の抵抗Ｒ２を通
して第２のＦＥＴ１２をオン状態にさせているので、第
２のダイオードＤ２のカソードの電圧は高レベルであ
る。
して第２のＦＥＴ１２をオン状態にさせているので、第
２のダイオードＤ２のカソードの電圧は高レベルであ
る。
従って、第３のＦＥＴ１３がオン状態となり、第１のＦ
ＥＴ１１はオフ状態となるので第１のダイオードＤ１の
カソード電圧は高レベルとなる。
ＥＴ１１はオフ状態となるので第１のダイオードＤ１の
カソード電圧は高レベルとなる。
これは第２図の従来の差動形インバータ６の入力電圧の
ＶＲ〉Ｖｘの状態をシュミレーションしたものに相当す
る。
ＶＲ〉Ｖｘの状態をシュミレーションしたものに相当す
る。
ここで、第３及び第４の抵抗Ｒ３及びＲ４の抵抗値を等
しくすると、第１及び第２のダイオードＤ１及びＤ２の
それぞれのカソードの出力電圧の平均値である基準電圧
Ｖｒが基準電圧端子Ｔｒに得られる。
しくすると、第１及び第２のダイオードＤ１及びＤ２の
それぞれのカソードの出力電圧の平均値である基準電圧
Ｖｒが基準電圧端子Ｔｒに得られる。
この基準電圧Ｖｒは、差動形インバータ６と基準電源１
ｂを同一のＩＣ内に製造した場合は、たとえＩＣ内部の
ＦＥＴのしきい値にばらつきが存在しても、差動形イン
バータ６と基準電源１ｂ内のそれぞれ回路構成上それぞ
れ対応するＦＥＴの回路動作を含めた影響は、ほとんど
同一なので各ＦＥＴ間のしきい値の製造上のばらつきに
ついて自動的に補整されたことになる。
ｂを同一のＩＣ内に製造した場合は、たとえＩＣ内部の
ＦＥＴのしきい値にばらつきが存在しても、差動形イン
バータ６と基準電源１ｂ内のそれぞれ回路構成上それぞ
れ対応するＦＥＴの回路動作を含めた影響は、ほとんど
同一なので各ＦＥＴ間のしきい値の製造上のばらつきに
ついて自動的に補整されたことになる。
以上説明したように本発明は、差動回路の一安定状態に
相当する出力電圧の中間電圧を基準電圧とすることによ
り差動回路を構成するＦＥＴの特性のばらつきの影響の
ないインバータが得られるという効果がある。
相当する出力電圧の中間電圧を基準電圧とすることによ
り差動回路を構成するＦＥＴの特性のばらつきの影響の
ないインバータが得られるという効果がある。
第１図は本発明の一実施例と差動形インバータの一例の
回路図、第２図は従来の差動形インバータの一例の回路
図である。 １ａ，１ｂ……基準電源、２……直流回路、３……低域
フィルタ、４，５……第１及び第２のソースホロワ回
路、６……差動形インバータ、１１〜１４……第１〜第
４のＦＥＴ、１５〜１７……第１〜第３の低電流源、Ｄ
１，Ｄ２……第１及び第２のダイオード、Ｒ１〜Ｒ４…
…第１〜第４の抵抗、ＴＤ，Ｔｄ……電源端子、ＴIR…
…基準電圧入力端子、ＴIx……電圧入力端子、Ｔ01，Ｔ
02……電圧出力端子、ＴＲ，Ｔｒ……基準電圧出力端
子、ＶＲ，Ｖｒ……基準電圧、Ｖｘ……入力電圧。
回路図、第２図は従来の差動形インバータの一例の回路
図である。 １ａ，１ｂ……基準電源、２……直流回路、３……低域
フィルタ、４，５……第１及び第２のソースホロワ回
路、６……差動形インバータ、１１〜１４……第１〜第
４のＦＥＴ、１５〜１７……第１〜第３の低電流源、Ｄ
１，Ｄ２……第１及び第２のダイオード、Ｒ１〜Ｒ４…
…第１〜第４の抵抗、ＴＤ，Ｔｄ……電源端子、ＴIR…
…基準電圧入力端子、ＴIx……電圧入力端子、Ｔ01，Ｔ
02……電圧出力端子、ＴＲ，Ｔｒ……基準電圧出力端
子、ＶＲ，Ｖｒ……基準電圧、Ｖｘ……入力電圧。
Claims (1)
- 【請求項１】（Ａ） それぞれのドレインが共通に電源
に接続する第１及び第２のＦＥＴと、前記第１及び第２
のＦＥＴのそれぞれのソースにそれぞれのアノードが接
続する第１及び第２のダイオードと、一端が前記第１及
び第２のダイオードのそれぞれのカソードに接続し他端
が接地される第１及び第２の定電流源とを有するソース
ホロワ回路、 （Ｂ） ドレインが第１の抵抗を介して前記電源に接続
すると共に前記第１のＦＥＴのゲートに接続してオフ信
号を供給し、ゲートが前記第２のダイオードのカソード
に接続し、ソースが一端を接地する第３の定電流源の他
端に接続する第３のＦＥＴと、一端が前記電源に接続し
他端が前記第２のＦＥＴのゲートに接続してオン信号を
供給する第２の抵抗とを有する直流回路、 （Ｃ） 前記第１及び第２のダイオードのそれぞれのカ
ソード間に接続された第４及び第５抵抗の中間から直流
電圧の供給を受ける基準電圧出力端子、 を含むことを特徴とする差動回路の基準電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043348A JPH0638215B2 (ja) | 1987-02-25 | 1987-02-25 | 差動回路の基準電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62043348A JPH0638215B2 (ja) | 1987-02-25 | 1987-02-25 | 差動回路の基準電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63208915A JPS63208915A (ja) | 1988-08-30 |
| JPH0638215B2 true JPH0638215B2 (ja) | 1994-05-18 |
Family
ID=12661342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62043348A Expired - Lifetime JPH0638215B2 (ja) | 1987-02-25 | 1987-02-25 | 差動回路の基準電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638215B2 (ja) |
-
1987
- 1987-02-25 JP JP62043348A patent/JPH0638215B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63208915A (ja) | 1988-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669435B2 (ja) | 単一チップ型レシーバ回路 | |
| US4697154A (en) | Semiconductor integrated circuit having improved load drive characteristics | |
| US7463087B2 (en) | Operational amplifier with zero offset | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPS59178014A (ja) | 発振回路 | |
| JPH0155762B2 (ja) | ||
| JPH0638215B2 (ja) | 差動回路の基準電源 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US5220291A (en) | Complementary transistor oscillator | |
| US5142241A (en) | Differential input circuit | |
| EP0223228A2 (en) | Balanced oscillator | |
| JPH0586684B2 (ja) | ||
| US6556092B1 (en) | Low consumption oscillator | |
| US4398104A (en) | Low drift tuning circuit | |
| JP2707667B2 (ja) | 比較回路 | |
| JPS584278Y2 (ja) | 電流切換回路 | |
| JPH0736505B2 (ja) | シユミツトトリガ回路 | |
| JPH0453050Y2 (ja) | ||
| JP2581851B2 (ja) | ヒューズ検出回路 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| JPS6262093B2 (ja) | ||
| JP2558878B2 (ja) | 容量結合回路 | |
| JPS5815968B2 (ja) | 発振回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JPH056640Y2 (ja) |