JPH0638283A - 信号多重通信装置 - Google Patents
信号多重通信装置Info
- Publication number
- JPH0638283A JPH0638283A JP19257992A JP19257992A JPH0638283A JP H0638283 A JPH0638283 A JP H0638283A JP 19257992 A JP19257992 A JP 19257992A JP 19257992 A JP19257992 A JP 19257992A JP H0638283 A JPH0638283 A JP H0638283A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- memory
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 伝送効率のよい信号多重通信装置を提供する
ことにある。 【構成】 送信側のディジタル信号入力端１から入力さ
れた複数の音声ディジタル信号及びパケットデータ信号
を含む入力信号をメモリ２に一時記憶させると同時に、
判別器３は、複数の入力信号の有無及びその入力信号が
音声ディジタル信号かパケットデータ信号かを検出す
る。制御回路４は、この検出結果に基づき、メモリ２及
び多重化回路５へ制御信号を送出する。判別器３が複数
の入力信号を検出した場合には、その入力信号は、メモ
リ２に一時記憶され、多重化回路５により多重化され、
信号処理回路６に入力される。信号処理回路６では、多
重化回路５の出力にフラグ信号を挿入し、１つのフレー
ムとして対向局に送出する。
ことにある。 【構成】 送信側のディジタル信号入力端１から入力さ
れた複数の音声ディジタル信号及びパケットデータ信号
を含む入力信号をメモリ２に一時記憶させると同時に、
判別器３は、複数の入力信号の有無及びその入力信号が
音声ディジタル信号かパケットデータ信号かを検出す
る。制御回路４は、この検出結果に基づき、メモリ２及
び多重化回路５へ制御信号を送出する。判別器３が複数
の入力信号を検出した場合には、その入力信号は、メモ
リ２に一時記憶され、多重化回路５により多重化され、
信号処理回路６に入力される。信号処理回路６では、多
重化回路５の出力にフラグ信号を挿入し、１つのフレー
ムとして対向局に送出する。
Description
【０００１】
【産業上の利用分野】本発明は、信号多重通信装置に関
し、特に、音声及びパケットデータを含んだ入力信号の
ある信号多重通信装置に関する。
し、特に、音声及びパケットデータを含んだ入力信号の
ある信号多重通信装置に関する。
【０００２】
【従来の技術】従来の信号多重通信装置は、図３に示す
ように、ディジタル信号入力端１により入力された各信
号は、図４に示すように、各信号ごとに各スロットに信
号が割り振られて、多重分離回路９により多重化され、
信号処理回路６により処理されて、対向局へ送出され
る。
ように、ディジタル信号入力端１により入力された各信
号は、図４に示すように、各信号ごとに各スロットに信
号が割り振られて、多重分離回路９により多重化され、
信号処理回路６により処理されて、対向局へ送出され
る。
【０００３】受信側では、対向局から入力された多重化
信号は、信号処理回路６により、信号処理され、多重分
離回路９により複数のディジタル信号に分離され、各々
のディジタル信号は、ディジタル信号出力端８により、
外部に送出される。
信号は、信号処理回路６により、信号処理され、多重分
離回路９により複数のディジタル信号に分離され、各々
のディジタル信号は、ディジタル信号出力端８により、
外部に送出される。
【０００４】
【発明が解決しようとする課題】従来の信号多重通信装
置では、あらかじめ決められたタイムスロットに信号を
入力し、多重化しているため、入力ポート数が制限され
てしまうという問題点があった。また、使用していない
入力ポートがある場合、その入力ポートに対応するタイ
ムスロットがあきとなり、伝送効率が低くなるという問
題点があった。
置では、あらかじめ決められたタイムスロットに信号を
入力し、多重化しているため、入力ポート数が制限され
てしまうという問題点があった。また、使用していない
入力ポートがある場合、その入力ポートに対応するタイ
ムスロットがあきとなり、伝送効率が低くなるという問
題点があった。
【０００５】本発明の目的は、伝送効率のよい信号多重
通信装置を提供することにある。
通信装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ディジタル信号入力端から入力された複
数の音声ディジタル信号及びパケットデータ信号を含む
入力信号をメモリに一時記憶させると同時に判別器に入
力し、判別器では、複数の入力信号の有無及びその入力
信号が音声ディジタル信号かパケットデータ信号かを検
出して制御回路に入力し、制御回路では、この検出結果
に基づき、メモリ及び多重化回路へ制御信号を送出し、
判別器が入力信号１本のみを検出した場合には、その入
力信号がそのまま信号処理回路に入力され、判別器が複
数の入力信号を検出した場合には、その入力信号はメモ
リに一時記憶されて多重化回路に入力され、多重化回路
により多重化されて信号処理回路に入力され、信号処理
回路では、多重化回路の出力にフラグ信号を挿入し、１
つのフレームとして対向局に送出するようにしたもので
ある。
に、本発明は、ディジタル信号入力端から入力された複
数の音声ディジタル信号及びパケットデータ信号を含む
入力信号をメモリに一時記憶させると同時に判別器に入
力し、判別器では、複数の入力信号の有無及びその入力
信号が音声ディジタル信号かパケットデータ信号かを検
出して制御回路に入力し、制御回路では、この検出結果
に基づき、メモリ及び多重化回路へ制御信号を送出し、
判別器が入力信号１本のみを検出した場合には、その入
力信号がそのまま信号処理回路に入力され、判別器が複
数の入力信号を検出した場合には、その入力信号はメモ
リに一時記憶されて多重化回路に入力され、多重化回路
により多重化されて信号処理回路に入力され、信号処理
回路では、多重化回路の出力にフラグ信号を挿入し、１
つのフレームとして対向局に送出するようにしたもので
ある。
【０００７】また、上記目的を達成するために、本発明
は、対向局から送られてくる時分割多重信号を信号処理
回路で多重信号とフラグ信号に分離し、フラグ信号を制
御回路に送出し、制御回路は、フラグ信号により、メモ
リ及び分離回路を制御し、これにより、送信側の入力状
態に応じ、メモリにより、複数に分離されたディジタル
信号をディジタル信号出力端に送出するようにしたもの
である。
は、対向局から送られてくる時分割多重信号を信号処理
回路で多重信号とフラグ信号に分離し、フラグ信号を制
御回路に送出し、制御回路は、フラグ信号により、メモ
リ及び分離回路を制御し、これにより、送信側の入力状
態に応じ、メモリにより、複数に分離されたディジタル
信号をディジタル信号出力端に送出するようにしたもの
である。
【０００８】
【実施例】次に、本発明について、図面を参照して説明
する。
する。
【０００９】図１は、本発明の一実施例のブロック図で
ある。図１において、送信側のディジタル信号入力端１
から入力された複数の音声ディジタル信号及びパケット
データ信号を含む入力信号をメモリ２に一時記憶させる
と同時に、判別器３は、複数の入力信号の有無及びその
入力信号が音声ディジタル信号かパケットデータ信号か
を検出する。制御回路４は、この検出結果に基づき、メ
モリ２及び多重化回路５へ制御信号を送出する。判別器
３が入力信号１本のみを検出した場合には、その入力信
号が、そのまま、信号処理回路６に入力される。判別器
３が複数の入力信号を検出した場合には、その入力信号
は、メモリ２に一時記憶され、伝送速度を変えずに、多
重化回路５により多重化され、信号処理回路６に入力さ
れる。このとき、複数列の入力信号に音声ディジタル信
号及びパケットデータ信号が含まれている場合には、図
２に示すように、入力ポートＡ（音声）は８ビット単位
で、入力ポートＢ（パケットデータ）は分割せずにその
まま、入力ポートＣ（データ）と入力ポートＤ（デー
タ）はビット単位で多重化回路５により多重化され、出
力ポートＹの時分割多重信号として送出される。ここ
で、制御回路４は、判別器３の結果に基づいて、多重化
回路５を制御するように構成されている。
ある。図１において、送信側のディジタル信号入力端１
から入力された複数の音声ディジタル信号及びパケット
データ信号を含む入力信号をメモリ２に一時記憶させる
と同時に、判別器３は、複数の入力信号の有無及びその
入力信号が音声ディジタル信号かパケットデータ信号か
を検出する。制御回路４は、この検出結果に基づき、メ
モリ２及び多重化回路５へ制御信号を送出する。判別器
３が入力信号１本のみを検出した場合には、その入力信
号が、そのまま、信号処理回路６に入力される。判別器
３が複数の入力信号を検出した場合には、その入力信号
は、メモリ２に一時記憶され、伝送速度を変えずに、多
重化回路５により多重化され、信号処理回路６に入力さ
れる。このとき、複数列の入力信号に音声ディジタル信
号及びパケットデータ信号が含まれている場合には、図
２に示すように、入力ポートＡ（音声）は８ビット単位
で、入力ポートＢ（パケットデータ）は分割せずにその
まま、入力ポートＣ（データ）と入力ポートＤ（デー
タ）はビット単位で多重化回路５により多重化され、出
力ポートＹの時分割多重信号として送出される。ここ
で、制御回路４は、判別器３の結果に基づいて、多重化
回路５を制御するように構成されている。
【００１０】信号処理回路６では、多重化回路５の出力
に制御用ビットとして多重化したときの情報等をフラグ
信号として挿入し、１つのフレームとして対向局へ送出
するように処理される。
に制御用ビットとして多重化したときの情報等をフラグ
信号として挿入し、１つのフレームとして対向局へ送出
するように処理される。
【００１１】一方、受信側においては、対向局から送ら
れてくる時分割多重信号を信号処理回路６で多重信号と
フラグ信号に分離し、フラグ信号は制御回路４に送出さ
れ、制御回路４は、フラグ信号により、メモリ２及び分
離回路７を制御する。これにより、送信側の入力状態に
応じ、メモリ２により、複数に分離されたディジタル信
号が、ディジタル信号出力端８に送出される。
れてくる時分割多重信号を信号処理回路６で多重信号と
フラグ信号に分離し、フラグ信号は制御回路４に送出さ
れ、制御回路４は、フラグ信号により、メモリ２及び分
離回路７を制御する。これにより、送信側の入力状態に
応じ、メモリ２により、複数に分離されたディジタル信
号が、ディジタル信号出力端８に送出される。
【００１２】
【発明の効果】本発明は、以上説明したように構成され
ているので、音声ディジタル信号及びパケットデータ信
号を含む複数のディジタル信号を、ビット配置方法を考
慮して、効率よく多重化することができるという効果を
有する。
ているので、音声ディジタル信号及びパケットデータ信
号を含む複数のディジタル信号を、ビット配置方法を考
慮して、効率よく多重化することができるという効果を
有する。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の一実施例のタイミングチャートであ
る。
る。
【図３】従来の信号多重通信装置のブロック図である。
【図４】従来の信号多重通信装置に用いられているフレ
ーム構成を示す図である。
ーム構成を示す図である。
１ ディジタル信号入力端 ２ メモリ ３ 判別器 ４ 制御回路 ５ 多重化回路 ６ 信号処理回路 ７ 分離回路 ８ ディジタル信号出力端
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9076−5Ｋ Ｈ０４Ｑ 11/04 Ａ
Claims (2)
- 【請求項１】ディジタル信号入力端から入力された複数
の音声ディジタル信号及びパケットデータ信号を含む入
力信号をメモリに一時記憶させると同時に判別器に入力
し、判別器では、複数の入力信号の有無及びその入力信
号が音声ディジタル信号かパケットデータ信号かを検出
して制御回路に入力し、制御回路では、この検出結果に
基づき、メモリ及び多重化回路へ制御信号を送出し、判
別器が入力信号１本のみを検出した場合には、その入力
信号がそのまま信号処理回路に入力され、判別器が複数
の入力信号を検出した場合には、その入力信号はメモリ
に一時記憶されて多重化回路に入力され、多重化回路に
より多重化されて信号処理回路に入力され、信号処理回
路では、多重化回路の出力にフラグ信号を挿入し、１つ
のフレームとして対向局に送出するようにしたことを特
徴とする信号多重通信装置。 - 【請求項２】対向局から送られてくる時分割多重信号を
信号処理回路で多重信号とフラグ信号に分離し、フラグ
信号を制御回路に送出し、制御回路は、フラグ信号によ
り、メモリ及び分離回路を制御し、これにより、送信側
の入力状態に応じ、メモリにより、複数に分離されたデ
ィジタル信号をディジタル信号出力端に送出するように
したことを特徴とする信号多重通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19257992A JPH0638283A (ja) | 1992-07-21 | 1992-07-21 | 信号多重通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19257992A JPH0638283A (ja) | 1992-07-21 | 1992-07-21 | 信号多重通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0638283A true JPH0638283A (ja) | 1994-02-10 |
Family
ID=16293634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19257992A Pending JPH0638283A (ja) | 1992-07-21 | 1992-07-21 | 信号多重通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638283A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332644B1 (ko) * | 1999-11-18 | 2002-04-17 | 서평원 | 음성데이터 및 신호의 다중화/역다중화 장치 |
-
1992
- 1992-07-21 JP JP19257992A patent/JPH0638283A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332644B1 (ko) * | 1999-11-18 | 2002-04-17 | 서평원 | 음성데이터 및 신호의 다중화/역다중화 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3796835A (en) | Switching system for tdm data which induces an asynchronous submultiplex channel | |
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| JPH04151920A (ja) | 時分割多重分離装置 | |
| EP0484793A1 (en) | Digital audio communication system including a central processing unit and a communication station | |
| US4759009A (en) | Remote digital carrier alarm and terminal by-pass system | |
| EP0202205B1 (en) | Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information | |
| US4805171A (en) | Unitary PCM rate converter and multiframe buffer | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JPH0638283A (ja) | 信号多重通信装置 | |
| IE50017B1 (en) | Digital telephone system | |
| JP2592911B2 (ja) | 通信パスの割り付け方法 | |
| KR910005471B1 (ko) | 디지탈버튼전화장치 | |
| JP2750203B2 (ja) | 回線設定回路 | |
| JPH0427230A (ja) | ディジタル補助信号用通信装置 | |
| JP3115067B2 (ja) | シグナリングデータ伝送方式 | |
| JP3109317B2 (ja) | フレーム振り分け多重化装置 | |
| KR0124526Y1 (ko) | Isdn 가입자 정합장치 | |
| JPH0779321B2 (ja) | フレーム伝送方法 | |
| JP2907661B2 (ja) | デジタル多重伝送装置 | |
| JPH0575607A (ja) | 多地点会議装置 | |
| JPS6267945A (ja) | 時分割多重通信の通信制御方式 | |
| JPH1093524A (ja) | 変復調装置 | |
| JPH0646833B2 (ja) | Ｐｃｍ回線接続装置 | |
| JPH07307714A (ja) | 時分割多重伝送装置 | |
| JPH0290740A (ja) | 高速回線アラーム情報通知方式 |