JPH0638313B2 - 磁気バブルメモリ装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は磁気バブルメモリ装置、特に薄形化，小型化，
低消費電力化，組立性の改善に好適な磁気バブルメモリ
装置に関する。

〔発明の背景〕

ここ数年実用化されている磁気バブルメモリデバイス
は、磁気バブルメモリチップをマウントしたＥ字状のセ
ラミックや合成樹脂等の配線基板に、互いに非対称構造
を有する矩形状ソレノイドコイルからなる回転磁界発生
用Ｘコイル，Ｙコイルをそれぞれ挿入し直交配置して組
み立てた構造となっている。Ｘコイル及びＹコイルは磁
気バブルメモリチップだけでなく、チップよりもはるか
に大きい配線基板を巻く構造であるため、各コイルの端
から端迄長さが長くなり、駆動電圧，消費電力が大きく
なってしまう。また、Ｘコイル，Ｙコイルは磁気バブル
メモリ素子に均一かつ安定した面内回転磁界を付与する
ために均一なインダクタバランスが要求されることか
ら、そのコイル形状が互いに異なる非対称構造となりか
つ大型化構造とならざるを得なかった。さらにはこれら
のＸコイル，Ｙコイルの外面には磁気バブルメモリ素子
に垂直方向のバイアス磁界を付与する一対の永久磁石板
およびその整磁板が配置されてそれらの周辺部分が樹脂
モールドにより被覆されている構造であるため、垂直方
向の積層厚が増大し、磁気バブルメモリデバイスの薄形
化，小型化への要請に対して障害となっていた。

本件出願人が知る本発明に最も近い先行技術としては特
開昭54−55129号公報が挙げられる。この公報には、チ
ップを囲む額縁型コアとそれらを完全に囲む導電性磁界
反射箱の構造が記載されている。しかしながら、それ以
上の具体的な構造は何ら示されておらず、例えば導体ケ
ースで完全にとり囲んでいるチップへの電気的結線を導
体ケースの外側からそれに短絡させることなく行うこと
は理論的に不可能であり、永久磁石，整磁板，バイアス
コイル等の取付方法が不明であることも含め、その記載
をきっかけに実用化しようと思い立つには見るからに不
十分である。

〔発明の目的〕

本発明の目的は、薄形化，小型化を可能にするととも
に、チップを搭載するフレキシブル配線基板の有効活用
を図った磁気バブルメモリ装置を提供することにある。

〔発明の概要〕

本発明は、チップ搭載部及び外部接続端子接続部を有す
るフレキシブル配線基板のチップ搭載部に搭載されこれ
と電気的に接続された磁気バブルメモリチップを、２組
の対向する２辺にそれぞれ巻線を施こした長方形環状の
コアに囲まれた位置に配置し、上記磁気バブルメモリチ
ップ，巻線及びコアを回転磁界閉じ込めケースで覆うよ
うになした磁気バブルメモリ装置において、上記チップ
搭載部及び外部接続端子接続部を有するフレキシブル配
線基板をほぼ矩形状に形成し、フレキシブル基板の有効
活用を図るとともに組立時のハンドリング性及び位置合
せ精度を向上せしめたことを特徴とする。

〔発明の実施例〕

次に図面を用いて本発明を詳細に説明する。

第１図および第２図Ａ，Ｂは本発明にて対象とする磁気
バブルメモリデバイスを説明するための図であり、第１
図は一部破断斜視図、第２図Ａはその底面図、第２図Ｂ
は第２図Ａの２Ｂ−２Ｂ断面図である。これらの図にお
いて、ＣＨＩは磁気バブルメモリチップ（以下チップと
称する）であり、これらの図ではチップＣＨＩは省略し
て１個のみ表示しているが本例では２個並べて配置して
いるものとする。（１つの大容量チップよりも、合計記
憶容量がそれに合わせた複数分割チップ構成の方がチッ
プ歩留が良い。）ＦＰＣは２個のチップＣＨＩを搭載し
かつ４隅にチップＣＨＩと外部接続端子との結線用線群
延長部を有するフレキシブル配線基板（以下基板と称す
る）である。

ＣＯＩは２個のチップＣＨＩをほぼ同一平面上でとり囲
み対向辺が互いに平行となるように配置された駆動コイ
ル（以下コイルと称する。第３図においては、符号20
a，20b，20c，20dを付して示している。）、ＣＯＲは四
角形コイル集合体ＣＯＩの中空部分を貫通するように固
定配置された軟磁性材からなる額縁形コア（以下コアと
称する）であり、このコアＣＯＲと各コイルＣＯＩとで
チップＣＨＩに面内回転磁界を付与する磁気回路ＰＦＣ
を構成している。

ＲＦＰは基板ＦＰＣの中央四角形部分と、２個のチップ
ＣＨＩおよび磁気回路ＰＦＣの全体を収納する回転磁界
閉じ込めケース（以下ケースと称する）である。ケース
ＲＦＳは２枚の独立した板を加工して形成され、ケース
の側面部で上下の板は電気的に接続されている。これら
のケースＲＦＳには、チップＣＨＩが配置された部分よ
りやや広めの範囲で中央部分の隙間が狭くなるよう周辺
部分に絞り部（第３図における30，33）が形成されてい
る。この絞り部は後述する磁石体の位置決めにも利用で
きる。ケースＲＦＳは回転磁界閉じ込めと軟弱な基板Ｆ
ＰＣを機械的に支持する一石二鳥の効果，働きを持って
いる。

ケースＲＦＳとチップＣＨＩとの間には、特にチップＣ
ＨＩの側面部に隙間ＳＩＲがあるが、チップＣＨＩの平
面部も含めてこの隙間部分ＳＩＲにはシリコーン樹脂が
コーティング又は充填され、チップ主表面に組立中に異
物が付着したり、組立後に水分がチップ主表面又は側面
部に侵入することが少なくなるよう、パッシベーション
効果が意図されている。もし、ケースＲＦＳの外側で完
全な気密封止ができる場合、樹脂ＳＩＲの充填は省略し
ても良い。

ＩＮＭはケースＲＦＳの外側に配置された磁性材からな
る一対の傾斜板であり、第２図で上側の傾斜板ＩＮＭは
左に寄るに従ってまた下側の傾斜板ＩＮＭは右に寄るに
従って板厚が厚くなっており、双方はケースＲＦＳ側に
傾斜面が形成されている。傾斜板ＩＮＭの材料として
は、透磁率μが高く保持力Hcの小さいソフト・フェライ
トやパーマロイ等を使用すれば良く、本例では傾斜面の
加工が容易なソフト・フェライトを選んだ。ＭＡＧは一
対の傾斜板ＩＮＭの内側でそれと重ねて配置された一対
の永久磁石板（以下磁石板と称する）である。ＨＯＭは
前記各磁石板ＭＡＧの内側でそれと重ねて配置されたソ
フトフェライトのような磁性材からなる一対の整磁板で
ある。磁石板ＭＡＧは全面にわたって均一の板厚を有し
て形成されている。ＩＮＮは一対の整磁板ＨＯＭの内側
対向面にそれと重ねて配置された銅のように熱伝導性が
良く非磁性体の材料からなる一対の傾斜板である。これ
らの傾斜板ＩＮＮは傾斜板ＩＮＭとほぼ同等の傾斜角で
かつ逆方向の傾斜面を有して形成されている。傾斜板Ｉ
ＮＭ，磁石板ＭＡＧ，整磁板ＨＯＭ及び傾斜板ＩＮＮ
は、それぞれ積み重ねて配置し一体化してバイアス磁界
発生用磁石体ＢＩＭ（以下磁石体と称する）を構成した
ときに、積層板磁石体全体の厚さがほぼ全面にわたって
均一となるように形成されている。一対の磁石体ＢＩＭ
はケースＲＦＳの絞り部によって囲まれた中央の平な部
分に接着されている。

ＢＩＣは磁石体ＢＩＭの周縁部とケースＲＦＳとの間の
溝状隙間部分に配置されたバイアス磁界発生用コイル
（以下バイアスコイルと称する）である。バイアスコイ
ルＢＩＣは磁石板ＭＡＧの磁力をチップＣＨＩの特性に
合わせて調整したり、不要バブル発生不良の有無をテス
トする際、チップＣＨＩのバブルをオールクリア（全消
去）する場合に駆動される。

ＳＨＩは前記チップＣＨＩを搭載した基板ＦＰＣおよび
磁気回路ＰＦＣを収納したケースＲＦＳと、その外側で
一対の磁石体ＢＩＭａ，ＢＩＭｂおよびバイアスコイル
ＢＩＣを収納する磁性材からなる外部磁気シールドケー
ス（以下シールドケースと称する）である。シールドケ
ースＳＨＩの材料としては、透磁率μが高く、飽和磁束
密度Bsが大きく、Hcの小さい磁性体が好ましく、パーマ
ロイやフェライトがそのような特性を持っているが、本
例では折り曲げ加工を適し、機械的な外力に対して強い
パーマロイの鉄・ニッケル合金が選択された。

ＰＫＧは前記シールドケースＳＨＩの外周面に接着ある
いははめ込みにより取り付けられた熱伝導率が高く、加
工のし易いAlのような材質からなるパッケージングケー
スである。ＣＮＰは、前記基板ＦＰＣの４隅から延長し
て設けられシールドケースＳＨＩの背面に折り返された
外部接続端子に接触するように配置されたコンタクトパ
ッドである。ＴＥＦは各コンタクトパッドＣＮＰを開口
部の段差部で支持固定する絶縁性部材からなる端子固定
板である。ＲＥＧは、第１図に示すようにＦＰＣの折り
返し部であるパッケージングケースＰＫＧ内側の４隅に
封入され、シールドケースＳＨＩ組立体、ＦＰＣ等をパ
ッケージングケースＰＫＧ内部に固定する樹脂モールド
である。

第３図は前述した磁気バブルメモリデバイスを構成する
各構成部材の積み重ね組み立て手順を説明するための組
み立て斜視図であり、前述と同一符号は同一部材を示し
ている。同図において、まず、４隅に突出して入出力配
線の接続部３を有しかつ中央部にチップ搭載部１を有す
る基板ＦＰＣ上に２個のチップＣＨＩを搭載した基板組
立体ＢＮＤを、底面に絶縁性シート３６を接着配置した
外側ケースＲＦＳａ内に配置し、さらにこの基板ＦＰＣ
上に磁気回路ＰＦＣを組み込んだ後、シリコーン樹脂Ｓ
ＩＲ（図示せず）を充填しその上部に内側ケースＲＦＳ
ｂを外側ケースＲＦＳａに対して組み込み、外側ケース
ＲＦＳａと内側ケースＲＦＳｂとの側面接触部分を半田
付等により電気的に接続する。

次にこれらの内側ケースＲＦＳｂおよび外側ケースＲＦ
Ｓａの外面に設けられている凹状の絞り部30，33に上側
磁石体ＢＩＭａおよび下側磁石体ＢＩＭｂを配置した
後、この上側磁石体ＢＩＭａの外縁部と内側ケースＲＦ
Ｓｂの内側とで形成される図示しない隙間に整列巻きさ
れたバイアスコイルＢＩＣを配置し、これらを外側シー
ルドケースＳＨＩａ内に収納し、更に内側シールドケー
スＳＨＩｂを組み込み、外側シールドケースＳＨＩａと
内側シールドケースＳＨＩｂとの側面接触部分を溶接等
により磁気的に接続する。

次にシールドケースＳＨＩの４隅から外側ケースＲＦＳ
ａの切欠き部35，外側シールドケースＳＨＩａの切欠き
部54を介して突出している前記基板ＦＰＣの外部接続端
子接続部３を内側シールドケースＳＨＩｂの切欠き部58
を介してその背面に折り曲げ部２をもって第１図に示す
ように折り返し、内側シールドケースＳＨＩｂの背面全
体を覆うように組み合わせて配置し、これらの接続部３
にそれぞれ設けられている半田等で被覆された各外部接
続端子9bに、コンタクトパッドＣＮＰを各開口部に搭載
した端子固定板ＴＥＦを接触配置して熱圧着等により各
外部接続端子9bとコンタクトパッドＣＮＰを半田付等に
より電気的に接続させる。

次にこれらの組立体をパッケージングケースＰＫＧ内に
収納し、端子固定板ＴＥＦとパッケージングケースＰＫ
Ｇの接触部においてハーメチックシール等の封止を行っ
て組み立てられる。

このようにして組み立てられたデバイスの一部破断斜視
図を第１図に、また断面図を第２図Ｂに示している。

第４図は基板ＦＰＣを示す図であり、同図Ａはその平面
図、同図Ｂは４隅から突出している外部接続端子の接続
部を折り返し組み合わせて配置した平面図、同図Ｃは同
図Ａの４Ｃ−４Ｃ拡大断面図、同図Ｄは同図Ａの４Ｄ−
４Ｄ拡大断面図である。同図において、基板ＦＰＣは、
中央部に角形状のチップ搭載部１と、この４隅の巾の小
さい折り曲げ部２（2a，2b，2c，2d）と、この先端部に
角形状の外部接続端子接続部（以下接続部と称する）３
（3a，3b，3c，3d）とを有し、全体形状がほぼ風車状を
なして一体的に形成されており、また、このチップ搭載
部１の対向辺側には第５図に示すように２個のチップＣ
ＨＩを搭載しその端子部を接続させる２重枠構造の矩形
状開口部４（4a，4b）および位置決め用の３個の穿孔５
（5a，5b，5c）が設けられ、さらに１個の接続部3cの先
端部には位置決め用の基板突出部６が設けられている。

また、この基板ＦＰＣは第４図Ｃに示すようにほぼ絶縁
層−配線層−絶縁層の３層構造になっており、厚さ例え
ば約50μｍ程度のポリイミド樹脂フィルムからなるベー
スフィルム７上にエポキシ系の接着剤８を介して銅薄膜
を形成し、これを所要のパターン形状にエッチングする
ことにより、第４図Ａに示すような配線用リード9a，円
形状の外部端子9b，楕円状のコイルリード接続用端子9
c，記号9dおよびインデックスマーク9e等のパターンが
形成され、さらにこれらの上面には前記同様な部材から
なる接着剤８を介して透光ないし半透光性のカバーフィ
ルム10が接着配置されている。

そして、この基板ＦＰＣの開口部４においては、チップ
ＣＨＩ搭載側となるベースフィルム７が高い精度の寸法
で開口が形成され、また、その上面側カバーフィルム10
には比較的寸法の大きい開口が形成され、さらにベース
フィルム７とカバーフィルム10の間には配線用リード9a
が露出し、この配線用リード9aの表面には例えば錫メッ
キ層11が形成され、開口形状が２層構造でかつ２重枠構
造を有して形成されている。前記チップＣＨＩは、この
露出された配線用リード9a上に例えばリードボンディン
グされる。一方、接続部３においては、同図Ｄに示すよ
うにカバーフィルム10の前記円形状外部端子9bおよび図
示しない楕円状の外部端子9cと対応する部位に円形状の
開口12が形成され、その開口12から露出した外部端子9
b，9c銅薄膜パターン上にはめっき或るいはディップ等
による半田層13が形成されている。そして、これらの接
続部３に設けられた各外部端子9b，9cは各接続部3a，3
b，3c，3dおよび折り曲げ部2a，2b，2c，2d並びにチッ
プ搭載部１上に連続して形成された各配線用リード9aに
接続され、これらの配線用リード9aはチップ搭載部１に
設けられた各開口部4a，4bの開口端の一部に各接続部3
a，3b，3c，3dのブロック毎に集結してその先端部が各
開口部4a，4b内に露出されている。すなわち第４図Ａに
示すように接続部3aの配線用リード9aは開口部4aの左上
部に、接続部3bの配線用リード9aは開口部4bの左下部
に、接続部3cの配線用リード9aは開口部4aの右上部に、
また接続部3dの配線用リード9aは開口部4bの右下部にそ
れぞれ配線されている。

そして、この基板ＦＰＣは、第３図で説明した工程で各
接続部3a，3b，3c，3dが各折り曲げ部2a，2b，2c，2dで
折り曲げられて同図Ｂに示す如く内側シールドケースＳ
ＨＩｂの背面全体を覆うように組み合わされ、半田層13
を形成した各外部端子9b，9cが表面に露出し、また、配
線用リード9a，記号9dおよびインデックスマーク9eは表
面がカバーフィルム10により被覆されているので、これ
らのパターンはカバーフィルム10を透かして容易に判読
できるように構成されている。

このような構成において、基板ＦＰＣはポリイミド樹脂
フィルムを用い、チップ搭載部１の４隅に各折り曲げ部
2a，2b，2c，2dを介して各接続部3a，3b，3c，3dを設け
た風車状に構成し、これらの各接続部3a，3b，3c，3dを
折り返し組み合わせて外部端子部を構成したことによ
り、チップ搭載部１と接続部とが２層配線構造となるの
で、接続部３の面積を小さくすることなくチップ搭載部
１の面積を大きくさせ、併せて外部端子部の多端子化が
可能となり、全体形状を小形化することができる。

また、このような構成において、各外部端子9bからチッ
プ搭載部１の各開口部4a，4bまでの配線リード9aを大幅
に短縮できるので、外部雑音等による影響を大幅に減ら
すことができる。すなわちＳ／Ｎ比の高い信号を入出力
させることができる。さらに接続部3cの一端に基板突出
部６を設けるとともに、この突出部６にインデックスマ
ーク9eを設けたことにより、折り返し組み立てた際の基
板中央部の表示用，ケースＲＦＳおよびＳＨＩ（第２図
参照）に組み込む際の位置合わせ用，配線リード9aの種
類の区別用あるいは製品型式の表示用等の判別に利用し
てその判別が容易となるので、組み立ておよび基板管理
等を合理化することができる。また、基板ＦＰＣのチッ
プ搭載部１の両端側に穿孔5a，5b，5cを設けたことによ
り、基板ＦＰＣの左右の区別、チップＣＨＩの位置決め
等が容易となり、同様に組み立て性を合理化することが
できる。

第５図は前述した基板ＦＰＣにチップＣＨＩを搭載した
平面図を示したものである。同図において、基板ＦＰＣ
のチップ搭載部１には２個のチップＣＨＩが開口部4a，
4b間に並列配置して搭載された基板組立体ＢＮＤが構成
されており、このチップＣＨＩの１個は、例えば1Mbの
２ブロックが一体化して構成され、２個のチップＣＨＩ
では４ブロック、合計で4Mbチップを構成している。

さて本発明の課題は、フレキシブル基板の有効活用と基
板組立体ＢＮＤのハンドリング性及び外部接続端子接続
部３の折り曲げ時における位置合わせ向上にある。即
ち、前述した基板ＦＰＣは、風車状であるため素材の活
用効率が低く、またハンドリング性及び位置合わせの点
で必ずしも満足できるものではなかった。

かかる課題を解決した本発明の第１及び第２の実施例を
第６図及び第７図に示す。図において第４図Ａと同一符
号は、同一構成要素を示している。本発明の基本構成
は、基板ＦＰＣの外形形状をほぼ矩形状となすことにあ
り、これにより基板ＦＰＣの素材となるフィルムの無駄
を抑えて有効活用が図られ、またデバイス組立時のハン
ドリング性を向上せしめるものである。更に外部接続端
子群を統合化することにより、ハンドリング性更には端
子の位置合わせ精度を向上することができる。

第６図の実施例は、チップ搭載部１と外部接続端子接続
部３とをほぼ等面積となし、その境界部の中央部を切り
抜いて幅狭とし、ここを折り曲げ部２（2a，2b）として
利用するものである。かかる構成によれば、素材となる
フィルムの有効活用が図られ、また接続部３が１ケ所に
集中統合化されているので基板組立時のハンドリング性
及び位置合わせ精度は大きく向上する。

第７図の実施例は、チップ搭載部１の両側に一対の外部
接続端子接続部3a，3bを設け、それらの境界部の中央部
を切り抜いて幅狭とし、ここを折り曲げ部２（2a，2b，
2c，2d）として利用するものである。かかる構成によれ
ば、第６図の実施例同様素材となるフィルムの有効活用
が図られ、また接続部３が２ケ所に集中統合化されてい
るので基板組立時のハンドリング性及び位置合わせ精度
は大きく向上する。

〔発明の効果〕

以上詳しく説明したように本発明によれば、磁気バブル
メモリチップを搭載するフレキシブル配線基板の有効活
用が図られ、また基板のハンドリング性、位置合わせ精
度が向上し、組立性が極めて良好となる効果を有する。

【図面の簡単な説明】

第１図は本発明に至る過程における磁気バブルメモリデ
バイスの全体を示す一部破断斜視図、第２図Ａは底面
図、第２図Ｂは同図Ａの２Ｂ−２Ｂ断面図、第３図は積
み重ね構造を示す分解斜視図、第４図は基板ＦＰＣを説
明する図、第５図は基板ＦＰＣにチップＣＨＩを搭載し
た基板組立体ＢＮＤを示す平面図である。第６図及び第
７図は本発明の２つの実施例を示す平面図である。 ＦＰＣ……フレキシブル配線基板、 １……チップ搭載部、 2a，2b，2c，2d……折り曲げ部、 ３，3a，3b……外部接続端子接続部、 ４，4a，4b……開口部、9a……配線用リード、 9b……外部端子。

フロントページの続き (72)発明者 二見 利男 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 濱本 辰雄 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (56)参考文献 特開 昭60−15888（ＪＰ，Ａ) 特開 昭55−14506（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】チップ搭載部及び外部接続端子接続部を有
   するフレキシブル配線基板のチップ搭載部に搭載され、
   これと電気的に接続された磁気バブルメモリチップを、
   ２組の対向する２辺にそれぞれ巻線を施した長方形環状
   のコアに囲まれた位置に配置し、上記磁気バブルメモリ
   チップ、巻線及びコアを回転磁界閉じ込めケースで覆う
   ようになした磁気バブルメモリ装置において、 ほぼ矩形状に形成された上記フレキシブル配線基板をチ
   ップ搭載部と外部接続端子接続部とをほぼ等面積とな
   し、その境界部で折り曲げるように構成したことを特徴
   とする磁気バブルメモリ装置。
2. 【請求項２】上記外部接続端子接続部をチップ搭載部の
   両側に一対設け、該一対の外部接続端子接続部をチップ
   搭載部との境界部で折り曲げるように構成したことを特
   徴とする特許請求の範囲第１項記載の磁気バブルメモリ
   装置。