JPH0640254B2

JPH0640254B2 - カラ−表示装置

Info

Publication number: JPH0640254B2
Application number: JP58247756A
Authority: JP
Inventors: 孝之小林
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1983-12-31
Filing date: 1983-12-31
Publication date: 1994-05-25
Anticipated expiration: 2009-05-25
Also published as: JPS60144793A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はカラー表示装置に関する。

〔従来技術〕

カラー表示装置において画面上に描く図形の色を選ぶ場
合、従来は第１図(a)に示すように、画面上に選択可能
な色を呼び出してマトリクス状に表示させ、選択する色
の番号をキー入力して指定するものや、第１図(b)に示
すように、画面の一部に帯状にして選択可能な色を表示
し、同様に選択する色の番号をキー入力するものがあ
る。

〔従来技術の問題点〕

しかしながら、上記のようなカラー表示装置では、一度
色を選択したあとはその色の番号はどこにも記録された
り表示されたりしないから、指定した色の番号を忘れた
場合、分からなくなって困ることがあった。特に多数の
色を選択可能な場合は、似かよった色がたくさんあるた
め、同じ色のつもりで違う色を指定してしまう可能性も
ある。また、色を微妙に変化させたい場合にも色の指定
がしにくいという問題があった。

〔発明の目的〕

この発明は上記事情に鑑みて成されたもので、現在指定
している色を常に確認することができ、色の選択がしや
すいカラー表示装置を提供することを目的とする。

〔発明の要点〕

指定された色のカラーコードとそのサンプル色を画面上
に表示することにより指定色が確認できるようにしたこ
とである。

また、指定色のカラーコードを画面上に表示すると共
に、表示中のカラーコードを自由に変化させて画面上の
表示色も同時に変化させることができるようにしたこと
である。

〔第１実施例〕以下、第２図ないし第８図を参照してこの発明の第１実
施例を説明する。第２図はカラー表示装置のシステム図
である。図中、１は入力装置で、その入力データはＣＰ
Ｕ（中央処理装置）に入力される。このＣＰＵ２には主
記憶装置を成すメモリ３が接続され、ＣＰＵ２との間で
データの授受が行われる。またＣＰＵ２にはプリンタな
どの出力装置４も接続され、ＣＰＵ２の出力データがプ
リントアウトされる。

ＣＰＵ２が処理して出力する表示データはセレクタ５
からデータとして出力し、ビデオＲＡＭ（ランダムア
クセスメモリ）６に書込まれる。このときＣＰＵ２は同
時にビデオＲＡＭ６に対するアドレスデータと書込み
指令信号とを出力する。而してアドレスデータはセ
レクタ７へ入力し、データとして出力してビデオＲＡ
Ｍ６へ供給される。また書込み指令信号はオアゲート
８を介しビデオＲＡＭ６の端子ＷＲＩＴＥに入力され
る。

上記ビデオＲＡＭ６は第５図に示すように、赤(R)，緑
(G)，青(B)の各色に対するＲＡＭ６Ｒ，６Ｇ，６Ｂを有
し、そのメモリ構成は表示画面と一対一の関係にある。
而して図示するように、メモリ上を図示する方向のｘ
軸、ｙ軸によるｘｙ座標にて規定し、画素の座標を
（ｘ，ｙ）_Ｉにより表わすことにする。

ビデオＲＡＭ６の各ＲＡＭ６Ｒ，６Ｇ，６Ｂからパラレ
ルに出力される表示データは対応して３系統設けられて
いるＰ→Ｓ変換器９に入力してシリアルデータに変換さ
れ、３系統設けられているＤ／Ｍ変換器１０に与えられ
る。そしてビデオ信号に変換されてＣＲＴ表示装置１１
に与えられ表示される。

また１２はＴＶタイミング＆表示アドレス制御回路であ
り、アドレス制御信号を出力し、セレクタ７を介しビ
デオＲＡＭ６へ供給する。またＰ→Ｓ変換器９に対しロ
ードクロックを供給し、更にＣＲＴ表示装置１１に対し
水平、垂直同期信号を供給する。

パレット入力装置１３は指定された色のカラーコードと
そのサンプル色であるパレットとを画面上に表示させる
ためにカラーデータを入力する装置である。そして入力
したカラーデータはパレット制御回路１４に入力され
る。而してパレット入力装置１３は第４図(a)，(b)に示
すような装置を利用する。即ち、第４図(a)の場合、両
端に電流源１５を接続されるボリュームスイッチＶＲ
と、このボリュームスイッチＶＲの出力をディジタルデ
ータＤ_ｎ〜Ｄ_０に変換するＡ／Ｄコンバータ１６とから
成っている。ここで、上記カラーデータは赤(R)、緑
(G)，青(B)夫々を表わす各４ビットのデータから成り、
第４図(a)の回路は赤、緑、青の夫々に対し個別に設け
られている。したがってカラーデータの成分の赤、緑、
青の各データを個別に自由に変化させうるようになって
いるので、カラーデータは例えば、ＲＧＢの順に表現す
るとき、０００〜９９９まで変化する。

第４図(b)も同様にＲ，Ｂ，Ｇの各成分に１つづ個別に
設けられている回路であり、アップキー17、ダウンキー
１８及びアップダウンカウンタ１９から主として成る。
即ち、アップキー１７の一端は接地され、他端は抵抗Ｒ
ｕを介し電源端子＋Ｖに接続されている。そしてその出
力端子はアップダウンカウンタ１９の端子ｕ_pに接続さ
れている。またダウンキー１８の一端は接地され他端は
抵抗Ｒｄを介し上記電源端子に接続されている。そして
その出力端子は上記カウンタ１９の端子Ｄ_ownに接続さ
れている。このカウンタ１９には所定時にプリセットデ
ータ及びロード信号が入力して上記プリセットデータが
セットされる。そしてその後、アップキー１７またはダ
ウンキー１８の操作により上記プリセットデータはアッ
プまたはダウンし、ディジタルデータＤ_ｎ〜Ｄ_０（上述
した４ビットデータ）として出力する。

パレット制御回路１４は入力されるカラーデータをビデ
オＲＡＭ６に対しカラーコードのデータとして書込むと
共にパレットのデータとして書込むための処理回路であ
る。そのためカラーコード及びパレットのデータをセ
レクタ５を介しビデオＲＡＭ６に与えるほか、アドレス
データをセレクタ７を介しビデオＲＡＭ６に与え、更
に書込み指令信号がオアゲート８を介し与えられる。

次に第３図によりパレット制御回路１４の詳細構成を説
明する。パレット入力装置１３からのカラーデータは
ラッチ２０にタイミング制御回路２１が信号を出力す
るときラッチされる。またそのラッチデータはセレク
タ２２の端子Ａ及びセレクタ２３の端子ＲＧＢに入力す
る。セレクタ２２に入力したカラーデータ（＝）は
タイミング制御回路２１が出力する信号によって選択
出力されたとき上記セレクタ５を介しビデオＲＡＭ６に
書込まれる。他方、セレクタ２３の端子ＲＧＢのＲ，
Ｇ，Ｂは夫々、カラーデータの赤、緑、青の各成分の
４ビットデータが入力する端子であり、タイミング制御
回路２１が出力する２ビットの信号によってＲ，Ｇ，
Ｂの順に１づつ選択され、端子Ａから出力されてコード
アドレスとしてキャラクタジェネレータ２４に入力す
る。このキャラクタジェネレータ２４はまたラスタカウ
ンタ２５が端子ｒから出力するラスタアドレスも供給
され、その結果、上記Ｒ，Ｇ，Ｂの成分に対応するパタ
ーンデータが端子Ｐから出力し、Ｐ→Ｓ変換器２６に
供給される。

上記ラスタカウンタ２５はタイミング制御回路２１が出
力するリセット信号によってリセットされ、またアッ
プカウント信号によってアップカウント動作を行うこ
とを繰返す。Ｐ→Ｓ変換器２６はタイミング制御回路２
１が出力するクロックに駆動されて上記パターンデー
タをパラレルデータからシリアルデータに変換しセ
レクタ２７の端子Ａに供給する。このセレクタ２７はタ
イミング制御回路２１からの信号によって上記シリア
ルデータを選択されるとデータとしてセレクタ２２の
端子Ｂに入力し、更にセレクタ２２から出力されるとセ
レクタ５を款しビデオＲＡＭ６に供給される。即ち、上
記カラーデータがキャラクタジェネレータ２４によっ
て対応するカラーコードに変換されてビデオＲＡＭ６へ
書込まれることになる。

ラッチ２８はカラーコードを表示する際の文字色データ
および背景色データがラッチされており、夫々をセ
レクタ２７の端子Ｂまたは端子Ｃに与えている。そして
セレクタ２７から選択出力されたときにはセレクタ２
２，５を介しビデオＲＡＭ６へ供給される。

パレット部アドレスラッチ２９はパレットを表示する画
面上の原点の座標（ｘ_０，ｙ_０）がプリセットされてお
り、ｘ_０，ｙ_０の各座標データ，は夫々、セレクタ
３０の端子Ａまたはセレクタ３１の端子Ａに入力され
る。またコード部アドレスラッチ３２は同様にカラーコ
ードを表示する原点の座標（ｘ_１，ｙ_１）がプリセット
されており、ｘ_１の座標データ、ｙ_１の座標データ
は夫々、セレクタ３０の端子Ｂまたはセレクタ３１の端
子Ｂへ入力される。而して上記セレクタ３０，３１は共
に、タイミング制御回路２１が出力する信号が印加さ
れて上記座標データ及びまたは及びを選択され
ると、それらをデータ及びとして加算器３３または
加算器３４の各端子Ｂに供給する。

一方、加算器３３の端子Ａにはカウンタ３５の計数デー
タｎを示すデータが入力し、また加算器３４の端子Ｂ
にはカウンタ３６の計数データｍを示すデータが入力
する。而してカウンタ３５は２４進カウンタであり、タ
イミング制御回路21が出力するリセット信号３７によっ
てリセットされ、またアップカウント信号によってア
ップカウント動作し、更にダウンカウント信号によっ
てダウンカウント動作する。他方、カウンタ３６は同様
に２４進カウンタであり、タイミング制御回路２１が出
力するリセット信号によってリセットされ、アップカ
ウント信号によってアップカウント動作する。

加算器３３，３４は共にタイミング制御回路21が出力す
る信号４２の入力時に端子Ａ，Ｂに入力中の各データを
加算し、その結果データをアドレスデータとしてセレ
クタ７を介しビデオＲＡＭ６へ供給する。

第６図は上記キャラクタジェネレータ２４に関する説明
を行うもので、(a)は１キャラクタの構成を示してい
る。即ち、１キャラクタは８×８ドットよりなり、図示
する方向にラスタアドレスｒ₀₇（上記ラスタアドレス
と同一）によってアドレスされるときその８ビットのパ
ターンデータＰ（上記パターンデータと同一）Ｐ_０７
が読出される。また(b)はコードアドレスＣ（上記コー
ドアドレスと同一）とラスタアドレスｒ_０７によって
キャラクタジェネレータ２４から読出されるパターンデ
ータＰ_０７との入出力関係を示す。更に(C)はキャラク
タジェネレータ２４に記憶されているキャラクタのパタ
ーンデータの内容とコードＣ、ラスタアドレスｒ、パタ
ーンＰとの関係を示すものである。

次に第７図および第８図を参照して上記第１実施例の動
作を説明する。なお、第７図のフローチャートはＣＰＵ
２が実行する処理フローを示すものではなく、パレット
制御回路１４内のタイミング制御回路２１のタイミング
制御下に実行されるパレット及びカラーコードの表示動
作フローを示すものである。

パレット及びカラーコードの表示を実行開始するとき、
先ずパレットの表示処理から動作を開始する。而してそ
の前処理としてパレット制御回路１４等では、セレクタ
２２，５，７，３０，３１が夫々データ，，，
，30を選択出力するための動作が、タイミング制御回
路２１からの信号，，及びＴＶタイミング＆表示
アドレス制御回路１２からの信号の各出力によって行
われる。

次にパレット入力装置１３からカラーデータの入力す
る。この場合、カラーデータのＲ，Ｇ，の各成分に
つき設けられている第４図(a)のボリュームスイッチＶ
Ｒを操作するか、または第４図(b)のアップキー１７あ
るいはダウンキー１８を操作する。而して第４図(a)の
回路の場合、ボリュームスイッチＶＲの出力はコンバー
タ１６によリディジタル量のＲ，Ｇ，Ｂ各４ビットのカ
ラーデータとなる。他方、第４図(b)の場合、アップダ
ウンカウンタ１９には所定時にプリセットデータがセッ
トされており、したがってその値に対してアップキー１
７またはダウンキー１８を操作し、所望のＲ，Ｇ，Ｂの
データを得る。なお、色の指定が終り、そのカラーコー
ドとパレットとが表示され、またその指定色による図形
を表示させているときに、途中で上記パレット入力装置
１３を操作してＲ，Ｇ，Ｂの何れかの成分を変化させる
と、それに応じてカラーコードとパレットも変化し、ま
た表示図形の色も同時に変化する。

このようにして得られるカラーデータ（記号Ｃによって
も表わす）はタイミング制御回路２１が出力する信号
によりラッチ２０にラッチされる。以上が第７図(a)の
ステップＳ_１の動作である。次にステップＳ_２，Ｓ_３の
動作となる。

即ち、タイミング制御回路２１がカウンタ３６，３６に
対しリセット信号，の夫々出力してリセットし、計
数データｍ，ｎを共に「０」とする。

次にステップＳ_４の動作が実行され、タイミング制御回
路２１は加算器３３，３４に対し信号42を出力し、夫々
に加算動作を実行させる。このとき、加算器３３には、
入力端子Ａにカウンタ３５の計数データｎ（データ
）、入力端子Ｂにはパレット部アドレスラッチ２９か
らのｘ_０の座標データが入力しており、したがってそ
の加算出力ｘはｘ＝ｘ_０＋ｎ（ｎ＝０）となり、セレク
タ７に入力する。他方、加算器３４では入力端子Ａにカ
ウンタ３６の計数データｍ（データ）、入力端子Ｂに
はパレット部アドレスラッチ２９からのｙ_０の座標デー
タが入力しており、したがってその加算出力ｙはｙ＝
ｙ_０＋ｍ（ｍ＝０）となりセレクタ７に入力する。

次にステップＳ_５の動作により、上記座標データｘ＝ｘ
_０、ｙ＝ｙ_０による座標（ｘ_０，ｙ_０）に対しカラーデ
ータＣがビデオＲＡＭ６に書込まれる。この場合、タイ
ミング制御回路２１から書込み指令信号がビデオＲＡ
Ｍ６に印加され、またラッチ２０からのカラーデータＣ
がセレクタ22，５を介しビデオＲＡＭ６に入力され、書
込まれる。そしてビデオＲＡＭ６に書込まれたカラーデ
ータＣはＰ→Ｓ変換器９、Ｄ／Ａ変換器１０を介しＣＲ
Ｔ１１のパレット表示エリア内の座標（ｘ_０，ｙ_０）の
位置に対応する色にて表示される（第８図参照）。

次にステップＳ_６の動作によりカウンタ３５がカウント
動作（ｎ＝ｎ＋１）を行う。そのためカウンタ３５に対
しアップ信号が与えられ＋１動作が行われる。したが
ってｎ＝１となる。次にステップＳ_７の動作に移り、計
数データｎが「24」になったか否かが判断される。而し
てこの数字「２４」は第８図に示すように、パレット表
示エリアのｘ座標方向の長さが２４ドット分であること
に対応する。また計数データｎが「24」か否かの判断
は、タイミング制御回路２１自身がカウンタ３５に対し
２４発アップ信号を出力した時点でその出力を自動停
止することによって行われる。

このようにして計数データｎが「24」ではないためステ
ップＳ_４の動作に移り、座標（ｘ₀₊₁，ｙ₀₊₁）が得ら
れ、以下、ステップＳ_５Ｓ_６の動作によりビデオＲＡＭ
６の座標（ｘ₀₊₁，ｙ₀₊₁）に対応する画面上に着色がな
される。また計数データｎが「２」となる。そしてステ
ップＳ_７の動作後ステップＳ_４に戻る。また、以下は計
数データｎが「２４」になるまで同一動作が実行され、
ビデオＲＡＭ６の座標（ｘ_０＋２，ｙ_０＋２）〜（ｘ_０
＋２３，ｙ_０＋２３）に対応する画面上に順次着色がな
される。その結果、ｙ座標ｙ_０の水平方向に２４ドット
分の着色が終る。そしてステップＳ_８の動作に移り、カ
ウンタ３６に対しアップ信号４１が供給されてｍ＝ｍ＋
１の加算動作が行われる。したがってｍ＝１となる。次
いでステップＳ_９の動作に移り、計数データｍが「２
４」か否かが判断される。而してこの数字「２４」は計
数データｎの「２４」と同様、パレット表示エリアのｙ
座標方向の長さが２４ドット分であることに対応してい
る。また計数データｍが「２４」か否かの判断はアップ
信号４２が２４発出力して停止することによる。

次にステップＳ_３に戻り、計数データｎが「０」とされて
以下、ステップＳ_４〜Ｓ_７の動作が２４回実行される。
即ち、ｙ座標ｙ_１の水平方向に24ドット分の着色が行わ
れる。そしてステップＳ_８で計数データｍが「２」とな
るとステップＳ_９の動作後、ステップＳ_３に戻る。

以下は上述したことと同様であり、計数データｍが「２
４」となるまで、即ち、ｙ座標がｙ₂₄になるまでステッ
プＳ_３〜Ｓ_９が繰返し実行され、ｙ座標ｙ_２〜ｙ₂₄の水
平方向に２４ドット分の着色がなされる。その結果、２
４×２４ドット分のエリアにパレットの表示の実行が終
了する。

次にステップＳ₁₀以下のカラーコードの書込み動作が開
始される。而してその前処理としてセレクタ２２，３
０，３１は夫々、信号，によってデータ，，
を夫々選択する。

次にステップＳ₁₀によりタイミング制御回路21内のレジ
スタｌにデータ「０」がセットされる。そしてステップ
Ｓ₁₁の動作によりセレクタ２３からカラーデータＣのＲ
成分が選択出力され、コードアドレスＣとしてキャラク
タジェネレータ２４に入力される。次にステップＳ₁₂に
よりカウンタ３６，３５の計数データｍ，ｎが共に
「０」とされる。そして加算器３３，３４の加算動作が
行われる。（ステップＳ₁₃）。この場合、加算器３３に
は計数データｎとコード部アドレスラッチ３２からの座
標データｘ_１とが入力しており、ｘ＝ｘ_１＋ｎ（ｎ＝
０）の加算が決定され、ｘ＝ｘ_１が出力してセレクタ７
に入力する。また加算器34には計数データｍとコード部
アドレスラッチ３２からの座標データｙ_１が入力してお
り、ｙ＝ｙ_１＋ｍ（ｍ＝０）の加算動作が実行され、ｙ
＝ｙ_１が得られてセレクタ７に印加される。

次にステップＳ₁₄によりタイミング制御回路21がリセッ
ト信号をラスタカウンタ２５に印加しラスタアドレス
ｒを「０」とする。そしてこのラスタアドレスｒはキャ
ラクタジェネレータ２４に与えられる。そのためステッ
プＳ₁₅の動作が実行され、キャラクタジェネレータ２４
から上記コードアドレスＣとラスタアドレスｒとにより
アドレスされてパターンデータＰ（８ビットデータ）が
読出され、Ｐ→Ｓ変換器２６に与えられ、信号の印加
によって読込まれる（ステップＳ₁₆の動作）。そしてそ
の１ビット目がセレクタ２７のＢレジスタに入力する。
次にそのＢレジスタ内の上記パターンデータＰ＝０の１
ビット目の内容がデータ“１”か否かを判断し、“１”
であればラッチ２８からの文字色データをセレクタ２７
から出力し、セレクタ２２，５を介しビデオＲＡＭ６に
供給する。このときビデオＲＡＭ６にはセレクタ７から
座標（ｘ_１，ｙ_１）が与えられ、また書込み指令信号
が入力している。そのため表示時には画面上の座標（ｘ
_１，ｙ_１）の１ドットが上記文字色で表示されることに
なる。他方、上記１ビット目がデータ“１”でなければ
ラッチ２８から背景色データがセレクタ２７によって選
択されてビデオＲＡＭ６に書込まれ（ステップＳ₁₉）座
標ｘ_１，ｙ_１）に背景色で表示される。

次にステップＳ₂₀に進み、Ｐ→Ｓ変換器２６から上記パ
ターンデータＰの２ビット目が出力されＢレジスタに入
力される。またパターンデータの８ビット目か否かを判
断し（ステップＳ₂₁）、２ビット目であるからステップ
Ｓ₂₂に進み、計数データｎが＋１されて１となり、また
加算器３４がｘ_１＋ｎの加算を行ってｘ_１＋１を得、セ
レクタ７へ与え。次いてステップＳ₁₆へ戻る。

以下、パターンデータＰの８ビット目がＢレジスタにシ
フト出力されるまで、ステップＳ₁₆〜Ｓ₂₃が更に７回繰
返される。この結果、カラーデータＣのＲ成分に対する
カラーコードのラスタアドレスｒが「０」で、パターン
Ｐ_０〜７までの８ドット分がビデオＲＡＭ６のカラーコ
ード表示エリアの座標（Ｘ_１、ｙ_１）〜（ｘ_１＋７、ｙ
_１）の各ドットに対し書込れる。

次にステップＳ₂₄に進み、カウンタ３６が加算動作を行
つて計数データｍが「１」となる。そして加算器３４に
て加算ｙ＝ｙ_１＋ｍが行われ、ｙ＝ｙ_１＋１が得られて
セレクタ７に与えられる（ステップＳ₂₅）。次にステッ
プＳ₂₆によりラスタカウンタ２５にアップ信号２２が印
加され、ラスタアドレスが＋１されてｒ＝１となる。そ
してラスタアドレスｒが「８」か否かが判断される。而
してこの判断はタイミング制御回路２１にて行われる。
次いでステップＳ₂₈に進み、カウンタ３５にダウン信号
３９が７発印加されてｎ＝ｎ−７の減算動作が実行さ
れ、ｎ＝０が得られる。そしてステップＳ₂₃では加算器
３４の加算動作ｘ＝ｘ_１＋ｎが実行され、ｘ＝ｘ_１が得
られてセレクタ７に与えられる。次いでステップＳ₁₅に
戻る。

次にカラーデータＣのＲ成分のラスタアドレスｒ＝１に
対する次のパターンデータＰ（８ビットデータ）がキャ
ラクタジェネレータ２４から読出され、Ｐ→Ｓ変換器２
６に入力し、次いでその１ビット目が上記セレクタのＢ
レジスタに入力する。そしてステップＳ₁₆〜Ｓ₁₉の動作
により座標（ｘ_１ｙ_１＋１）にＲ成分のカラーコードの
１ドット分が書込まれる。そしてステップＳ₂₀〜Ｓ₂₃を
介しステップＲ₁₆に戻り、更にステップＳ₁₆〜Ｓ₂₃が６
回繰返されてＲ成分のカラーコードのラスタアドレスｒ
が「１」に対する８ドット分の書込みがなされる。そし
てステップＳ₂₄〜Ｓ₂₉の実行によりラスタアドレスｒが
「２」となり、次の８ドット分の書込み動作に移る。こ
のようにしてラスタアドレスｒが「８」になるまで更に
６回、ステップＳ₁₅〜Ｓ₂₉が実行され、これによって第
８図に示すように、Ｒ成分のカラーコード（例えば
「７」）の書込みが終了する。

次にステップＳ₃₀に進んでカウンタ３６のリセットによ
り計数データｍが「０」とされ、また加算器３４によっ
てｙ＝ｙ_１＋ｍ＝ｙ_１の加算が実行され、このｙ_１がセ
レクタ７に与えられる（ステップＳ₃₁）。次にステップ
Ｓ₃₂によりカウンタ３５の計数データｎが＋１され、而
していまｎ＝７であるからｎ＝８が得られる。そしてス
テップＳ₃₃では、加算器３３の加算動作ｘ＝ｘ_１＋ｎ＝
ｘ_１＋８が実行され、その結果がセレクタ７に与えられ
る。次にステップＳ₃₄ではレジスタｌが＋１されて
「１」となり、そのｌが「１」か、「２」か、「３」かが
判断される。而してここでは「１」であり、（ステップＳ
₃₅）、ステップＳ₃₆の動作に移ってセレクタ２３からカ
ラーデータＣのＧ成分のデータが選択されてコードアド
レスＣとしてキャラクタジェネレータ２４に与えられ
る。そしてステップＳ₁₄の動作に戻る。この結果、以下
は上述したステップＳ₁₄〜Ｓ₂₉の実行によりＧ成分のカ
ラーコードの書込み動作がＲ成分のとき同様に実行され
る。そしてこのＧ成分のカラーコードの書込みが終了す
るとステップＳ₃₀〜Ｓ₃₄の動作によりｌが「２」とな
り、ステップＳ₃₈の動作によってセレクタ２３からカラ
ーコードＣのＢ成分が出力され、コードアドレスＣとし
てキャラクタジェネレータ２４に供給される。したがっ
て次にＢ成分のカラーコードの表示動作がステップＳ₁₄
〜Ｓ₂₉の実行され、それが終るとステップＳ₃₀〜Ｓ₃₄の
動作によりｌ＝３となりステップＳ₃₇に進む。そのため
入力装置１から直線データ等の描くための操作を行って
ＣＰＵ２から表示データを出力させ、それをセレクタ５
を介しビデオＲＡＭ６に送って書込む処理が実行され
る。この結果、指定した色に対するパレットとそのカラ
ーコードの書込み動作が終了する。

〔第２実施例〕次に第９図ないし第１３図を参照して第２実施例を説明
する。この第２実施例は画面上に第１実施例のような特
別なエリアを設けてカラーコードとパレットを表示する
のではなく、画面上の任意のエリアに他の図形と重ねて
表示するようにしたものである。

第９図はシステム図である。なお、第２図に示す第１実
施例のシステム図と同一構成部には同一番号を付してそ
の説明を省略する。アドレス制御装置４０はビデオＲＡ
Ｍ６にＣＰＵ２が表示データを書込み際のアドレス制
御、ビデオＲＡＭ６のリフレッシュ動作時のアドレス制
御及びパレット制御回路４１に対するアドレス制御を行
う。而してＣＰＵ２による表示データ書込み時には、表
示データはＣＰＵ２とビデオＲＡＭ６間のデータバスを
介しビデオＲＡＭ６へ送出され、またアドレスデータは
ＣＰＵ２とアドレス制御装置４０間のアドレスバスを介
しアドレス制御装置４０に送られ、更にビデオＲＡＭ６
へ送られる。

パレット制御回路４１はパレット入力装置１３によって
入力されたカラーデータを内部のラッチにラッチしてカ
ラーコード及びパレットのデータを発生し、また上記ア
ドレス制御下に画面上の所定位置に上記カラーコード及
びパレットを表示する機能を有する。そして上記カラー
コード及びパレットのデータはセレクタ４２、Ｄ／Ａ変
換器10を介しＣＲＴ表示装置１１に送られる。またパレ
ット制御回路４１内には表示中のカラーコード及びパレ
ットを個別にＯＮ，ＯＦＦするスイッチを有し、そのス
イッチの出力信号がセレクタ４２に印加されて開閉制
御している。タイミングジェネレータ４３はアドレス制
御装置４０にドットクロックを、Ｐ→Ｓ変換器９に対
しシフトクロックを、ビデオＲＡＭ６に読出しクロッ
クを、セレクタ４２に制御信号を、ＣＲＴ表示装置
11に水平、垂直同期信号を夫々出力する。第１０図は
パレット制御回路１４の具体的回路を示す。パレット入
力装置１３から入力されたカラーデータはラッチ４４に
ラッチされ、パレットデータとしてセレクタ４２に与え
られるほか、カラーコードのコードアドレスとしてセレ
クタ４５を介しキャラクタジェネレータ４６に与えられ
る。したがってキャラクタジェネレータ４６から読出さ
れるカラーコードのパターンデータがＰ→Ｓ変換器47に
入力され、その出力がセレクタ４８に入力する。そして
第１実施例同様、Ｐ→Ｓ変換器４７の出力によってセレ
クタ４８から文字色データまたは背景色データが選択出
力され、セレクタ４２へ与えられる。

コード表示選択回路４９はセレクタ４５に入力したカラ
ーデータを選択して両面上に表示させる回路であり、ア
ドレス制御装置４０からの座標データｘ，ｙおよびドッ
トクロックによってコードセレクタデータをセレクタ
４５に出力し、またラストアドレスをキャラクタジェ
ネレータ４６に出力し、更にコード表示可信号54をアン
ドゲート５１に出力する。このアンドゲート５１にはま
た上記カラーコードのＯＮ／ＯＦＦスイッチの出力が入
力しゲート制御される。

パレット表示選択回路５０はパレット表示可信号を上
記ドットクロック及びアドレス制御装置４０からの座標
データｘ，ｙによって作成し、アンドゲート５２に与え
る。このアンドゲート５２はパレットのＯＮ／ＯＦＦス
イッチの出力によりゲート制御される。

第１１図は上記パレット表示選択回路５０の詳細回路を
示す。一致回路５３には上記座標データｘおよびプリセ
ットされているパレット表示位置の座標データｘ_０が入
力しており、その一致出力信号は８進のカウンタ５４の
端子Clearに入力する。このカウンタ５４のキャリー出
力はインバータ５５を介しアンドゲート５７に入力し、
水平側のパレット表示可信号Ｈになると共に、アンド
ゲート５６に入力する。このアンドゲート５６にはドッ
トクロックが入力しており、アンドゲート５６から出力
するときカウンタ５４に入力してカウントされる。

一方、一致回路５８には座標データｙと、プリセットさ
れている座標データｙ_０とが入力し、その一致出力信号
は８進のカウンタ５９の端子Clearに印加される。また
カウンタ５９のキャリー出力はインバータ６０を介しア
ンドゲート５７に加えられ垂直側のパレット表示可信号
Ｖになると共に、アンドゲート６１に入力する。アン
ドゲート６１にはタイミングジェネレータ４３からの水
平同期信号ＨＳＹＮＣが入力し、而してアンドゲート６
１から出力するとカウンタ５９によりカウンタされる。
そしてアンドゲート５７の出力がパレット表示可信号と
なる。

第１２図はコード表示選択回路４９の詳細回路を示す。
一致回路６２には座標データｘとプリセットされている
座標データｘ_１とが入力し、その一致出力信号は１２進
のカウンタ６３の端子Clearに印加される。またカウン
タ６３のキャリー出力はインバータ６４を介しアンドゲ
ート６６に加えられ、水平側のコード表示可信号Ｈに
なると共にアンドゲート６５に入力する。アンドゲート
65にはドットクロックが入力し、アンドゲート６５から
出力するとカウンタ６３によりカウントされる。そして
カウンタ６３の計数データはコードセレクトデータと
なる。

一方、一致回路６７には座標データｙ、プリセットされ
ている座標データｙ_１とが入力し、その一致出力信号は
４進のカウンタ６８の端子Clearに印加される。またカ
ウンタ６８のキャリー出力はインバータ６９を介しアン
ドゲート６６に加えられ、垂直側のコード表示可信号
Ｖになると共に、アンドゲート７０に入力する。アンド
ゲート７０には水平同期信号ＨＳＹＮＣが入力し、アン
ドゲート７０から出力してカウンタ６０によりカウント
される。そしてカウンタ６８の計数データがラスタアド
レスとなり、またアンドゲート６６の出力がコード表示
可信号となる。

次に上記実施例の動作を第１３図を参照して説明する。
ここでは簡単化のため、パレットを８×８ドット、カラ
ーコードの１キャラクタを４×４ドット構成として説明
する。パレット入力装置13からカラーデータを入力する
とパレット制御回路４１内のラッチ４４にラッチされ
る。そしてセレクタ４２に入力し、パレットＯＮ／ＯＦ
Ｆスイッチがオンされていればパレット表示選択回路５
０が出力するパレット表示可信号がアンドゲート５２
から出力したタイミングでカラーデータをパレットデー
タとしてセレクタ４２から出力させ、画面上に表示させ
る。また上記カラーデータはセレクタ４５にも入力す
る。このときコード表示選択回路４９からコードセレク
トデータが出力するとセレクタ４５から出力してキャ
ラクタジェネレータ４６にコードアドレスとして入力さ
れる。またキャラクタジェネレータ４６にはコード表示
選択回路４９が出力するラスタアドレスが入力し、そ
のため対応するパターンデータが読出されてＰ→Ｓ変換
器４７に入力し、またその出力がセレクタ４８に入力す
る。したがってセレクタ４８からはカラーコードに対す
る文字色データまたは背景色データが出力し、セレクタ
４２に入力する。而してカラーコードＯＮ／ＯＦＦスイ
ッチがオンされていれば、コード表示選択回路４９が出
力するコード表示可信号がアンドゲート５１から出力
してセレクタ４２に与えられ、このコード表示可信号
の出力タイミングで上記文字色データまたは背景色デー
タがセレクタ４２から出力し、Ｄ／Ａ変換器１０に送ら
れて画面上にカラーコードが表示される。

次に、パレット表示選択回路５０及びコード表示選択回
路４９の動作を具体的に説明する。先ずパレット表示選
択回路５０では、一般回路５３，５４に入力している座
標データｘ，ｙはＣＲＴ表示装置１１の表示中、順次変
化している。而して垂直側の動きとして、座標データｙ
がプリセットされている座標データｙ_０に一致すると一
致回路５８から一致信号“１”が出力してカウンタ５９
をクリアし、こののち水平同期信号ＨＳＹＮＣが８発分
出力する間カウンタ５９にて夫々カウントされ、そのキ
ャリー出力が“１”となるまでの間、アンドゲート５７
にパレット表示可信号Ｖが与えられている。次に水平
側の動きとして、座標データｘがプリセットされている
座標データｘ_０に一致し、カウンタ５４がクリアされる
と、その後アンドゲート５６からドットクロックが出力
し、カウンタ５４に印加される。カウンタ５４は８進カ
ウンタであるから。ドットクロックを８発カウントする
とキャリーを出力してアンドゲート６１を閉じるから、
上記ドットクロック８発分の期間だけパレット表示可信
号Ｈがアンドゲート５７に供給される。従って第１３
図(a)に示すＨのタイミングと、同図(b)に示すＶの
タイミングのアンド期間だけパレット表示可信号が出
力される。即ち、プリセットされている座標ｘ_０，ｙ_０
を原点として８×８ドットの正方形の区間にパレットの
表示がなされることになる。

他方、コード表示選択回路４９では、座標データｙがプ
リセットされている座標データｙ_０に一致し、一致回路
６７から“１”の一致信号が出力してカウンタ６８をク
リアすると、その後水平同期信号ＨＳＹＮＣが４発出力
してカウンタ６８からキャリー出力（“１”）があるま
での間、アンドゲート６６にコード表示可信号Ｖを供
給している。そしてこの期間中において、座標データｘ
がプリセットされている座標データｘ_１に一致し、一致
回路６２から“１”の一致信号が出力してカウンタ６３
がクリアされると、その後ドットクロック12発がアンド
ゲート６５から出力してカウントされ、そのキャリー出
力が“１”となるまでの間、コード表示可信号Ｈがア
ンドゲート６６に与えられ、従ってコード表示可信号
が出力する。而してこのコード表示可信号は上記アン
ドゲート６６の開成中、４回出力することになる。また
カウンタ６８の計数データはラスタアドレスデータとな
り、またカウンタ６３の計数データはコードセレクタデ
ータとなる。そのためプリセットされている座標ｘ_１，
ｙ_１を原点として４×４ドットの文字によってカラーデ
ータのＲ，Ｇ，Ｂの各成分の文字がカラーコードとして
画面上に表示される。

なお、本実施例におけるパレット表示とカラーコード表
示は、ビデオＲＡＭとは別回路で発生してビデオＲＡＭ
の表示データと合成表示を行なうので、パレットＯＮ／
ＯＦＦスイッチ及びカラーコードＯＮ／ＯＦＦスイッチ
をＯＮにすると画面上の一部にこれらパレット及びカラ
ーコードが表示され、その部分のビデオＲＡＭの表示デ
ータは隠れることになる。

〔発明の効果〕

この発明は以上説明したように、指定された色のカラー
コードとそのサンプル色（パレット）を画面上に常に表
示するようにしたカラー表示装置であるから、現在の指
定色が常に確認でき、色を忘れたとしても直ちに確認で
きる利点がある、また表示中のカラーコードをＲＧＢの成分毎に少しずつ
変化させることができるから微妙な色の指定ができる利
点もある。

【図面の簡単な説明】

第１図は従来の色選択の例を２例示す図、第２図ないし
第８図は本発明の第１実施例を示し、第２図はシステム
図、第３図はパレット制御回路14の具体的回路図、第４
図はパレット入力装置１３の構成を２例示す図、第５図
はビデオＲＡＭ６の構成図、第６図はキャラクタジェネ
レータ２４の構成、機能の説明図、第７図(a)，(b)はパ
レット及びカラーコード書込みの動作を説明する図、第
８図はパレット及びカラーコードの表示例を示す図、第
９図ないし第１３図は第２実施例を示し、第９図はシス
テム図、第１０図はパレット制御回路41の詳細回路図、
第１１図はパレット表示選択回路５０の詳細回路図、第
１２図はコード表示選択回路４９の詳細回路図、第１３
図は動作を説明するタイムチャートを示す図である。１……入力装置、２……ＣＰＵ、３……メモリ、６……
ビデオＲＡＭ、９……Ｐ→Ｓ変換器、１０……Ｄ／Ａ変
換器、１１……ＣＲＴ表示装置、１２……ＴＶタイミン
グ＆表示アドレス制御回路、１３……パレット入力回
路、１４……パレット制御回路、１７……アップキー、
１８……ダウンキー、２１……タイミング制御回路、２
４……キャラクタジェネレータ、２９……パレット部ア
ドレスラッチ、３２……コード部アドレスラッチ、３
３，３４……加算器、３５，３６……カウンタ、ＶＲ…
…ボリュームスイッチ、４０……アドレス制御装置、４
１……パレット制御回路、４３……タイミングジェネレ
ータ、４６……キャラクタジェネレータ、４７……Ｐ→
Ｓ変換器、４９……コード表示選択回路、５０……パレ
ット表示選択回路、５３，５８，６２，６７……一致回
路、５４，５９，６３，６８……カウンタ。

Claims

【特許請求の範囲】

【請求項１】カラーコードにより色を指定し、その指定
された色を画面に表示できるカラー表示装置において、
指定されたカラーコードとそのカラーコードにより表わ
される色のサンプル色とを画面上の一部に表示する手段
を具備したことを特徴とするカラー表示装置。
【請求項２】カラーコードにより色を指定し、その指定
された色を画面に表示できるカラー表示装置において、
指定されたカラーコードを画面上に表示する手段と、表
示されているカラーコードを変化させる手段とを具備し
たことを特徴とするカラー表示装置。
【請求項３】上記カラーコードは赤(R)成分、緑(G)成
分、青(B)成分から成り、上記カラーコードを変化させ
る手段は、上記各成分を独立に変化させられることを特
徴とする特許請求の範囲第２項記載のカラー表示装置。