JPH0640472Y2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH0640472Y2 JPH0640472Y2 JP9585389U JP9585389U JPH0640472Y2 JP H0640472 Y2 JPH0640472 Y2 JP H0640472Y2 JP 9585389 U JP9585389 U JP 9585389U JP 9585389 U JP9585389 U JP 9585389U JP H0640472 Y2 JPH0640472 Y2 JP H0640472Y2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- current
- output
- pulse
- current transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は過負荷保護機能を有するスイッチング電源に関
し、更に詳しくは、複数のトランスを同時に駆動するよ
うなスイッチング電源の過負荷保護機能の改良に関す
る。
し、更に詳しくは、複数のトランスを同時に駆動するよ
うなスイッチング電源の過負荷保護機能の改良に関す
る。
（従来の技術） 一般に、多出力のスイッチング電源で、各出力の電流定
格が大きい場合は、各々独立のDC/DCコンバータを有
し、それぞれのコンバータをPWM制御により動作させて
いる。
格が大きい場合は、各々独立のDC/DCコンバータを有
し、それぞれのコンバータをPWM制御により動作させて
いる。
（考案が解決しようとする課題） 従って、過負荷に対する保護回路も各コンバータ毎に独
立して設けられ、回路構成が複雑化するという問題があ
る。
立して設けられ、回路構成が複雑化するという問題があ
る。
また、全出力の総合出力を制限する場合などは、各コン
バータの電流トランスの出力の総和をとり、その出力で
各コンバータのPWM回路（PWM・IC）の制御端子に制御信
号を印加する必要がある。このため、構成が複雑であっ
た。
バータの電流トランスの出力の総和をとり、その出力で
各コンバータのPWM回路（PWM・IC）の制御端子に制御信
号を印加する必要がある。このため、構成が複雑であっ
た。
本考案は、この様な問題点に鑑みてなされたもので、簡
単な構成で、各トランスの過負荷保護，全出力に対する
過負荷保護を行うことが可能なスイッチング電源を提供
することを目的とする。
単な構成で、各トランスの過負荷保護，全出力に対する
過負荷保護を行うことが可能なスイッチング電源を提供
することを目的とする。
（課題を解決するための手段） 上記した課題を解決する本考案は、パルス幅変調（PW
M）制御により制御される第１のパルストランスと、二
次側で電圧制御される第２のパルストランスとをPWM制
御回路により同時に駆動するスイッチング電源におい
て、 第１のパルストランスに流れる電流を検出するため、こ
れと直列に接続された第１の電流トランスと、第２のパ
ルストランスに流れる電流を検出するため、これと直列
に接続された第２の電流トランスと、第１のパルストラ
ンスに流れる電流及び第２のパルストランスに流れる電
流の総和を検出するため、これらに直列に接続された第
３の電流トランスと、第１の電流トランス，第２の電流
トランス及び第３の電流トランスの二次側に生じた電圧
をPWM制御回路の制御端子に供給するダイオードオアと
を備えたことを特徴とするものである。
M）制御により制御される第１のパルストランスと、二
次側で電圧制御される第２のパルストランスとをPWM制
御回路により同時に駆動するスイッチング電源におい
て、 第１のパルストランスに流れる電流を検出するため、こ
れと直列に接続された第１の電流トランスと、第２のパ
ルストランスに流れる電流を検出するため、これと直列
に接続された第２の電流トランスと、第１のパルストラ
ンスに流れる電流及び第２のパルストランスに流れる電
流の総和を検出するため、これらに直列に接続された第
３の電流トランスと、第１の電流トランス，第２の電流
トランス及び第３の電流トランスの二次側に生じた電圧
をPWM制御回路の制御端子に供給するダイオードオアと
を備えたことを特徴とするものである。
（作用） 本考案のスイッチング電源において、第１出力の電流値
は第１の電流トランスで検出され、第２出力の電流値は
第２の電流トランスで検出され、第１出力と第２出力の
総和の電流値は第３の電流トランスで検出される。そし
て、３組の電流トランスの検出結果はダイオードオアを
介してPWM制御回路の制御端子に入力され、第１出力，
第２出力及びこれらの総和の電流値が過電流にならない
ようにパルス幅変調で制御される。
は第１の電流トランスで検出され、第２出力の電流値は
第２の電流トランスで検出され、第１出力と第２出力の
総和の電流値は第３の電流トランスで検出される。そし
て、３組の電流トランスの検出結果はダイオードオアを
介してPWM制御回路の制御端子に入力され、第１出力，
第２出力及びこれらの総和の電流値が過電流にならない
ようにパルス幅変調で制御される。
（実施例） 以下図面を用いて、本考案の実施例を詳細に説明する。
図は本考案の一実施例の構成を示す構成図である。図に
おいて、１は電源の出力電圧を検出し、基準電圧との差
が最小になるように、スイッチング素子の駆動用の可変
幅（可変デューティー比）のスイッチングパルスを生成
するPWM制御部、２及び３はPWM制御部１からのスイッチ
ングパルスを後述するスイッチング素子に伝えるドライ
ブトランス、4,5はPWM制御部１からのスイッチングパル
スにより交互にスイッチングを繰り返し、直流をパルス
状の交流に変換するためのスイッチング素子である。
尚、このスイッチング素子４及び５はトランジスタやパ
ワーMOSFET等で構成されており、コンデンサＣと並列に
接続されている。６は第１出力を生成するため交流を変
圧する第１のパルストランス、７は変圧された交流を整
流するダイオード、８は整流された脈流を平滑するため
のチョークコイルである。９は第２出力を得るため交流
を変圧する第２のパルストランス、10は第２出力を一定
電圧に制御するマグアンプ、11は変圧された交流を整流
するダイオード、12は整流された脈流を平滑するための
チョークコイルである。13は第１のパルストランス６と
直列に接続された第１の電流トランス、14は第１の電流
トランス13の検出出力をPWM制御部１の制御端子OLPに供
給するダイオード、15は第２のパルストランス９と直列
に接続された第２の電流トランス、16は第２の電流トラ
ンス15の検出出力をPWM制御部１の制御端子OLPに供給す
るダイオード、17は第１のパルストランス６及び第２の
パルストランス９双方に直列に接続された第３の電流ト
ランス、18は第３の電流トランス17の検出出力をPWM制
御部１の制御端子OLPに供給するダイオードである。
おいて、１は電源の出力電圧を検出し、基準電圧との差
が最小になるように、スイッチング素子の駆動用の可変
幅（可変デューティー比）のスイッチングパルスを生成
するPWM制御部、２及び３はPWM制御部１からのスイッチ
ングパルスを後述するスイッチング素子に伝えるドライ
ブトランス、4,5はPWM制御部１からのスイッチングパル
スにより交互にスイッチングを繰り返し、直流をパルス
状の交流に変換するためのスイッチング素子である。
尚、このスイッチング素子４及び５はトランジスタやパ
ワーMOSFET等で構成されており、コンデンサＣと並列に
接続されている。６は第１出力を生成するため交流を変
圧する第１のパルストランス、７は変圧された交流を整
流するダイオード、８は整流された脈流を平滑するため
のチョークコイルである。９は第２出力を得るため交流
を変圧する第２のパルストランス、10は第２出力を一定
電圧に制御するマグアンプ、11は変圧された交流を整流
するダイオード、12は整流された脈流を平滑するための
チョークコイルである。13は第１のパルストランス６と
直列に接続された第１の電流トランス、14は第１の電流
トランス13の検出出力をPWM制御部１の制御端子OLPに供
給するダイオード、15は第２のパルストランス９と直列
に接続された第２の電流トランス、16は第２の電流トラ
ンス15の検出出力をPWM制御部１の制御端子OLPに供給す
るダイオード、17は第１のパルストランス６及び第２の
パルストランス９双方に直列に接続された第３の電流ト
ランス、18は第３の電流トランス17の検出出力をPWM制
御部１の制御端子OLPに供給するダイオードである。
このように構成した本考案装置の動作は以下の通りであ
る。
る。
PWM制御部１は、第１出力の出力電圧をF/B端子により検
出し、設定電圧との差が最小になるように、スイッチ４
及び５の開閉デューティー比を制御すべく可変幅のパル
スを発生する。
出し、設定電圧との差が最小になるように、スイッチ４
及び５の開閉デューティー比を制御すべく可変幅のパル
スを発生する。
このようにして制御されたパルス幅は、第１出力を制御
するためのものであるため、第２出力では一定電圧を得
ることができない。そこで、電圧制御回路として機能す
るマグアンプ10を設け、一定電圧に制御された第２出力
を得ている。尚、この第２出力は、ある一定以上のパル
ス幅がないと出力を取り出せないものである。
するためのものであるため、第２出力では一定電圧を得
ることができない。そこで、電圧制御回路として機能す
るマグアンプ10を設け、一定電圧に制御された第２出力
を得ている。尚、この第２出力は、ある一定以上のパル
ス幅がないと出力を取り出せないものである。
また、PWM制御部１は、OLP端子に一定の電圧の入力があ
ると、パルス幅を狭めて第１出力の電圧を低下させるよ
うに動作する。
ると、パルス幅を狭めて第１出力の電圧を低下させるよ
うに動作する。
例えば、第１出力の電流が規定より増えた場合、第１の
電流トランス13の出力電圧が大きくなり、ダイオード14
を経てOLP端子に印加される電圧も所定の値より大きく
なる。この結果、PWM制御部１は、出力するパルス幅を
狭めて第１出力の電圧を低下させるように動作する。
電流トランス13の出力電圧が大きくなり、ダイオード14
を経てOLP端子に印加される電圧も所定の値より大きく
なる。この結果、PWM制御部１は、出力するパルス幅を
狭めて第１出力の電圧を低下させるように動作する。
同様に、第２出力の電流が規定より増えた場合、第２の
電流トランス15の出力電圧が大きくなり、ダイオード16
を経てOLP端子に印加される電圧も所定の値より大きく
なる。この結果、PWM制御部１は、出力するパルス幅を
狭めて第２出力の電圧を低下させるように動作する。
電流トランス15の出力電圧が大きくなり、ダイオード16
を経てOLP端子に印加される電圧も所定の値より大きく
なる。この結果、PWM制御部１は、出力するパルス幅を
狭めて第２出力の電圧を低下させるように動作する。
そして、第１出力と第２出力の電流の総和（全出力）が
規定より増えた場合、第３の電流トランス17の出力電圧
が大きくなり、ダイオード18を経てOLP端子に印加され
る電圧も所定の値より大きくなる。この結果、PWM制御
部１は、出力するパルス幅を狭めて第１及び第２出力の
電圧を低下させるように動作する。従って、総出力の過
電流も制限できる。
規定より増えた場合、第３の電流トランス17の出力電圧
が大きくなり、ダイオード18を経てOLP端子に印加され
る電圧も所定の値より大きくなる。この結果、PWM制御
部１は、出力するパルス幅を狭めて第１及び第２出力の
電圧を低下させるように動作する。従って、総出力の過
電流も制限できる。
尚、以上の実施例では２組の出力及びこれらの総和を単
一の制御回路で制御する場合について説明したが、これ
より多い出力を制御することも可能である。
一の制御回路で制御する場合について説明したが、これ
より多い出力を制御することも可能である。
（考案の効果） 以上詳細に説明したように、本考案では、第１出力の電
流値を第１の電流トランスで検出し、第２出力の電流値
を第２の電流トランスで検出し、第１出力と第２出力の
総和の電流値を第３の電流トランスで検出し、３組の電
流トランスの検出結果をダイオードオアを介してPWM制
御回路の制御端子に入力し、第１出力，第２出力及びこ
れらの総和の電流値が過電流にならないようにパルス幅
変調で制御するようにした。この結果、簡単な構成で、
各トランスの過負荷保護，全出力に対する過負荷保護を
行うことが可能なスイッチング電源が実現できる。
流値を第１の電流トランスで検出し、第２出力の電流値
を第２の電流トランスで検出し、第１出力と第２出力の
総和の電流値を第３の電流トランスで検出し、３組の電
流トランスの検出結果をダイオードオアを介してPWM制
御回路の制御端子に入力し、第１出力，第２出力及びこ
れらの総和の電流値が過電流にならないようにパルス幅
変調で制御するようにした。この結果、簡単な構成で、
各トランスの過負荷保護，全出力に対する過負荷保護を
行うことが可能なスイッチング電源が実現できる。
図は本考案の一実施例の構成を示す構成ブロック図であ
る。 １…PWM制御部 2,3…ドライブトランス 4,5…スイッチング素子 ６…パルストランス、７…ダイオード ８…チョークコイル、９…パルストランス 10…マグアンプ、11…ダイオード 12…チョークコイル 13,15,17…電流トランス 14,16,18…ダイオード
る。 １…PWM制御部 2,3…ドライブトランス 4,5…スイッチング素子 ６…パルストランス、７…ダイオード ８…チョークコイル、９…パルストランス 10…マグアンプ、11…ダイオード 12…チョークコイル 13,15,17…電流トランス 14,16,18…ダイオード
Claims (1)
- 【請求項１】パルス幅変調（PWM）制御により制御され
る第１のパルストランス（６）と、二次側で電圧制御さ
れる第２のパルストランス（９）とをPWM制御回路
（１）により同時に駆動するスイッチング電源におい
て、 第１のパルストランス（６）に流れる電流を検出するた
め、これと直列に接続された第１の電流トランス（13）
と、 第２のパルストランス（９）に流れる電流を検出するた
め、これと直列に接続された第２の電流トランス（15）
と、 第１のパルストランス（６）に流れる電流及び第２のパ
ルストランス（９）に流れる電流の総和を検出するた
め、これらに直列に接続された第３の電流トランス（1
7）と、 第１の電流トランス，第２の電流トランス及び第３の電
流トランスの二次側に生じた電圧をPWM制御回路（１）
の制御端子に供給するダイオードオア（14,16,18）とを
備えたことを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9585389U JPH0640472Y2 (ja) | 1989-08-16 | 1989-08-16 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9585389U JPH0640472Y2 (ja) | 1989-08-16 | 1989-08-16 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334682U JPH0334682U (ja) | 1991-04-04 |
| JPH0640472Y2 true JPH0640472Y2 (ja) | 1994-10-19 |
Family
ID=31645094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9585389U Expired - Lifetime JPH0640472Y2 (ja) | 1989-08-16 | 1989-08-16 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640472Y2 (ja) |
-
1989
- 1989-08-16 JP JP9585389U patent/JPH0640472Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334682U (ja) | 1991-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077652A (en) | Dual feedback loop DC-to-AC converter | |
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| US6195275B1 (en) | Dual output DC-DC power supply | |
| US4628426A (en) | Dual output DC-DC converter with independently controllable output voltages | |
| US5894412A (en) | System with open-loop DC-DC converter stage | |
| US5519306A (en) | Constant voltage circuit and a stabilized power supply unit | |
| US5654880A (en) | Single-stage AC-to-DC full-bridge converter with magnetic amplifiers for input current shaping independent of output voltage regulation | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| US20100052568A1 (en) | Light emitting diode array driver | |
| US5949658A (en) | Efficiency multiple output DC/DC converter | |
| JP3369621B2 (ja) | 両方向性調整電圧路を組込んでいるｄ．ｃ．チョッパ調整方法および装置 | |
| CN107276383A (zh) | 使用自启动初级侧驱动器生成辅助次级电源的电路和方法 | |
| JPH0993922A (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| US20110194317A1 (en) | Stacked flyback converter with independent current loop control | |
| US20040119449A1 (en) | High power factor inverter for electronic loads & other DC sources | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| JPH07115774A (ja) | 電源装置 | |
| US6169681B1 (en) | Power supply topology to reduce the effects of supply pumping | |
| US7050309B2 (en) | Power converter with output inductance | |
| US7511972B2 (en) | DC-DC converter recycling leakage inductor losses via auxiliary DC regulator | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2512040B2 (ja) | 電源装置 | |
| JP2653712B2 (ja) | スイッチングレギュレータ | |
| JP3453016B2 (ja) | 多出力スイッチング電源装置 | |
| JPH0214293U (ja) |