JPH0641386U - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【目的】２次側整流ダイオードの電流定格およびパルス
トランスのサイズを定格負荷に対して大きめに設計する
必要性をなくしながらも、入力電源電圧の変化に起因す
る出力電流制限点の変動を解消する。 【構成】パルストランスＴの１次巻線ｎ₁ に直列のスイ
ッチングトランジスタＱ₁ を流れる電流を電流検出回路
２で検出し、その検出電圧Ｖ₁ をコンパレータ７におい
て基準電圧Ｖref と比較する。コンパレータ７の出力の
“Ｈ”，“Ｌ”に基づきＰＷＭ制御回路８の出力を
“Ｌ”，“Ｈ”に変化させてスイッチングトランジスタ
Ｑ₁ をＯＦＦ，ＯＮする。補助巻線ｎ₃ に接続の直流電
源回路１０で生成されＰＷＭ制御回路８の電源入力とさ
れる直流電源電圧Ｖccが入力電源電圧Ｖ_D によって変化
することを利用し、補助巻線電圧検出回路１１と基準電
圧補正回路１２を設け、検出電圧Ｖ_DET に応じて基準電
圧Ｖref を補正する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、高周波でスイッチング制御を行って出力を安定化させるスイッチン グ電源におけるＩＣ化されたＰＷＭ（パルス幅変調）制御方式のスイッチング電 源に関する。

【０００２】

【従来の技術】

図５は従来のこの種のスイッチング電源の回路図を示す。図において、１は直 流入力電源、Ｔはパルストランス、ｎ₁ はその１次巻線、ｎ₂ は２次巻線、ｎ₃ は補助巻線、Ｑ₁ はＮチャンネル型のパワーＭＯＳ−ＦＥＴ（以下ではスイッチ ングトランジスタという）、２はドレイン電流検出回路、３は直流入力電源１と パルストランスＴの１次巻線ｎ₁ とスイッチングトランジスタＱ₁ とを直列接続 してなる１次側回路、４は整流ダイオードＤ₂ と平滑コンデンサＣ₂ とからなる 整流平滑回路、５は２次巻線ｎ₂ と出力端子６との間に整流平滑回路４を介挿し てなる２次側回路である。Ｒ₁ はバイパス用抵抗、７はコンパレータ、８はＰＷ Ｍ制御回路、９はコンパレータ７とＰＷＭ制御回路８とを含む半導体素子、１０ は補助巻線ｎ₃ 側の整流ダイオードＤ₁ と平滑コンデンサＣ₁ とからなり直流電 源電圧Ｖccを生成してＰＷＭ制御回路８の電源入力端子に電源供給する直流電源 回路である。

【０００３】 直流入力電源１より入力電源電圧Ｖ_D が供給される。いま、半導体素子９にお けるＰＷＭ制御回路８よりスイッチングトランジスタＱ₁ のゲートに“Ｈ”レベ ルのＯＮ制御信号が供給されてスイッチングトランジスタＱ₁ が導通していると すると、直流入力電源１からの電流はパルストランスＴの１次巻線ｎ₁ に流れる 。補助巻線ｎ₃ に誘起された電圧は、直流電源回路１０における整流ダイオード Ｄ₁ によって整流され、平滑コンデンサＣ₁ によって平滑直流化されて、直流電 源電圧ＶccとしてＰＷＭ制御回路８の電源入力端子に印加される。

【０００４】 スイッチングトランジスタＱ₁ のドレイン電流はドレイン電流検出回路２にお いて検出電圧Ｖ₁ に変換され、コンパレータ７の非反転入力端子（＋）に供給さ れる。この検出電圧Ｖ₁ が基準電圧Ｖref 以下のときはコンパレータ７の出力は 反転せず“Ｌ”レベルのままであるから、ＰＷＭ制御回路８からスイッチングト ランジスタＱ₁ への出力状態も“Ｈ”レベルのＯＮ制御信号を保ち、スイッチン グトランジスタＱ₁ はＯＮ状態を維持する。

【０００５】 スイッチングトランジスタＱ₁ を流れるドレイン電流が増加してドレイン電流 検出回路２による検出電圧Ｖ₁ が基準電圧Ｖref を超えるときは、コンパレータ ７の出力が“Ｈ”レベルに反転するため、ＰＷＭ制御回路８はスイッチングトラ ンジスタＱ₁ に対して“Ｌ”レベルのＯＦＦ制御信号を出力する状態に切り換わ り、スイッチングトランジスタＱ₁ がＯＦＦ状態に反転する。すると、パルスト ランスＴの１次巻線ｎ₁ に電流が流れなくなるため、２次巻線ｎ₂ への電力供給 が瞬間的に遮断される。そして、出力電流Ｉ_O が所定値を上回って増加するのを 防止する。なお、このとき、直流入力電源１からの電流はバイパス用抵抗Ｒ₁ を 通って直流電源回路１０の平滑コンデンサＣ₁ を充電するため、ＰＷＭ制御回路 ８への電源供給は保持される。

【０００６】 以上のようなＰＷＭ制御回路８によるスイッチングトランジスタＱ₁ のＯＮ／ ＯＦＦ制御を通じて、出力電流Ｉ_O を所定の閾値範囲に収めるよう制限している 。

【０００７】

【考案が解決しようとする課題】

ところで、上記した従来のスイッチング電源の場合、直流入力電源１による入 力電源電圧Ｖ_D が変化すると、これに伴って、出力電流Ｉ_O の制限点が変動して しまうという現象があった。すなわち、図６は、入力電源電圧Ｖ_D をパラメータ として、出力電圧Ｖ_O と出力電流Ｉ_O の制限点との関係を示した特性図であるが 、図から明らかなように、入力電源電圧Ｖ_D が上昇すると出力電流Ｉ_O の制限点 が増加方向に変動し、入力電源電圧Ｖ_D が降下すると出力電流Ｉ_O の制限点が減 少方向に変動する。

【０００８】 このように入力電源電圧Ｖ_D の変化に伴って出力電流Ｉ_O の制限点が変動する ため、２次側の整流ダイオードＤ₂ の設計およびパルストランスＴの設計におい て、出力電流Ｉ_O の制限点の最大値に合わせて設計しなければならない。すると 、整流ダイオードＤ₂ の電流定格およびパルストランスＴのサイズが自ずと定格 負荷に対して必要以上に大きなものとなってしまい、コストアップとともに電源 サイズの増大を招くという問題があった。

【０００９】 本考案は、このような事情に鑑みて創案されたものであって、２次側整流ダイ オードの電流定格およびパルストランスのサイズを定格負荷に対して大きめに設 計する必要性をなくしながらも、入力電源電圧の変化に起因する出力電流制限点 の変動を解消することを目的とする。

【００１０】

【課題を解決するための手段】

本考案に係るスイッチング電源は、パルストランスの１次巻線とスイッチング 素子とを直列接続した１次側回路と、前記パルストランスの２次巻線と出力端子 との間に整流平滑回路を介挿してなる２次側回路と、前記スイッチング素子を流 れる電流を検出し検出電圧として出力する電流検出回路と、前記検出電圧と基準 電圧とを比較するコンパレータと、検出電圧が基準電圧を超えるときのコンパレ ータ出力の入力時に前記スイッチング素子にＯＦＦ制御信号を出力し検出電圧が 基準電圧以下のときのコンパレータ出力の入力時にＯＮ制御信号を出力するＰＷ Ｍ制御回路と、前記パルストランスの補助巻線から直流電源電圧を生成して前記 ＰＷＭ制御回路に電源供給する直流電源回路とを備えたスイッチング電源におい て、ＰＷＭ制御用ＩＣ内に、前記直流電源回路から出力される直流電源電圧の変 化を検出する補助巻線電圧検出回路と、この補助巻線電圧検出回路による検出電 圧に基づいて前記コンパレータの基準電圧を補正する基準電圧補正回路とを付加 したことを特徴とするものである。

【００１１】

【作用】

本考案は、パルストランスの１次巻線に印加される入力電源電圧の変化に応じ て補助巻線に接続の直流電源回路で生成される直流電源電圧が変化するという現 象を利用したものであり、補助巻線電圧検出回路によって直流電源電圧の変化を 検出し、その検出電圧に基づいて基準電圧補正回路を動作させてコンパレータの 基準電圧を補正することで、入力電源電圧の変化に起因する出力電流制限点の変 動をなくすようにしたものである。

【００１２】

【実施例】

以下、本考案に係るスイッチング電源の一実施例を図面に基づいて詳細に説明 する。図１は実施例に係るスイッチング電源を示す回路図である。

【００１３】 直流入力電源１の正極にパルストランスＴの１次巻線ｎ₁ の一端が接続され、 １次巻線ｎ₁ の他端はＮチャンネル型のパワーＭＯＳ−ＦＥＴ：Ｑ₁ （以下では スイッチングトランジスタＱ₁ と記載する）のドレインが接続されている。スイ ッチングトランジスタＱ₁ のソースはドレイン電流検出回路２を介して直流入力 電源１の負極およびグランドＧＮＤに接続され、以上のパルストランスＴの１次 巻線ｎ₁ とスイッチングトランジスタＱ₁ とドレイン電流検出回路２との直列回 路が１次側回路３を構成している。パルストランスＴの２次巻線ｎ₂ は、整流ダ イオードＤ₂ と平滑コンデンサＣ₂ とからなる整流平滑回路４に接続され、平滑 コンデンサＣ₂ の両端が出力端子６に接続され、２次巻線ｎ₂ と整流平滑回路４ と出力端子６とで２次側回路５を構成している。

【００１４】 ドレイン電流検出回路２は、スイッチングトランジスタＱ₁ を流れるドレイン 電流を検出し検出電圧Ｖ₁ としてコンパレータ７の非反転入力端子（＋）に入力 するようになっている。コンパレータ７の反転入力端子（−）には基準電圧Ｖre f が印加されている。コンパレータ７は、ドレイン電流の増加に伴って検出電圧 Ｖ₁ が基準電圧Ｖref を超えたときに“Ｈ”レベルを出力し、ドレイン電流の減 少に伴って検出電圧Ｖ₁ が基準電圧Ｖref 以下となったときに“Ｌ”レベルを出 力するものである。ＰＷＭ制御回路８は、その入力端子がコンパレータ７の出力 端子に接続され、その出力端子がスイッチングトランジスタＱ₁ のゲートに接続 されている。このＰＷＭ制御回路８は、コンパレータ７から“Ｈ”レベルを入力 したときにスイッチングトランジスタＱ₁ のゲートに対してＯＦＦ制御信号であ る“Ｌ”レベルを出力し、逆に、コンパレータ７から“Ｌ”レベルを入力したと きにスイッチングトランジスタＱ₁ のゲートに対してＯＮ制御信号である“Ｈ” レベルを出力するように構成されている。コンパレータ７とＰＷＭ制御回路８と は半導体素子９として一括的に構成されている。パルストランスＴの補助巻線ｎ₃ は、整流ダイオードＤ₁ と平滑コンデンサＣ₁ とからなり直流電源電圧Ｖccを 生成する直流電源回路１０に接続されている。直流電源回路１０における平滑コ ンデンサＣ₁ の正極はバイパス用抵抗Ｒ₁ を介して直流入力電源１の正極に接続 され、その平滑コンデンサＣ₁ の負極はグランドＧＮＤに接続されている。

【００１５】 以上説明した回路構成は従来例（図５）と同様である。本実施例では、以上の 回路構成に加えて次のような回路が付加されている。

【００１６】 補助巻線ｎ₃ に接続されて直流電源電圧Ｖccを生成する直流電源回路１０とそ の直流電源電圧Ｖccを電源入力端子に受けるＰＷＭ制御回路８との間に、直流電 源電圧Ｖccの変化を検出する補助巻線電圧検出回路１１が設けられている。そし て、この補助巻線電圧検出回路１１による検出電圧Ｖ_DET に基づいてコンパレー タ７の基準電圧Ｖref を補正する基準電圧補正回路１２を設けてある。この基準 電圧補正回路１２は、直流電源電圧Ｖccが上昇して検出電圧Ｖ_DET が上昇したと きに基準電圧Ｖref を低下させ、逆に、直流電源電圧Ｖccが降下して検出電圧Ｖ_DET が降下したときに基準電圧Ｖref を上昇させるように構成されている。すな わち、補助巻線電圧検出回路１１と基準電圧補正回路１２とにより、入力電源電 圧Ｖ_D の変化にかかわらず、出力端子６からの出力電流Ｉ_O の制限点の変動を防 止するように構成してある。なお、これらの補助巻線電圧検出回路１１と基準電 圧補正回路１２もコンパレータ７やＰＷＭ制御回路８と同様に半導体素子９の構 成要素として一括的に構成されている。

【００１７】 図２は、補助巻線電圧検出回路１１および基準電圧補正回路１２の構成を具体 的レベルで例示してスイッチング電源の全体を示した回路図である。すなわち、 直流電源電圧Ｖccの変化を検出する補助巻線電圧検出回路１１は、平滑コンデン サＣ₁ の正極とグランドＧＮＤとの間に直列接続された分圧抵抗Ｒ₂ ，Ｒ₃ で構 成されている。その分圧抵抗Ｒ₂ ，Ｒ₃ の抵抗分割点からの出力が検出電圧Ｖ_{DE T} となる。また、基準電圧補正回路１２は、ＮＰＮ型のトランジスタＱ₂ と抵抗 Ｒ₄ とから構成されている。トランジスタＱ₂ は、そのベースが分圧抵抗Ｒ₂ ， Ｒ₃ の抵抗分割点に接続され、コレクタがコンパレータ７の反転入力端子（−） 接続され、エミッタが抵抗Ｒ₄ を介してグランドＧＮＤに接続されている。トラ ンジスタＱ₂ のコレクタ電流は検出電圧Ｖ_DET が上昇するに従って増加するため 、コンパレータ７の反転入力端子（−）に印加される基準電圧Ｖref は降下する 。したがって、この基準電圧Ｖref と比較されるべきドレイン電流検出回路２に よる検出電圧Ｖ₁ が標準より低いレベルでもコンパレータ７の出力は“Ｌ”レベ ルから“Ｈ”レベルに反転するようになる。逆に、トランジスタＱ₂ のコレクタ 電流は検出電圧Ｖ_DET が降下するに従って減少するため、コンパレータ７の反転 入力端子（−）に印加される基準電圧Ｖref は上昇する。したがって、この基準 電圧Ｖref と比較されるべきドレイン電流検出回路２による検出電圧Ｖ₁ が標準 より高いレベルでもコンパレータ７の出力は“Ｈ”レベルから“Ｌ”レベルに反 転するようになる。

【００１８】 次に、以上のように構成されたスイッチング電源の動作を説明する。直流入力 電源１より入力電源電圧Ｖ_D が供給される。いま、半導体素子９におけるＰＷＭ 制御回路８よりスイッチングトランジスタＱ₁ のゲートに“Ｈ”レベルのＯＮ制 御信号が供給されてスイッチングトランジスタＱ₁ が導通しているとすると、直 流入力電源１からの電流はパルストランスＴの１次巻線ｎ₁ に流れる。パルスト ランスＴの２次巻線ｎ₂ には誘起電圧が生じ、これが整流平滑回路４における整 流ダイオードＤ₂ によって整流され、平滑コンデンサＣ₂ によって平滑直流化さ れ、一定の出力電圧Ｖ_O として出力端子６から出力される。補助巻線ｎ₃ に誘起 された電圧は、直流電源回路１０における整流ダイオードＤ₁ によって整流され 、平滑コンデンサＣ₁ によって平滑直流化されて、直流電源電圧ＶccとしてＰＷ Ｍ制御回路８の電源入力端子に印加される。

【００１９】 スイッチングトランジスタＱ₁ のドレイン電流はドレイン電流検出回路２にお いて検出電圧Ｖ₁ に変換され、コンパレータ７の非反転入力端子（＋）に供給さ れる。この検出電圧Ｖ₁ が基準電圧Ｖref 以下のときはコンパレータ７の出力は 反転せず“Ｌ”レベルのままであるから、ＰＷＭ制御回路８からスイッチングト ランジスタＱ₁ のゲートへの出力状態も“Ｈ”レベルのＯＮ制御信号を保ち、ス イッチングトランジスタＱ₁ はＯＮ状態を維持する。

【００２０】 スイッチングトランジスタＱ₁ を流れるドレイン電流が増加してドレイン電流 検出回路２による検出電圧Ｖ₁ が基準電圧Ｖref を超えるときは、コンパレータ ７の出力が“Ｈ”レベルに反転するため、ＰＷＭ制御回路８はスイッチングトラ ンジスタＱ₁ のゲートに対して“Ｌ”レベルのＯＦＦ制御信号を出力する状態に 切り換わり、スイッチングトランジスタＱ₁ がＯＦＦ状態に反転する。すると、 パルストランスＴの１次巻線ｎ₁ に電流が流れなくなるため、２次巻線ｎ₂ への 電力供給が瞬間的に遮断される。そして、出力電流Ｉ_O が所定値を上回って増加 するのを防止する。なお、このとき、直流入力電源１からの電流はバイパス用抵 抗Ｒ₁ を通って直流電源回路１０の平滑コンデンサＣ₁ を充電するため、ＰＷＭ 制御回路８への電源供給は保持される。

【００２１】 以上のようなＰＷＭ制御回路８によるスイッチングトランジスタＱ₁ のＯＮ／ ＯＦＦ制御を通じて、出力電流Ｉ_O を所定の閾値範囲に収めるように制限してい る。

【００２２】 さて、直流入力電源１による入力電源電圧Ｖ_D が変化すると、それに追随して 直流電源回路１０による直流電源電圧Ｖccも変化する。その様子を図３に示す。

【００２３】 すなわち、入力電源電圧Ｖ_D が上昇するのに従って直流電源電圧Ｖccも上昇し、 逆に、入力電源電圧Ｖ_D が降下するに従って直流電源電圧Ｖccも降下する。

【００２４】 従来例においては、入力電源電圧Ｖ_D が上昇すると出力端子６からの出力電流 Ｉ_O の制限点が増加方向に変動し、逆に、入力電源電圧Ｖ_D が降下すると出力電 流Ｉ_O の制限点が減少方向に変動していた（図６参照）。本考案は、補助巻線電 圧検出回路１１と基準電圧補正回路１２との追加により、このような出力電流Ｉ_O の制限点の変動を防止する。

【００２５】 すなわち、入力電源電圧Ｖ_D が上昇したときは、直流電源回路１０による直流 電源電圧Ｖccも比例的に上昇するが、この直流電源電圧Ｖccの上昇が補助巻線電 圧検出回路１１による検出電圧Ｖ_DET の上昇として検出される。すなわち、分圧 抵抗Ｒ₂ ，Ｒ₃ における抵抗分割点での検出電圧Ｖ_DET が上昇する。すると、ト ランジスタＱ₂ のコレクタ電流が増加し、基準電圧Ｖref が標準よりも降下する 。その結果、ドレイン電流検出回路２による検出電圧Ｖ₁ が標準よりも低いレベ ルにおいて相対的に基準電圧Ｖref を超えるようになり、コンパレータ７の出力 を標準よりも早い時機において“Ｈ”レベルに反転してＰＷＭ制御回路８からの 出力をＯＦＦ制御信号である“Ｌ”レベルに反転するため、スイッチングトラン ジスタＱ₁ がＯＦＦとなる。すなわち、スイッチングトランジスタＱ₁ を流れる ドレイン電流のより低いレベルにおいて１次巻線ｎ₁ を流れる電流を遮断するか ら、入力電源電圧Ｖ_D が上昇しても出力電流Ｉ_O の制限点は上がらず一定値に保 たれることになる。

【００２６】 上記とは逆に、入力電源電圧Ｖ_D が降下したときは、直流電源電圧Ｖccも比例 的に降下し、これが補助巻線電圧検出回路１１による検出電圧Ｖ_DET の降下とし て検出される。すると、トランジスタＱ₂ のコレクタ電流が減少し、基準電圧Ｖ ref が標準よりも上昇する。その結果、ドレイン電流検出回路２による検出電圧 Ｖ₁ が標準よりも高いレベルにおいて相対的に基準電圧Ｖref 以下となり、コン パレータ７の出力を“Ｌ”レベルに反転してＰＷＭ制御回路８からの出力をＯＮ 制御信号である“Ｈ”レベルに反転するため、スイッチングトランジスタＱ₁ が ＯＮとなる。すなわち、１次巻線ｎ₁ に対して、それを流れる電流を一旦遮断し た時点から標準よりも早い時機において再び１次巻線ｎ₁ に電流を流すようにな るから、入力電源電圧Ｖ_D が降下しても出力電流Ｉ_O の制限点は下がらず一定値 に保たれることになる。入力電源電圧Ｖ_D の変化に対する出力電圧Ｖ_O と出力電 流Ｉ_O の制限点との関係を示す特性図を図４に示す。入力電源電圧Ｖ_D の変化に かかわらず出力電流Ｉ_O の制限点は変動しない。

【００２７】 以上のように、入力電源電圧Ｖ_D が変化しても、基準電圧Ｖref の補正を通じ て出力電流Ｉ_O の制限点が変動しないようにしたので、２次側の整流ダイオード Ｄ₂ の電流定格やパルストランスＴのサイズを定格負荷に対して大きめにする必 要性がなくなり、その定格負荷に合わせて設計することができる。

【００２８】

【考案の効果】

以上のように、本考案によれば、補助巻線電圧検出回路と基準電圧補正回路と を付加することにより、入力電源電圧が変化しても出力電流制限点が変動しない ようにしたので、２次側の整流ダイオードの電流定格およびパルストランスのサ イズを従来例のように必要以上に大きくする必要性がなくなり、コストダウンを 図ることができるとともに電源サイズを小さくすることができる。

【図面の簡単な説明】

【図１】本考案の一実施例に係るＰＷＭ制御用半導体素
子を用いたスイッチング電源の回路図である。

【図２】実施例において補助巻線電圧検出回路と基準電
圧補正回路の構成を具体的レベルで例示してスイッチン
グ電源の全体を示した回路図である。

【図３】実施例において入力電源電圧の変化に対する直
流電源回路による直流電源電圧の変化を示す特性図であ
る。

【図４】実施例において入力電源電圧の変化に対する出
力電圧と出力電流の制限点との関係を示す特性図であ
る。

【図５】従来例に係るＰＷＭ制御用半導体素子を用いた
スイッチング電源の回路図である。

【図６】従来例において入力電源電圧の変化に対する出
力電圧と出力電流の制限点との関係を示す特性図であ
る。

【符号の説明】

１ 直流入力電源 ２ ドレイン電流検出回路 ３ １次側回路 ４ 整流平滑回路 ５ ２次側回路 ６ 出力端子 ７ コンパレータ ８ ＰＷＭ制御回路 ９ 半導体素子 １０ 直流電源回路 １１ 補助巻線電圧検出回路 １２ 基準電圧補正回路 Ｔ パルストランス ｎ₁ １次巻線 ｎ₂ ２次巻線 ｎ₃ 補助巻線 Ｑ₁ スイッチングトランジスタ（パワーＭＯＳ−Ｆ
ＥＴ） Ｑ₂ 基準電圧補正用のトランジスタ Ｄ₁ 整流ダイオード Ｄ₂ 整流ダイオード Ｃ₁ 平滑コンデンサ Ｃ₂ 平滑コンデンサ Ｒ₁ バイパス用抵抗 Ｒ₂ 分圧抵抗 Ｒ₃ 分圧抵抗 Ｉ_O 出力電流 Ｖ_O 出力電圧 Ｖ_D 入力電源電圧 Ｖcc 直流電源電圧 Ｖref 基準電圧 Ｖ₁ 検出電圧 Ｖ_DET 補助巻線電圧検出回路による検出電圧

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 パルストランスの１次巻線とスイッチン
   グ素子とを直列接続した１次側回路と、前記パルストラ
   ンスの２次巻線と出力端子との間に整流平滑回路を介挿
   してなる２次側回路と、前記スイッチング素子を流れる
   電流を検出し検出電圧として出力する電流検出回路と、
   前記検出電圧と基準電圧とを比較するコンパレータと、
   検出電圧が基準電圧を超えるときのコンパレータ出力の
   入力時に前記スイッチング素子にＯＦＦ制御信号を出力
   し検出電圧が基準電圧以下のときのコンパレータ出力の
   入力時にＯＮ制御信号を出力するＰＷＭ制御回路と、前
   記パルストランスの補助巻線から直流電源電圧を生成し
   て前記ＰＷＭ制御回路に電源供給する直流電源回路とを
   備えたスイッチング電源において、 前記直流電源回路から出力される直流電源電圧の変化を
   検出する補助巻線電圧検出回路と、この補助巻線電圧検
   出回路による検出電圧に基づいて前記コンパレータの基
   準電圧を補正する基準電圧補正回路とを付加したことを
   特徴とするスイッチング電源。