JPH0642467B2 - プラズマエツチング方法 - Google Patents
プラズマエツチング方法Info
- Publication number
- JPH0642467B2 JPH0642467B2 JP57191910A JP19191082A JPH0642467B2 JP H0642467 B2 JPH0642467 B2 JP H0642467B2 JP 57191910 A JP57191910 A JP 57191910A JP 19191082 A JP19191082 A JP 19191082A JP H0642467 B2 JPH0642467 B2 JP H0642467B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- etched
- etching method
- material layer
- plasma etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は平行平板型電極を有するプラズマエツチング装
置を用い、シリコン酸化膜あるいは窒化膜上に堆積され
た被エツチング材料をエツチングするにおいて、被エツ
チング材料配置側電極と、被エツチング材料を構成して
いる半導体基板の間に絶縁物を置くことにより、電荷蓄
積によるシリコン酸化膜あるいは窒化膜の耐圧劣化を抑
制する信頼性の高いプラズマエツチング方法に関する。
置を用い、シリコン酸化膜あるいは窒化膜上に堆積され
た被エツチング材料をエツチングするにおいて、被エツ
チング材料配置側電極と、被エツチング材料を構成して
いる半導体基板の間に絶縁物を置くことにより、電荷蓄
積によるシリコン酸化膜あるいは窒化膜の耐圧劣化を抑
制する信頼性の高いプラズマエツチング方法に関する。
近年、集積回路（ＩＣ）製造プロセスでは、ICの高集積
度化，高速度化に伴い素子の微細加工が強く要求されて
いる。このため、アンダーカツトの無い垂直なエツチン
グ形状が達成できる反応性イオンエツチング（Reactive
Ion Etching：RIE）方法が注目を浴びている。例えば
パターンを形成すべき材料が置かれた電極に高周波電力
を印加することにより、チャンバー内に導入した減圧状
態の反応性ガスをグロー放電させる。この時この高周波
電極には電子とイオンの易動度の差及び高周波電極と対
向電極（この場合接地電位のチヤンバー内壁も含む）の
面積比の違いにより負の自己バイアスが生じる。この負
の自己バイアスは陰極降下電圧と呼ばれ、接地電位から
計つてVdcで示される。エツチング種が吸着した被エツ
チング材料表面にVdcにより加速されたプラズマ中の正
イオンが垂直に衝突して、エツチング種と被エツチング
材料間の反応を促進させて、被エツチング材料をガス化
することでエツチングを進行する。
度化，高速度化に伴い素子の微細加工が強く要求されて
いる。このため、アンダーカツトの無い垂直なエツチン
グ形状が達成できる反応性イオンエツチング（Reactive
Ion Etching：RIE）方法が注目を浴びている。例えば
パターンを形成すべき材料が置かれた電極に高周波電力
を印加することにより、チャンバー内に導入した減圧状
態の反応性ガスをグロー放電させる。この時この高周波
電極には電子とイオンの易動度の差及び高周波電極と対
向電極（この場合接地電位のチヤンバー内壁も含む）の
面積比の違いにより負の自己バイアスが生じる。この負
の自己バイアスは陰極降下電圧と呼ばれ、接地電位から
計つてVdcで示される。エツチング種が吸着した被エツ
チング材料表面にVdcにより加速されたプラズマ中の正
イオンが垂直に衝突して、エツチング種と被エツチング
材料間の反応を促進させて、被エツチング材料をガス化
することでエツチングを進行する。
例えば、酸化シリコンにコンタクト孔を関ける場合には
CF4+H2やCHF3を用いると良く、又シリコンウエーハ或い
は電極配線材料として、多用されている多結晶シリコン
及びアルミニウム（Al）をエツチングする場合は、Cl4
やCl2等の塩素系ガスが用いられる。
CF4+H2やCHF3を用いると良く、又シリコンウエーハ或い
は電極配線材料として、多用されている多結晶シリコン
及びアルミニウム（Al）をエツチングする場合は、Cl4
やCl2等の塩素系ガスが用いられる。
電極材料に真空容器を構成しているステンレスを用いる
と、エツチング中、鉄（Fe）やNi（ニツケル）が放出さ
れ、そのことにより、素子が重金属汚染して、著しく劣
化する。そのため、石英（SiO2）やアルミナ（Al2O3）
で電極を、被覆すると重金属汚染は阻止可能となるが、
SiO2やAl2O3から、酸素が放出される。その微量の酸素
が系内に混入すると、塩素ラジカルが多量に発生し、多
結晶シリコンやアルミニウム、特にリン(P)やヒ素（A
s）を含んだ多結晶シリコンはアンダーカツトが著しく
生じやすくなる。一方、ポリエステル等の高分子薄膜は
上記した欠点を除去できるものであるが、エツチング
中、高分子薄膜からの重合物が被エツチング材料表面上
に再付着し、その結果エツチング後、材料表面上に残渣
が生じやすくなると同時に、高分子薄膜もエツチングさ
れることから量産装置では定期的に高分子薄膜を貼りか
える必要があるため、生産性が低下し、好ましくない。
と、エツチング中、鉄（Fe）やNi（ニツケル）が放出さ
れ、そのことにより、素子が重金属汚染して、著しく劣
化する。そのため、石英（SiO2）やアルミナ（Al2O3）
で電極を、被覆すると重金属汚染は阻止可能となるが、
SiO2やAl2O3から、酸素が放出される。その微量の酸素
が系内に混入すると、塩素ラジカルが多量に発生し、多
結晶シリコンやアルミニウム、特にリン(P)やヒ素（A
s）を含んだ多結晶シリコンはアンダーカツトが著しく
生じやすくなる。一方、ポリエステル等の高分子薄膜は
上記した欠点を除去できるものであるが、エツチング
中、高分子薄膜からの重合物が被エツチング材料表面上
に再付着し、その結果エツチング後、材料表面上に残渣
が生じやすくなると同時に、高分子薄膜もエツチングさ
れることから量産装置では定期的に高分子薄膜を貼りか
える必要があるため、生産性が低下し、好ましくない。
このため、重金属汚染が無い電極材料として、スパツタ
されにくい導伝性のカーボン（炭素：Ｃ）板が最適な材
料といえる。
されにくい導伝性のカーボン（炭素：Ｃ）板が最適な材
料といえる。
反応性イオンエツチング方法により被エツチング材料を
エツチングする場合、前述した様にアンダーカツトの
無い異方性エツチングを達成する。他の材料、例えば
レジストや多結晶シリコンでは下地材料である、SiO2の
エツチング速度より高速度のエツチング、いわゆる選択
エツチングが要求され且つ、素子の汚染が無いことが
必要とされる。最近メモリー素子（例えば、ダイナミツ
クランダムアクセスメモリー（DRAM）が高集積度化し、
現在では256KDRAMから１ＭビツトDRAMが研究開発されつ
つあるが、このような素子では、最小寸法幅が２μｍ以
下となると同時に、ゲート酸化膜やメモリー部の酸化膜
厚は200Å以下となり、極めて薄くなる。この様な構造
の多結晶シリコンや高融点金属及びこのシリサイド化合
物を、反応性イオンエツチング方法によりエツチングす
ると、下地酸化膜の耐圧が著しく劣化し、絶縁膜として
機能しなくなる場合があるという大きな問題が新たに生
じてきた。
エツチングする場合、前述した様にアンダーカツトの
無い異方性エツチングを達成する。他の材料、例えば
レジストや多結晶シリコンでは下地材料である、SiO2の
エツチング速度より高速度のエツチング、いわゆる選択
エツチングが要求され且つ、素子の汚染が無いことが
必要とされる。最近メモリー素子（例えば、ダイナミツ
クランダムアクセスメモリー（DRAM）が高集積度化し、
現在では256KDRAMから１ＭビツトDRAMが研究開発されつ
つあるが、このような素子では、最小寸法幅が２μｍ以
下となると同時に、ゲート酸化膜やメモリー部の酸化膜
厚は200Å以下となり、極めて薄くなる。この様な構造
の多結晶シリコンや高融点金属及びこのシリサイド化合
物を、反応性イオンエツチング方法によりエツチングす
ると、下地酸化膜の耐圧が著しく劣化し、絶縁膜として
機能しなくなる場合があるという大きな問題が新たに生
じてきた。
本発明は上記事情に鑑みて為されたもので、電荷蓄積に
よる半導体基板上のシリコン酸化膜等の絶縁膜の絶縁破
壊を阻止する反応性イオンエツチング方法を提供するも
のである。
よる半導体基板上のシリコン酸化膜等の絶縁膜の絶縁破
壊を阻止する反応性イオンエツチング方法を提供するも
のである。
本発明によれば、材料配置側電極と被エツチング材料を
構成している半導体基板の間に絶縁物を置くことにより
上記目的を達成している。
構成している半導体基板の間に絶縁物を置くことにより
上記目的を達成している。
以下本発明の実施例を図面を参照して詳細に説明する。
第１図は使用したエツチング装置の概略構成を示してい
る。１はステンレス製の真空容器本体であつて、この容
器の一部をなすように平行平板電極を構成する上部電極
２と下部電極３が対向配置されている。これら電極２，
３はそれぞれテフロン・リング４，５により真空容器本
体１とは電気的に絶縁されている。試料６は下部電極３
の上に配置される。７，８はそれぞれ電極２，３を冷却
するための水冷管である。排気管９，10は例えば油拡散
ポンプとロータリポンプを有する排気系（図示せず）に
連結されている。11は分散管であつて、ガス導入口12か
ら導入された反応性ガスはこの分散管11より容器内に均
一性よく供給されるようになつている。13はＲＦ電源で
あり、その出力は同軸スイツチ14により切換えられ、同
軸ケーブル15、整合器16を介して上記電極２に、または
同軸ケーブル17、整合器18を介して下部電極19に、選択
的に印加されるようになつている。また各電極２，３は
それぞれスイツチ19,20により、一方にＲＦ電力が印加
されるとき他方が接地される。真空容器本体１は常に接
地されている。真空容器本体１の側部には石英製の監視
窓21が設けられ、その外側にガスプラズマの分光を行い
エツチングの進行状況を監視するための分光器，光電
管，記録計等を含むエツチング・モニタ22が設けられて
いる。23は圧力計である。
る。１はステンレス製の真空容器本体であつて、この容
器の一部をなすように平行平板電極を構成する上部電極
２と下部電極３が対向配置されている。これら電極２，
３はそれぞれテフロン・リング４，５により真空容器本
体１とは電気的に絶縁されている。試料６は下部電極３
の上に配置される。７，８はそれぞれ電極２，３を冷却
するための水冷管である。排気管９，10は例えば油拡散
ポンプとロータリポンプを有する排気系（図示せず）に
連結されている。11は分散管であつて、ガス導入口12か
ら導入された反応性ガスはこの分散管11より容器内に均
一性よく供給されるようになつている。13はＲＦ電源で
あり、その出力は同軸スイツチ14により切換えられ、同
軸ケーブル15、整合器16を介して上記電極２に、または
同軸ケーブル17、整合器18を介して下部電極19に、選択
的に印加されるようになつている。また各電極２，３は
それぞれスイツチ19,20により、一方にＲＦ電力が印加
されるとき他方が接地される。真空容器本体１は常に接
地されている。真空容器本体１の側部には石英製の監視
窓21が設けられ、その外側にガスプラズマの分光を行い
エツチングの進行状況を監視するための分光器，光電
管，記録計等を含むエツチング・モニタ22が設けられて
いる。23は圧力計である。
このような装置において、上部電極２、下部電極３にカ
ーボン板を用い、第２図に示すように試料６として半導
体基板である４インチ単結晶シリコンウエハ30を熱酸化
法により膜厚400Åの酸化膜を形成し、更にシラン（SiH
4）の熱分解（750℃）を用いる減圧気相成長法（LPCV
D）により多結晶シリコン（4000Å）32を堆積した後、1
000℃のリン（P）拡散したものを、ポジ型レジスト33
（OFPR−800：東京応化製）でマスク形成したものを用
いて、実験を行つた。エツチング条件は、反応性ガスと
して、Cl2を20cc／mimH2を６cc／mimの混合ガスを0.07T
owの圧力となるように導入し、印加するＲＦ電力を13.5
6MHz、0.25w／cm2とした。又ＲＦ電力は下部電極３に印
加するようにした。
ーボン板を用い、第２図に示すように試料６として半導
体基板である４インチ単結晶シリコンウエハ30を熱酸化
法により膜厚400Åの酸化膜を形成し、更にシラン（SiH
4）の熱分解（750℃）を用いる減圧気相成長法（LPCV
D）により多結晶シリコン（4000Å）32を堆積した後、1
000℃のリン（P）拡散したものを、ポジ型レジスト33
（OFPR−800：東京応化製）でマスク形成したものを用
いて、実験を行つた。エツチング条件は、反応性ガスと
して、Cl2を20cc／mimH2を６cc／mimの混合ガスを0.07T
owの圧力となるように導入し、印加するＲＦ電力を13.5
6MHz、0.25w／cm2とした。又ＲＦ電力は下部電極３に印
加するようにした。
第３図は、前記多結晶シリコン32をフツ硝酸系の溶液に
よりエツチングした後レジスト33を同様に硫酸系の溶液
で除去した試料の熱酸化膜の耐圧を測定したものであ
る。多結晶シリコン32の電極面積は10mmで、１μＡの電
流が流れた時を降伏電圧とした。第３図から明らかな様
に降伏電圧は10Mv／cmと６Mv／cmに分布している。10Mv
／cmは熱酸化膜固有の降伏電圧であり、６Mv／cmは、熱
酸化膜形成時におけるプロセス上の問題、例えばゴミ等
によるものである。
よりエツチングした後レジスト33を同様に硫酸系の溶液
で除去した試料の熱酸化膜の耐圧を測定したものであ
る。多結晶シリコン32の電極面積は10mmで、１μＡの電
流が流れた時を降伏電圧とした。第３図から明らかな様
に降伏電圧は10Mv／cmと６Mv／cmに分布している。10Mv
／cmは熱酸化膜固有の降伏電圧であり、６Mv／cmは、熱
酸化膜形成時におけるプロセス上の問題、例えばゴミ等
によるものである。
この様な耐圧分布を示す試料６を、前記エツチング条件
により反応性イオンエツチング方法で多結晶シリコン32
をエツチングしその後レジスト33を硫酸系の溶液で除去
したものの、熱酸化膜31の耐圧を測定したものが第４図
である。
により反応性イオンエツチング方法で多結晶シリコン32
をエツチングしその後レジスト33を硫酸系の溶液で除去
したものの、熱酸化膜31の耐圧を測定したものが第４図
である。
単結晶シリコンウエーハ30上の熱酸化膜31の耐圧は著し
く劣化し、絶縁膜として機能しなくなつて健ることがわ
かる。
く劣化し、絶縁膜として機能しなくなつて健ることがわ
かる。
この様に従来公知のカーボン板電極３上に試料６を配置
して、エツチングすると、酸化膜31の耐圧は著しく劣化
することがわかるが、第５図に示したように試料６直下
のみにポリエステルフイルム40-2をカーボン板３上に貼
付したところ酸化膜31の耐圧特性は、第３図の溶液エッ
チングによる酸化膜の耐圧分布と全く変化のない良好な
特性が得られた。試料配置側電極がカーボン板等の導体
物質と、ポリエステルフイルム等の絶縁性物質で構成す
ると、試料の酸化膜がエツチングにより絶縁破壊されな
い理由は現在のところ明確ではないが以下の様に推論さ
れる。
して、エツチングすると、酸化膜31の耐圧は著しく劣化
することがわかるが、第５図に示したように試料６直下
のみにポリエステルフイルム40-2をカーボン板３上に貼
付したところ酸化膜31の耐圧特性は、第３図の溶液エッ
チングによる酸化膜の耐圧分布と全く変化のない良好な
特性が得られた。試料配置側電極がカーボン板等の導体
物質と、ポリエステルフイルム等の絶縁性物質で構成す
ると、試料の酸化膜がエツチングにより絶縁破壊されな
い理由は現在のところ明確ではないが以下の様に推論さ
れる。
陰極降下電圧は、プラズマと試料及び電極間に形成され
るシースでほとんど発生し、酸化膜の膜厚が500Å以下
の極めて薄い時でも電極と結合しているブロッキングキ
ャパシタ等における絶縁性物質が１０μｍ以上であれ
ば、陰極降下電圧Vdcが500Ｖとしても電荷蓄積による酸
化膜に印加される直流電圧は高々数Ｖであり、酸化膜を
絶縁破壊するまでの電圧とはならない。即ち、定常状態
における陰極降下電圧発生に伴なう電荷蓄積では、酸化
膜の耐圧は劣化せず、電極材料が導体物質のみでも良い
わけである。しかしながら導体物質の電極で試料の酸化
膜の耐圧が実際に劣化することから多結晶シリコンがエ
ツチングされた直後、定常状態に達するまでの極めて短
い時間（数mm秒以内）に導体物質に接触している半導体
基板はエツチング終了前と同電位であるが、多結晶シリ
コンの絶対値の電位が、半導体基板より低くなるため、
その電位差により酸化膜が絶縁破壊すると考えられる。
一方電極が導体物質と絶縁性物質で構成されると、半導
体基板と多結晶シリコンの各々の電位はエツチングされ
た直後でも、同程度の割合いで一定電位に達するために
絶縁破壊が起らないと考えられる。
るシースでほとんど発生し、酸化膜の膜厚が500Å以下
の極めて薄い時でも電極と結合しているブロッキングキ
ャパシタ等における絶縁性物質が１０μｍ以上であれ
ば、陰極降下電圧Vdcが500Ｖとしても電荷蓄積による酸
化膜に印加される直流電圧は高々数Ｖであり、酸化膜を
絶縁破壊するまでの電圧とはならない。即ち、定常状態
における陰極降下電圧発生に伴なう電荷蓄積では、酸化
膜の耐圧は劣化せず、電極材料が導体物質のみでも良い
わけである。しかしながら導体物質の電極で試料の酸化
膜の耐圧が実際に劣化することから多結晶シリコンがエ
ツチングされた直後、定常状態に達するまでの極めて短
い時間（数mm秒以内）に導体物質に接触している半導体
基板はエツチング終了前と同電位であるが、多結晶シリ
コンの絶対値の電位が、半導体基板より低くなるため、
その電位差により酸化膜が絶縁破壊すると考えられる。
一方電極が導体物質と絶縁性物質で構成されると、半導
体基板と多結晶シリコンの各々の電位はエツチングされ
た直後でも、同程度の割合いで一定電位に達するために
絶縁破壊が起らないと考えられる。
上記一実施例は試料６配置側電極３に高周波電力を印加
したものであるが、400KHzの低高周波電力の場合は上部
電極２に高周波電力を印加してもアンダーカツトの無い
異方性エツチングが達成できる。この場合13.56MHzの様
な高周波電力と異なり、負の自己バイアスは発生しない
が、プラズマ中の正イオンエネルギーが高くなり、接地
電位の下部電極３に試料６を配置してエツチングする
と、下部電極が導体物質であると酸化膜の絶縁破壊がお
こり、試料６配置電極３を、導体物質と絶縁物質で構成
すると、13.56MHzの様な高周波電力と同様、耐圧劣化は
全く生じなかつた。
したものであるが、400KHzの低高周波電力の場合は上部
電極２に高周波電力を印加してもアンダーカツトの無い
異方性エツチングが達成できる。この場合13.56MHzの様
な高周波電力と異なり、負の自己バイアスは発生しない
が、プラズマ中の正イオンエネルギーが高くなり、接地
電位の下部電極３に試料６を配置してエツチングする
と、下部電極が導体物質であると酸化膜の絶縁破壊がお
こり、試料６配置電極３を、導体物質と絶縁物質で構成
すると、13.56MHzの様な高周波電力と同様、耐圧劣化は
全く生じなかつた。
又試料の熱酸化膜の代りに、シリコンを直接熱窒化した
膜でも同様な結果が得られ、更には多結晶シリコンの代
りにAlやタングステン(W)、モリブデン（Mo）等の高融
点金属及びそれらのシリサイド化合物をエツチングする
場合でも効果は全く同じであつた。
膜でも同様な結果が得られ、更には多結晶シリコンの代
りにAlやタングステン(W)、モリブデン（Mo）等の高融
点金属及びそれらのシリサイド化合物をエツチングする
場合でも効果は全く同じであつた。
以上説明したように、この発明によれば、試料を配置し
た電極が導体物質と絶縁物質で構成され、前記絶縁物質
の単位当りの容量か、試料の単結晶シリコンと導電性被
エツチング材料間の絶縁膜の容量の20倍以上であればエ
ツチングにより前記試料中の絶縁膜の絶縁破壊が発生し
ない。極めて高い信頼性のＬＳＩ製造プロセスが確立さ
れる。
た電極が導体物質と絶縁物質で構成され、前記絶縁物質
の単位当りの容量か、試料の単結晶シリコンと導電性被
エツチング材料間の絶縁膜の容量の20倍以上であればエ
ツチングにより前記試料中の絶縁膜の絶縁破壊が発生し
ない。極めて高い信頼性のＬＳＩ製造プロセスが確立さ
れる。
第１図は、本発明を説明するための使用装置の概略図、
第２図は被エツチング物の構成図、第３図は被エツチン
グ物の導体層を溶液によりエツチングした時のシリコン
絶縁膜の耐圧分布図、第４図は、試料配置側の電極がカ
ーボン板等の導体物質であるときの、被エツチング物の
シリコン絶縁膜の耐圧分布図、第５図は、本発明の一実
施例を示す説明図である。 １…ステンレス製の真空容器、２…上部電極、 ３…下部電極、4,5…テフロン、 ６…被エツチング物、7,8…水冷パイプ、 9,10…排気管、13…高周波電源、 16,18…整合回路、 30…単結晶シリコンウエーハ、 31…シリコン絶縁膜、32…導体物質層、 33…フオトレジスト、 40-2…絶縁性高分子薄膜、 41-2…導体物質層。
第２図は被エツチング物の構成図、第３図は被エツチン
グ物の導体層を溶液によりエツチングした時のシリコン
絶縁膜の耐圧分布図、第４図は、試料配置側の電極がカ
ーボン板等の導体物質であるときの、被エツチング物の
シリコン絶縁膜の耐圧分布図、第５図は、本発明の一実
施例を示す説明図である。 １…ステンレス製の真空容器、２…上部電極、 ３…下部電極、4,5…テフロン、 ６…被エツチング物、7,8…水冷パイプ、 9,10…排気管、13…高周波電源、 16,18…整合回路、 30…単結晶シリコンウエーハ、 31…シリコン絶縁膜、32…導体物質層、 33…フオトレジスト、 40-2…絶縁性高分子薄膜、 41-2…導体物質層。
Claims (7)
- 【請求項１】互いに対向配置された平行平板型電極を有
するプラズマエッチング装置において、シリコン単結晶
からなる第１層とこの第１層上に形成されたシリコン絶
縁膜からなる第２層との積層物質上に形成された導電性
物質層とこの導電性物質層上にパターン形成されたエッ
チングマスクとを備えた被エッチング物を前記平行平板
型電極の一方に設置してエッチングするに際し、プラズ
マに晒される前記被エッチング物を設置する側の電極上
面において、前記被エッチング物と前記電極との間に絶
縁物質層を設け、前記被エッチング物の設置箇所周囲の
プラズマに晒される前記電極上面は電極の導電性物質で
あることを特徴とするプラズマエッチング方法。 - 【請求項２】前記電極上に導体物質層を設け、前記絶縁
物質層をこの導体物質層を介して前記電極上に構成して
なることを特徴とする特許請求の範囲第１項記載のプラ
ズマエッチング方法。 - 【請求項３】前記導体物質層が炭素であることを特徴と
する特許請求の範囲第２項記載のプラズマエッチング方
法。 - 【請求項４】前記絶縁物質層が、弗素系，炭化弗素系，
塩素炭化水素系，あるいはシリコン系の絶縁性高分子で
あることを特徴とする特許請求の範囲第１項乃至第３項
記載のプラズマエッチング方法。 - 【請求項５】前記被エッチング物の第２層のシリコン絶
縁膜が熱酸化膜及び熱窒化膜であることを特徴とする特
許請求の範囲第１項記載のプラズマエッチング方法。 - 【請求項６】前記被エッチング物の導電性物質層が、多
結晶シリコン，非晶質シリコン，タングステン，モリブ
テン等の高融点金属，及び該高融点金属のシリサイド化
合物，更には多結晶シリコンと前記高融点金属又はこの
シリサイド化合物との積層物であることを特徴とする特
許請求の範囲第１項記載のプラズマエッチング方法。 - 【請求項７】前記被エッチング物の第２層のシリコン絶
縁膜の単位面積キャパシタ容量が前記電極の絶縁物質層
の単位面積キャパシタ容量の20倍以上であることを特徴
とする特許請求の範囲第１項記載のプラズマエッチング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57191910A JPH0642467B2 (ja) | 1982-11-02 | 1982-11-02 | プラズマエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57191910A JPH0642467B2 (ja) | 1982-11-02 | 1982-11-02 | プラズマエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5982729A JPS5982729A (ja) | 1984-05-12 |
| JPH0642467B2 true JPH0642467B2 (ja) | 1994-06-01 |
Family
ID=16282477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57191910A Expired - Lifetime JPH0642467B2 (ja) | 1982-11-02 | 1982-11-02 | プラズマエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642467B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133632A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | ドライエツチング装置 |
| JPS63133633A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH0831442B2 (ja) * | 1987-03-11 | 1996-03-27 | 株式会社日立製作所 | プラズマ処理方法及び装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56134738A (en) * | 1980-03-26 | 1981-10-21 | Toshiba Corp | Method of forming pattern |
-
1982
- 1982-11-02 JP JP57191910A patent/JPH0642467B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5982729A (ja) | 1984-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1160761A (en) | Fabrication of microminiature devices using plasma etching of silicon and resultant products | |
| KR100405578B1 (ko) | 반도체 장치의 제조 방법 | |
| US4844767A (en) | Method of and apparatus for etching | |
| WO2003075333A1 (en) | Electrode for dry etching a wafer | |
| JPS63238288A (ja) | ドライエツチング方法 | |
| US20250149342A1 (en) | Etching method and plasma processing apparatus | |
| JP4754374B2 (ja) | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 | |
| JP4910231B2 (ja) | 半導体装置の製造方法 | |
| US4566941A (en) | Reactive ion etching method | |
| JPH0722393A (ja) | ドライエッチング装置及びドライエッチング方法 | |
| JP3956499B2 (ja) | 半導体装置の製造方法 | |
| JP4216922B2 (ja) | 酸化膜のエッチング方法 | |
| JPH0642467B2 (ja) | プラズマエツチング方法 | |
| WO2021204289A1 (zh) | 半导体结构及其形成方法 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JPS59163827A (ja) | プラズマエツチング装置 | |
| JPH0559578B2 (ja) | ||
| JP2768689B2 (ja) | ドライエッチング方法 | |
| JP2603989B2 (ja) | 半導体装置の製造方法 | |
| JP2614331B2 (ja) | 半導体装置の製造方法 | |
| JP4260352B2 (ja) | 半導体装置の製造方法 | |
| JPH0622215B2 (ja) | プラズマエツチング方法 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| JPWO2003065435A1 (ja) | エッチング方法 |