JPH0642470B2 - 微細構造デバイスにおけるＳｉエッチング残留物除去方法 - Google Patents

微細構造デバイスにおけるＳｉエッチング残留物除去方法

Info

Publication number
JPH0642470B2
JPH0642470B2 JP2102777A JP10277790A JPH0642470B2 JP H0642470 B2 JPH0642470 B2 JP H0642470B2 JP 2102777 A JP2102777 A JP 2102777A JP 10277790 A JP10277790 A JP 10277790A JP H0642470 B2 JPH0642470 B2 JP H0642470B2
Authority
JP
Japan
Prior art keywords
etching
silicon
layer
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2102777A
Other languages
English (en)
Other versions
JPH03114226A (ja
Inventor
ローレンス フラム，ダニエル
メイダン，ダン
ニン―コウ ワン，デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of JPH03114226A publication Critical patent/JPH03114226A/ja
Publication of JPH0642470B2 publication Critical patent/JPH0642470B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】 本発明の背景 本発明はドライエッチングプロセスにより、デバイス中
に微細線パターンを描く方法を用いた集積回路のような
微細構造デバイスの製作に係る。
半導体ウエハのような加工材のパターン形成用に、ドラ
イプロセス技術を用いることについて、かなりの関心が
もたれている。そのような技術に対する関心は、標準的
な湿式エッチングに比べ、それらは一般に解像度がよ
く、且つ寸法的にも形状的に制御性がよいことに起因し
ている。従って、ドライエッチングはたとえば大規模集
積（ＬＳＩ）デバイスを形成するための半導体ウエハの
プロセスにおけるパターン描画用に、次第に多く用いら
れつつある。
気体プラズマの使用を含む各種のドライエッチングプロ
セスは、たとえばＣ．Ｊ．Mogab（シー・ジエー・モガ
ブ）及びＷ．Ｒ．Harshberger（ダブリュ・アール・ハ
ーシュバーガー）による“パターン転写のためのプラズ
マ補助エッチング”Journal ofVacaum Science and Tec
hnolagy（ジャーナル オブ バキュウム サイエンス
アンド テクノロジー），１６（２），１９７９年３
月／４月に述べられているように、よく知られている。
そこに示されているように、最近の社事は荷電粒子照射
により光学反応が増進される様式で反応性ガスプラズマ
を用いる現像プロセスに、特に重点をおいてきた。
最近シリコン表面に微細パターン描画のために、信頼性
あるプラズマエッチングプロセスを考案としようとする
ことに、最近かなりの努力が払われてきた。特に実際的
な関心の払われた仕事は、多結晶シリコンのエッチング
に向けられてきた。多結晶シリコン薄膜は、ドープされ
たものもドープされないものも、金属−酸化物−半導体
（ＭＯＳ）型の６４Ｋダイナミック・ランダム−アクセ
ス−メモリ（ＲＡＭＳ）のような商業的に重要なＬＳＩ
デバイスの要素である層を構成する。従って、プラズマ
エッチングによるシリコンのパターン形成の改善された
方法は、もし実現されれば、そのようなデバイス及びシ
リコン基板又は層を含む他の構造の価格を著しく下げ、
且つ歩留りを改善するであろう。
本発明の要約 本発明は次のようなプロセス工程に従い微細構造デバイ
スの製作方法に用いるための、プラズマエッチングプロ
セスを実現する。すなわち、デバイスの他の表面に比べ
より高い選択性で、デバイスのシリコン表面をドライエ
ッチング装置中でエッチングすべき工程を少くとも一つ
含む。装置はアノード電極及びカソード電極間に形成さ
れたプラズマを含み、電極の一つはエッチングすべきデ
バイスを保持する。プラズマは電極間の気体雰囲気間に
電界を印加することから生じる。気体雰囲気はフッ素を
含む気体混合物から成り、混合物は電界の影響下で、装
置中にシリコンをエッチングするフッ素を含む物質と反
応生成物を発生させ、それらはシリコン表面のエッチン
グに比べ、デバイスの他の表面は本質的な量をエッチン
グしない。
単結晶シリコン及びドープされたあるいはされない多結
晶シリコンのドライエッチングは、フッ素を含む気体混
合物から生じたプラズマ中の指定された条件下で、反応
容器中において達成される。もしフッ素を含む気体のみ
を容器に導入すると、エッチングされた材料の端部プロ
フィルは、完全に非等方的である。たとえば塩素のよう
な各種の他の気体を、フッ素を含む気体に加えることに
より、混合されたエッチングプラズマが形成され、その
場合アンダーカット（最大横方向エッチング）の量は、
混合物中に含まれる追加成分の体積パーセントの関数で
ある。
シリコンに対する本質的に一様で、且つ比較的高いエッ
チング速度が、比較的低いパワーレベルで実現される。
シリコンに対するエッチング速度は、ＬＳＩデバイスに
含まれる各種の他の材料（たとえば、二酸化シリコン）
より、著しく高い。更に、このプロセスで得られる端部
プロフィルは、形状の寸法及び形状間の間隔には、本質
的に独立である。“シリコン”という用語は、ここ及び
請求範囲において、ドープ及びドープされない単結晶及
び多結晶シリコンを含む一般的な意味で用いる。
先に提案された反応性プラズマを用いたドライエッチン
グプロセスにおいて、エッチングすべき材料は反応容器
中に含まれる電極の一つの上に置かれる。そのような型
のエッチング装置の一つにおいては、材料は接地された
アノード電極上に置かれる。別のそのような装置におい
ては、材料はその駆動されたカソード電極上に置かれ
る。いずれの型の装置も、シリコンのプラズマエッチン
グをするフッ素を含む気体混合物とともに用いることが
できる。
特に有利な装置においては、材料が駆動されたカソード
電極上にマウントされるプラズマエッチング装置中であ
らかじめ処理された材料は、更に本発明に従い処理され
る。従って、ここでの主な重点は材料が駆動カソード電
極上に置かれる装置中で実施されるエッチング技術に置
く。そのようにすると、連続した高歩留りの製作工程が
実現される。
駆動カソード電極上にマウントされた材料の荷電粒子照
射により化学反応が増進される方式で、反応性気体プラ
ズマを用いるプロセス及び装置は知られている。そのよ
うなプロセスの有利な一つが、Proc.6th Int'1 Vacuum
Congr.1974,Japan.J.Appl.Phys.,suppl.2 pt.1,（プロ
シーデイングス シックス インターナショナル バキ
ューム コングレス １９７４，ジャパン．ジェー．ア
プライド フイジックス サプリメンタル２，ピーティ
ー １，）４３５−４３８頁，１９７４に述べられてい
る。
たとえば、反応性プラズマエッチングは第１図に示され
た型の平行平板容器又は第２図に示された型のいわゆる
多面体容器中で行われる。
第１図に示された平行平板反応容器の具体例は、円筒状
非導性部１２及び２個の導電性プレート１４及び１６に
より規定されたエッチング容器１０から成る。たとえ
ば、部分１２はガラスで作られ、プレート１４及び１６
はそれぞれアルミニウムで作られる。加えて、示された
反応容器は、えとえばアルミニウムでできた導電性試料
ホルダ１８を含む。一例ではホルダ１８の底面はその上
に７個の7.６cm（３インチ）ウエハを置くように設計さ
れた２5.４cm（１０インチ）の円状表面を成す。
底面（すなわち前面）をエッチングすべきウエハ２０は
第１図において、ホルダ１８の底面上にマウントするよ
うに示されている。ウエハ２０は窓が貫通しているカバ
ープレート２４により、ホルダ１８上に位置を定めて保
持されている。窓はウエハ２０と位置合わせをして配置
されており、位置合わせされた各ウエハより、わずかに
直径が小さい。そのようにして、各ウエハの前面の主要
部分は、エッチングのために露出される。何らかの標準
的な手段（図示されていない）により、カバープレート
２４はホルダ１８に固定される。
第１図のエッチング装置に含まれるカバープレート２４
は、エッチングガスと化学的に反応して不揮発性物質を
形成しない低スパッタ材で作られている。適当なそのよ
うな材料には、陽極酸化したアルミナ及び溶融石英が含
まれる。
第１図に示される試料ホルダ２４はラジオ周波同調回路
２６を経て、ラジオ周波発振器２８に容量的に結合さ
れ、発振器は一例として、１3.５６メガヘルツの周波数
でホルダ１８を駆動するよう設計されている。更に、ホ
ルダ１８はインダクタ３０及びキャパシタ３２から成る
フィルタ回路を通して、メータ３４に結合され、メータ
はホルダ１８に印加されるラジオ周波電圧のピーク値を
近似する直流電圧を示す。
第１図において、端部プレート１４は接地のような基準
電位点に接続されている。プレート１４は示された反応
容器のアノードである。試料ホルダ１８は反応容器の駆
動されるカソードを構成する。第１図に示された型の具
体的な反応容器の一例においては、アノード−カソード
間隔は約25.4cm（１０インチ）でアオードプレートの直
径は約４3.２cm（１７インチ）であった。
第１図の装置の端部プレート１６はまた、接地は接続さ
れている。加えて、ホルダ１８を囲む開口端円筒シール
ド３６は、プレート１６、従って接地に接続されてい
る。ホルダ１８の一部はプレート１６を通り、非導電性
套管３８によりそれから電気的に接続されている。
フッ素を含む気体雰囲気が第１図の容器１０中に実現さ
れる。気体は標準的な供給源４０から、示された容器中
に流れるよう制御される。加えて、通常のポンプ系４２
により、先に述べた低圧条件が容器中に維持される。
フッ素を含む適当な気体化合物を容器１０（第１図）中
に導入し、以下で詳細に述べるように、アノード１４及
びカソード１８間に電界を印加することにより、容器１
０中に反応性プラズマが発生する。その中に作られたプ
ラズマはエッチングすべき試料表面のすぐ近くに、均一
な暗部空間をもつ。エッチングプロセス中試料表面に形
成された揮発性生成物は、系４２により容器から排出さ
れる。
上に述べた型の量産性多面体反応容器中でエッチングプ
ロセスを行うのが有利である。その具体例の一つの概略
を、第２図に示す。
第２図に示された系は、たとえばアルミニウム又はステ
ンレススチールのような導電性材料で作られた円筒状エ
ッチング容器１００から成る。容器１００内の中心に、
試料ホルダ１０２がマウントされている。第２図に示さ
れた特定のホルダ１０２の例は、６個の平坦な表面又は
小表面を含む。具体例として、各表面はその上に４個の
15.2cm（６インチ）ウエハをもつように設計されてい
る。そのようなウエハの一つは、第２図で参照数字１０
４と記されている。
容器１００及び第２図の試料ホルダ１０２間にはさまれ
て、支持された格子要素１０６がある。加えて、第１図
の説明に関連して上で述べたのと同様にして、第２図の
装置の試料ホルダは、ラジオ周波発振器１０８及び不随
した通常の要素に、容量的に結合されそれにより駆動さ
れる。
第２図にも概略的に示されるように、指定された気体又
は気体混合物を、示された反応容器中に導入するための
気体供給源１１０及び容器中に先に述べた低圧条件を実
現するための、標準的なポンプ系１１２がある。
第３図は第１図の容器１０又は第２図の容器１００中で
エッチングすべきウエハの一つの一部分の断面を示す。
第３図において、標準的にパターン形成されたマスク層
４６が、たとえば約１ないし１０オームセンチメートル
の低効率を示すようにｐ又はｎ形にドープされた単結晶
シリコンでできた基板４８上に形成されているのが示さ
れている。シリコン基板４８のマスクされない部分は、
等方的にエッチングされ破線４９で示されるように、そ
の中にくぼみを形成する。
単結晶シリコン中に形状を等方的にエッチングできる能
力は、微細電子デバイスの製作に関連して、実用上重要
である。従って、たとえば第３図の基板４８中にエッチ
ングされたくぼみ４９は、ＬＳＩデバイス製作プロセス
の一例であり、その場合示されたくぼみ中に順次形成さ
れた誘電材料は、基板４８を含むＬＳＩチップ中の隣接
した要素を電気的に分離する働きをする。
製作プロセス中基板又は単結晶シリコン層の等方的エッ
チングを必要とする他のデバイス構造は、当業者には周
知である。更に、ここで述べた等方性エッチングプロセ
スはまた、シリコンウエハの薄化工程にも適用でき、そ
のような薄化は比較的速く、且つ均一に行われる。
多結晶シリコン層の等方性エッチングは、ＬＳＩデバイ
スの製作で特に重要である。従って、たとえばＭＯＳ
ＲＡＭの作製において、多結晶シリコンの薄い層を精密
にパターン形成する製作工程が、典型的な場合必要であ
る。たとえば、そのようなデバイス製作工程の一つに
は、多結晶２レベルと共通に呼ばれるドープされていな
い多結晶シリコン層の非等方性エッチングが最初に含ま
れる。典型的な場合、多結晶２レベルは非等方性にエッ
チングされた後、第７図の説明に関連して、以下の詳細
な論議から明らかなるように、あらかじめパターン形成
されたドープ多結晶シリコン層（いわゆる多結晶１レベ
ル）の下の部分を含む。もし、これらの下の多結晶２部
分が製作中の層構造から除去されなければ、欠陥のある
デバイスが生じやすい。従って、下の多結晶２部分の除
去が必要である。そのような除去はここで述べた型の乾
式エッチング工程中で行うと有利である。
第４図はエッチングすべき多結晶シリコン層を含む理想
的なデバイス構造の一部分の断面を概略的に示す。第４
図において、二酸化シリコンの薄い〔たとえば、５０ナ
ノメータ（５００オングストローム）厚〕の層５０が、
単結晶シリコン部５２上に示されている。層５０の最上
部に、約５００ナノメータ（５０００オングストロー
ム）厚の多結晶シリコンの層５４がある。エッチングす
べき層５４の最上部に、標準的にパターン形成されたマ
スク層５６がある。
第４図は層５４がアンドープ又はドープ多結晶シリコン
で作られた一般的な図と考えるべきである。第４図の層
５４の等方性エッチングは、曲線の破線で表されてい
る。完全に等方的なプロフィルが、線５８により表され
ている。そのようなプロフィルにおいて、横方向のエッ
チング（アンダーカット）の最大量は第４図中でａによ
り表され、エッチングされた層５４の厚さに等しい。
ここで、“ドープされた”多結晶シリコンという用語
は、リンのようなドーパントが添加された多結晶シリコ
ン層をさす。たとえば、そのような層中のドーパントの
濃度は、２０ないし１００オームセンチメートルの範囲
の抵抗となるように制御される。
第３図及び第４図に示されたパターン形成された層４６
及び５６を形成するのに、各種の材料が適している。こ
れらの材料には、有機又は非有機レジスト、二酸化シリ
コン、酸化マグネシウム、酸化アルミニウム、チタン、
タンタル、酸化タングステン、酸化コバルト、チタン、
タンタル及びタングステンの耐熱性シリサイドが含まれ
る。これらの材料で作られたマスク層は、標準的なリン
グラフィ及びエッチング技術を用いて、パターン形成さ
れる。
単結晶シリコン及びドープ又はアンドープ多結晶シリコ
ンの完全に等方的なプラズマ補助エッチングは、純粋な
三フッ化塩素気体雰囲気中で行われる。先に述べたよう
に、エッチングはたとえば第１図中に示された型の平行
平板反応容器又は第２図中に示された型の多面体反応容
器中で行われる。そのような装置中でのエッチングの場
合、具体例に従うと約６７マイクロバール（５０マイク
ロメータ）の圧力が、エッチング容器中に作られる。平
行平板反応容器の場合、エッチング容器中への三フッ化
塩素の気体流は、たとえば１分当り約１０立方センチメ
ートルが有利である。多面体反応容器の場合、三フッ化
塩素の流量は、たとえば１分当り約３０立方センチメー
トルにされる。（周知のように、選択される具体的な気
体流速は、具体的な反応容器の設計とその中での所望の
エッチング速度に、大きく依存する。）更に、たとえば
１平方センチメートル当り約．６０ワットのパワー密度
が、多面体反応容器中でエッチングすべき試料表面に実
現される。
先に述べた具体例で実現される具体的な条件の場合、単
結晶シリコン．アンドープ多結晶シリコン及びドープ多
結晶シリコンは、それぞれ１分当り約１７５，１２０及
び１２０ナノメータ（1750,１２００及び１２００オン
グストローム）速度で、先に述べた装置中でそれぞれ等
方的にエッチングされる。
上に述べた型の等方性エッチングプロセスは、たとえば
二酸化シリコン及びＨＰＲ−２０４（フィリップエイ
ハントケミカル会社 パリサデス パーク ニュージャ
ージーから市販されている）のような標準的なレジスト
の両方に対し、比較的高いエッチング速度を有する。先
に述べた具体的なプロセスの例では、シリコンは二酸化
シリコンより約５０倍、レジストより約５倍速くエッチ
ングされる。更に、先に述べたプロセスは又、リンドー
プガラス及びシリコン窒化物のような材料より、約５０
倍速くシリコンをエッチングする。ＬＳＩデバイス製作
におけるそのような比較的高いエッチング速度差の実用
的な重要性は、明らかである。
三フッ化塩素を用いた上に述べた等方的プラズマ補助エ
ッチングの例は、単に例を示すことを目的としたもので
ある。より一般的には、そのようなエッチングは圧力、
気体流速及びパワー密度をそれぞれ2.７ないし６６６マ
イクロバール（２ないし５００マイクロメータ）、１分
当り２ないし３００立方センチメートル及び１平方セン
チメートル当り0.０１ないし１ワットに選んで行われ
る。
先に述べたプラズマ補助エッチングプロセスにおいて、
三フッ化塩素は印加電界の影響で、反応容器中で分解し
フッ素原子を生じ、それはシリコンを等方的に速くエッ
チングするが、二酸化シリコンのような他の材料は比較
的ゆっくりエッチングする。更に、エッチング中容器内
に形成される他の反応生成物も又、シリコンがエッチン
グされる速度に比べゆっくりと、二酸化シリコンのよう
な他の試料材料をおかす。
特定の条件下では、二酸化シリコンのような他の材料に
比べ選択性の高いドライエッチングプロセスで、等方的
にシリコンをパターン形成するために、他のフッ素を含
む気体化合物が適当である。
これらの他の化合物も又反応容器中で分解し、フッ素系
物質を形成し、それらはシリコンをエッチングし、シリ
コンのエッチングに比べ二酸化シリコンのような他の材
料は本質的にはエッチングしない反応生成物を形成す
る。三フッ化窒素（NF3）、三フッ化臭素（BrF3）及び
三フッ化ヨウ素（IF3）のような他のフッ素を含む気体
化合物も、たとえば二酸化シリコンに比べ選択性よく等
方的にシリコンをエッチングするために使用できる。そ
のようなエッチングはプラズマ補助エッチングプロセス
で、第１図又は第２図に示された型の装置中で行われ
る。
そのような装置において、NF3、BrF3及びIF3を用いたプ
ラズマ補助エッチングは、上のClF3の場合の範囲に、圧
力、気体流量及びパワー密度を選択することにより行わ
れる。
先に述べたフッ素を含む各気体化合物は、他の成分と混
合しなくとも、それ自身シリコンを等方的にエッチング
する効果がある。しかし、気体混合物を用いることによ
り、エッチングパラメータのいくつかを選択的に変える
ことが容易である。従って、たとえば三フッ化塩素はシ
リコンのエッチング速度を選択的に減すために、アルゴ
ンのような不活性ガス又は四フッ化炭素又は塩素と混合
してもよい。更に、フッ素又は四フッ化炭素又は塩素を
三フッ化塩素に加えると、シリコンエッチングプロセス
中起るアンダーカットの量を、選択的に制御することが
可能になる。塩素を添加気体として用いたそのような制
御の具体例が、第５図に示されている。
第５図のグラフにおいて、エッチング中起るアンダーカ
ットの量が、三フッ化塩素及び塩素の混合物中に含まれ
る三フッ化塩素の体積パーセントを変えて示されてい
る。第５図中の量ａ／ｂは第６図中に実効的に規定され
ている。第６図はエッチングすべき層構造デバイスを断
面で示す。
第６図において、エッチングすべき多結晶シリコン層６
０は、たとえば二酸化シリコンでできた層６２が上にあ
るように示されている。層６０の厚さｂで印されてい
る。多結晶シリコン層６０の最上部は、たとえばレジス
ト材料でできたパターン形成された層６４である。層６
０中の最大横方向エッチング寸法は、ａで印されてい
る。最大アンダーカットの場合、エッチングプロセスは
完全に等方的で、ａはｂに等しい。
第５図に示されるように、完全に等方的なエッチング
（ａ／ｂ＝１）は、反応性スパッタエッチング容器中の
気体雰囲気が、完全に三フッ化塩素で作られたときに起
る。三フッ化塩素の体積パーセントがそれに塩素を加え
ることにより減少すると、横方向のアンダーカットの量
は減少する。混合物の三フッ化塩素の量がゼロに減少
し、容器中に純粋な塩素雰囲気が残ると、横方向アンダ
ーカットは起らず、エッチングプロセスは完全に非等方
的（ａ／ｂ＝０）になる。
現在のドライエッチングプロセスを応用すると特に有利
なことの一つは、ＬＳＩ ＭＯＳ ＲＡＭ の製作であ
る。そのようなデバイスの一部の概略的な断面図が、第
７図に示されている。
第７図はシリコン基板７０及び二酸化シリコン領域７２
を含む。領域７２の一部は多結晶１層と印されたドープ
多結晶シリコン層７４を包む。アンドープ多結晶シリコ
ン層７６（多結晶２）が、酸化物領域７２の最上部に配
置されている。やはり二酸化シリコンでできたパターン
形成されたマスク層７８が、多結晶２層７６の最上部
に、標準的な技術により形成される。
第７図に表された型のデバイスの製作工程において、酸
化物層７２は最初に標準的なエッチング工程でパターン
形成され、その場合酸化物層７２は典型的には多結晶１
層７４の右の垂直な端部に対し、アンダーカットされて
いる。デバイスの具体例において、アンダーカットの量
は約２００ナノメータ（２０００オングストローム）で
あった。従って、多結晶２層の以後の形成中、多結晶シ
リコン材料のいわゆるフィラメントが、多結晶１層７４
の下に形成される。第７図において、多結晶シリコンフ
ィラメントは参照数字８０で印されている。フィラメン
トが以下のプロセスで除去されなければ、当御者には周
知のように、それを原因として、デバイスの故障が発生
することがある。
第７図の多結晶２層７６中に形成すべきパターンは、マ
スク層７８により規定される。次に、層７６の非等方性
エッチングを行う。そのようなエッチングの結果、破線
８３及び８４間の層７６の区切られた部分８２が除去さ
れる。しかし、そのような非等方性エッチングは、多結
晶シリコンフィラメント８０は除去しない。
フィラメント８０はフッ素を含む気体化合物を用いて、
ここで述べた型の等方性プラズマ補助エッチング工程で
除去される。そのようなエッチング工程は、多結晶シリ
コンフィラメント８０を除去するのに効果的である。
（もちろん、先に多結晶２層７６中に形成され、垂直な
破線８３、８４により規定される開口は、わずかに横方
向に拡大する。）更に、二酸化シリコンに対する本発明
のエッチングプロセスの優れた選択性により、区切られ
た領域８２の下の酸化物層７２の部分は、多結晶シリコ
ンフィラメント８０のエッチング中、比較的影響を受け
ない。たとえば、エッチングすべきフィラメントの横方
向の大きさが２００ナノメータ（２０００オングストロ
ーム）ならば、層の問題となる部分は、わずかに約４ナ
ノメータ（４０オングストローム）だけ薄くなる。
ここで述べた本発明のエッチングプロセスは、比較的高
いエッチング速度及び試料間とともに各試料で比較的均
一性の高いエッチング速度を実現する。実際、そのよう
なエッチング速度の変化は、約５パーセントを越えなか
った。
加えて、ここで述べたプロセスはどのような近接効果を
も示さない。（周知のように、近接効果はマスク要素間
の間隔の関数としての、等方性エッチング中のアンダー
カットの横方向の大きさである。）より一般的には、こ
れらのプロセスのそれぞれの端部プロフィル、エッチン
グ速度及び選択性は、エッチング操作に含まれる具体的
なパターン形状、寸法及びマスク材料には本質的に独立
であることが確認された。又、重要なことは、ここで述
べたプロセスは比較的低いパワーレベル及び二酸化シリ
コンのような材料に対し、高エッチング速度の差で行わ
れることである。
【図面の簡単な説明】
本発明のいくつかの実施例について、添付した図面を参
照して、例をあげて述べる。図面において、 第１図は本発明のプロセスを実施するとができる平行平
板反応容器の概略を示す図、 第２図は本発明のプロセスが実行可能な多面体反応容器
の概略を示す図、 第３図は本発明に従いエッチングできるマスクされた単
結晶シリコン部の断面図、 第４図は本発明に従いエッチングされるマスクされた多
結晶シリコン層の断面図、 第５図は第６図とともにエッチング混合物中に含まれる
フッ素を含む気体の体積パーセントに従い、エッチング
された層のアンダーカットが変化する様子を示す図、 第７図は本発明に従い製作されるＬＳＩデバイスの一部
を示す断面図である。 〈主要部分の符号の説明〉 ７２……二酸化シリコン領域 ８０……シリコンフィラメント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ワン，デイヴィッド ニン―コウ アメリカ合衆国 07060 ニュージャーシ ィ，ウォーレン タウンシップ，ウィルシ ャー ロード ８ (56)参考文献 特開 昭52−131470（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】微細構造デバイス表面のＳｉ層のエッチン
    グ工程の際、該デバイス表面のＳｉＯ２層周辺に残留し
    てしまったＳｉのエッチング残留物（フィラメント又は
    ストリング）を除去するため、該Ｓｉ層のエッチング工
    程後に採られる補助エッチング方法において、 乾式エッチング装置内の気体雰囲気中に形成されるプラ
    ズマに該デバイス表面を露らすことからなり、 該プラズマの気体雰囲気はＣｌＦ３，ＮＦ３，ＢｒＦ３
    及びＩＦ３の少なくとも１つを含むフッ素含有ガスから
    なり、そして 気体、流速、パワー密度及びエッチング室圧力は、等方
    的エッチングがＳｉＯ２層をエッチングすることなくＳ
    ｉのエッチング残留物に対しのみ達成されるよう選択さ
    れているＳｉのエッチング残留物を除去する補助エッチ
    ング方法。
  2. 【請求項２】特許請求の範囲第１項記載の方法におい
    て、前記Ｓｉのエッチング残留物は多結晶シリコンであ
    るＳｉのエッチング残留物を除去する補助エッチング方
    法。
JP2102777A 1980-04-07 1990-04-18 微細構造デバイスにおけるＳｉエッチング残留物除去方法 Expired - Lifetime JPH0642470B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US138,083 1980-04-07
US06/138,083 US4310380A (en) 1980-04-07 1980-04-07 Plasma etching of silicon

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56501391A Division JPS57500399A (ja) 1980-04-07 1981-03-20

Publications (2)

Publication Number Publication Date
JPH03114226A JPH03114226A (ja) 1991-05-15
JPH0642470B2 true JPH0642470B2 (ja) 1994-06-01

Family

ID=22480348

Family Applications (2)

Application Number Title Priority Date Filing Date
JP56501391A Pending JPS57500399A (ja) 1980-04-07 1981-03-20
JP2102777A Expired - Lifetime JPH0642470B2 (ja) 1980-04-07 1990-04-18 微細構造デバイスにおけるＳｉエッチング残留物除去方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP56501391A Pending JPS57500399A (ja) 1980-04-07 1981-03-20

Country Status (5)

Country Link
US (1) US4310380A (ja)
EP (1) EP0049272B1 (ja)
JP (2) JPS57500399A (ja)
CA (1) CA1160761A (ja)
WO (1) WO1981002947A1 (ja)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426246A (en) 1982-07-26 1984-01-17 Bell Telephone Laboratories, Incorporated Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch
US4498953A (en) * 1983-07-27 1985-02-12 At&T Bell Laboratories Etching techniques
US4851295A (en) * 1984-03-16 1989-07-25 Genus, Inc. Low resistivity tungsten silicon composite film
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate
US4778562A (en) * 1984-08-13 1988-10-18 General Motors Corporation Reactive ion etching of tin oxide films using neutral reactant gas containing hydrogen
US4544444A (en) * 1984-08-15 1985-10-01 General Motors Corporation Reactive ion etching of tin oxide films using silicon tetrachloride reactant gas
US4654112A (en) * 1984-09-26 1987-03-31 Texas Instruments Incorporated Oxide etch
US4615764A (en) * 1984-11-05 1986-10-07 Allied Corporation SF6/nitriding gas/oxidizer plasma etch system
US4582581A (en) * 1985-05-09 1986-04-15 Allied Corporation Boron trifluoride system for plasma etching of silicon dioxide
US4796562A (en) * 1985-12-03 1989-01-10 Varian Associates, Inc. Rapid thermal cvd apparatus
US4709655A (en) * 1985-12-03 1987-12-01 Varian Associates, Inc. Chemical vapor deposition apparatus
US6087267A (en) * 1986-03-04 2000-07-11 Motorola, Inc. Process for forming an integrated circuit
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
JP2669460B2 (ja) * 1986-10-29 1997-10-27 株式会社日立製作所 エツチング方法
US4787957A (en) * 1987-09-25 1988-11-29 Air Products And Chemicals, Inc. Desmear and etchback using NF3 /O2 gas mixtures
GB2214870B (en) * 1988-02-20 1991-09-11 Stc Plc Plasma etching process
US4998979A (en) * 1988-06-06 1991-03-12 Canon Kabushiki Kaisha Method for washing deposition film-forming device
EP0414372A3 (en) * 1989-07-21 1991-04-24 Sony Corporation Dry etching methods
JP3140068B2 (ja) * 1991-01-31 2001-03-05 東京エレクトロン株式会社 クリーニング方法
US5304282A (en) * 1991-04-17 1994-04-19 Flamm Daniel L Processes depending on plasma discharges sustained in a helical resonator
US5223083A (en) * 1992-01-23 1993-06-29 Micron Technology, Inc. Process for etching a semiconductor device using an improved protective etching mask
US5753130A (en) 1992-05-15 1998-05-19 Micron Technology, Inc. Method for forming a substantially uniform array of sharp tips
US5302239A (en) * 1992-05-15 1994-04-12 Micron Technology, Inc. Method of making atomically sharp tips useful in scanning probe microscopes
US5302238A (en) * 1992-05-15 1994-04-12 Micron Technology, Inc. Plasma dry etch to produce atomically sharp asperities useful as cold cathodes
US5378648A (en) * 1992-07-15 1995-01-03 Micron Technology, Inc. Situ stringer removal during polysilicon capacitor cell plate delineation
JP2650178B2 (ja) * 1992-12-05 1997-09-03 ヤマハ株式会社 ドライエッチング方法及び装置
US5380370A (en) * 1993-04-30 1995-01-10 Tokyo Electron Limited Method of cleaning reaction tube
JP3024449B2 (ja) * 1993-07-24 2000-03-21 ヤマハ株式会社 縦型熱処理炉及び熱処理方法
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
JP3370806B2 (ja) * 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3579492B2 (ja) * 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US6849471B2 (en) 2003-03-28 2005-02-01 Reflectivity, Inc. Barrier layers for microelectromechanical systems
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6077451A (en) * 1996-03-28 2000-06-20 Kabushiki Kaisha Toshiba Method and apparatus for etching of silicon materials
WO1998032163A1 (en) * 1997-01-22 1998-07-23 California Institute Of Technology Gas phase silicon etching with bromine trifluoride
US6165375A (en) 1997-09-23 2000-12-26 Cypress Semiconductor Corporation Plasma etching method
AU2010999A (en) * 1997-12-31 1999-07-19 Allied-Signal Inc. Method of etching and cleaning using interhalogen compounds
US6699794B1 (en) * 1998-03-09 2004-03-02 Siemens Aktiengesellschaft Self aligned buried plate
US6067999A (en) * 1998-04-23 2000-05-30 International Business Machines Corporation Method for deposition tool cleaning
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
US6107206A (en) * 1998-09-14 2000-08-22 Taiwan Semiconductor Manufacturing Company Method for etching shallow trenches in a semiconductor body
DE19843984B4 (de) * 1998-09-25 2013-10-24 Robert Bosch Gmbh Verfahren zur Herstellung von Strahlungssensoren
DE19847455A1 (de) * 1998-10-15 2000-04-27 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
EP1084076B1 (en) * 1999-03-04 2008-10-08 Surface Technology Systems Plc Chlorotrifluorine gas generator system
CN1150596C (zh) 1999-03-12 2004-05-19 加利福尼亚技术学院 形成聚对二甲苯mems的方法和器件
US6451642B1 (en) * 1999-07-14 2002-09-17 Texas Instruments Incorporated Method to implant NMOS polycrystalline silicon in embedded FLASH memory applications
US6290864B1 (en) 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
US6960305B2 (en) * 1999-10-26 2005-11-01 Reflectivity, Inc Methods for forming and releasing microelectromechanical structures
US6942811B2 (en) * 1999-10-26 2005-09-13 Reflectivity, Inc Method for achieving improved selectivity in an etching process
US6949202B1 (en) 1999-10-26 2005-09-27 Reflectivity, Inc Apparatus and method for flow of process gas in an ultra-clean environment
US7041224B2 (en) * 1999-10-26 2006-05-09 Reflectivity, Inc. Method for vapor phase etching of silicon
US6221784B1 (en) * 1999-11-29 2001-04-24 Applied Materials Inc. Method and apparatus for sequentially etching a wafer using anisotropic and isotropic etching
US7115523B2 (en) * 2000-05-22 2006-10-03 Applied Materials, Inc. Method and apparatus for etching photomasks
US6391790B1 (en) 2000-05-22 2002-05-21 Applied Materials, Inc. Method and apparatus for etching photomasks
US7019376B2 (en) * 2000-08-11 2006-03-28 Reflectivity, Inc Micromirror array device with a small pitch size
US6581612B1 (en) * 2001-04-17 2003-06-24 Applied Materials Inc. Chamber cleaning with fluorides of iodine
AU2002303842A1 (en) * 2001-05-22 2002-12-03 Reflectivity, Inc. A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants
US7183201B2 (en) 2001-07-23 2007-02-27 Applied Materials, Inc. Selective etching of organosilicate films over silicon oxide stop etch layers
US7189332B2 (en) * 2001-09-17 2007-03-13 Texas Instruments Incorporated Apparatus and method for detecting an endpoint in a vapor phase etch
US20030073302A1 (en) * 2001-10-12 2003-04-17 Reflectivity, Inc., A California Corporation Methods for formation of air gap interconnects
US6965468B2 (en) * 2003-07-03 2005-11-15 Reflectivity, Inc Micromirror array having reduced gap between adjacent micromirrors of the micromirror array
US7027200B2 (en) * 2002-03-22 2006-04-11 Reflectivity, Inc Etching method used in fabrications of microstructures
US20040072081A1 (en) * 2002-05-14 2004-04-15 Coleman Thomas P. Methods for etching photolithographic reticles
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US6803309B2 (en) * 2002-07-03 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method for depositing an adhesion/barrier layer to improve adhesion and contact resistance
AU2003275018B2 (en) 2002-09-20 2009-10-01 Integrated Dna Technologies, Inc. Anthraquinone quencher dyes, their methods of preparation and use
US6913942B2 (en) 2003-03-28 2005-07-05 Reflectvity, Inc Sacrificial layers for use in fabrications of microelectromechanical devices
US6980347B2 (en) * 2003-07-03 2005-12-27 Reflectivity, Inc Micromirror having reduced space between hinge and mirror plate of the micromirror
US7645704B2 (en) * 2003-09-17 2010-01-12 Texas Instruments Incorporated Methods and apparatus of etch process control in fabrications of microstructures
JP4339102B2 (ja) * 2003-12-12 2009-10-07 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4094539B2 (ja) * 2003-12-12 2008-06-04 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7091081B2 (en) * 2004-05-21 2006-08-15 International Business Machines Corporation Method for patterning a semiconductor region
US20060105114A1 (en) * 2004-11-16 2006-05-18 White John M Multi-layer high quality gate dielectric for low-temperature poly-silicon TFTs
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
DE102006039915A1 (de) 2006-08-25 2008-03-20 Deutsches Zentrum für Luft- und Raumfahrt e.V. Halogenhaltige Schichten
WO2008039845A2 (en) * 2006-09-26 2008-04-03 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
JP4799509B2 (ja) * 2007-08-16 2011-10-26 株式会社半導体エネルギー研究所 剥離方法
JP4596287B2 (ja) * 2008-09-19 2010-12-08 カシオ計算機株式会社 シリコンを含む膜のドライエッチング方法
KR20140022917A (ko) * 2011-08-25 2014-02-25 다이니폰 스크린 세이조우 가부시키가이샤 패턴 형성 방법
JP6056136B2 (ja) * 2011-09-07 2017-01-11 セントラル硝子株式会社 ドライエッチング方法
US20180190792A1 (en) * 2017-01-04 2018-07-05 Globalfoundries Inc. Method of forming semiconductor structure and resulting structure
WO2020129725A1 (ja) * 2018-12-21 2020-06-25 昭和電工株式会社 ハロゲンフッ化物によるエッチング方法、半導体の製造方法
CN111799217B (zh) * 2020-07-17 2024-02-02 上海华虹宏力半导体制造有限公司 存储器字线形貌的控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3400066A (en) * 1965-11-15 1968-09-03 Ibm Sputtering processes for depositing thin films of controlled thickness
US3669774A (en) * 1969-11-20 1972-06-13 Rca Corp Low temperature silicon etch
JPS6012779B2 (ja) * 1976-04-28 1985-04-03 株式会社日立製作所 半導体装置の製造方法
JPS54109387A (en) * 1978-02-15 1979-08-27 Hitachi Ltd Etching method
US4211601A (en) * 1978-07-31 1980-07-08 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4226665A (en) * 1978-07-31 1980-10-07 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4190488A (en) * 1978-08-21 1980-02-26 International Business Machines Corporation Etching method using noble gas halides
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant

Also Published As

Publication number Publication date
EP0049272A4 (en) 1984-06-13
WO1981002947A1 (en) 1981-10-15
JPH03114226A (ja) 1991-05-15
US4310380A (en) 1982-01-12
EP0049272B1 (en) 1986-07-02
CA1160761A (en) 1984-01-17
EP0049272A1 (en) 1982-04-14
JPS57500399A (ja) 1982-03-04

Similar Documents

Publication Publication Date Title
JPH0642470B2 (ja) 微細構造デバイスにおけるＳｉエッチング残留物除去方法
US5316616A (en) Dry etching with hydrogen bromide or bromine
US4214946A (en) Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US10186428B2 (en) Removal methods for high aspect ratio structures
US6254792B1 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
US5624582A (en) Optimization of dry etching through the control of helium backside pressure
US4361461A (en) Hydrogen etching of semiconductors and oxides
US4383885A (en) Reactive sputter etching of polysilicon utilizing a chlorine etch gas
US5180464A (en) Dry etching method
US4472237A (en) Reactive ion etching of tantalum and silicon
KR100574141B1 (ko) 단결정 실리콘층의 트렌치 에칭 방법
JPH0831436B2 (ja) デバイスの製造方法
TWI284372B (en) Method for bilayer resist plasma etch
JPH0336300B2 (ja)
US5100504A (en) Method of cleaning silicon surface
US5487811A (en) Process for preparation of semiconductor device
EP0328350A2 (en) Dry etching with hydrogen bromide or bromine
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
US5837615A (en) Integrated circuit device fabrication by plasma etching
US4937643A (en) Devices having tantalum silicide structures
CA1202597A (en) Reactive ion layers containing tantalum and silicon
CA1148895A (en) Reactive sputter etching of silicon
JP3363782B2 (ja) 集積回路構造の選択性の高い酸化物エッチングプロセス
JP3038984B2 (ja) ドライエッチング方法