JPH064407A - Device and method for storing data - Google Patents
Device and method for storing dataInfo
- Publication number
- JPH064407A JPH064407A JP4187474A JP18747492A JPH064407A JP H064407 A JPH064407 A JP H064407A JP 4187474 A JP4187474 A JP 4187474A JP 18747492 A JP18747492 A JP 18747492A JP H064407 A JPH064407 A JP H064407A
- Authority
- JP
- Japan
- Prior art keywords
- data
- random number
- input
- personal identification
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 特定の使用者のみが正規のデータを読み出す
ことができる記憶装置及び記憶方法を提供する。
【構成】 読み出し時に入力された暗証番号及びそのと
きに発生させた乱数を組み合わせてなる配列順序でデー
タの各分割部分を対応するメモリセルに書き込み、読み
出し時に入力された暗証番号及び書き込み時に記憶され
た乱数を組み合わせてなる配列順序で読み出す構成とす
ることで、読み出し時に正しくない暗証番号を入力した
際に無意味なデータが読み出されることとなり、誤った
暗証番号を入力するとデータが読み出せない形式に比較
して不正読み出し者にとっては解読作業及び読み出し作
業に多大な労力を必要とすることから実質的に不正読み
出しが不可能となり、データの機密保持を確実に行うこ
とが可能となる。
(57) [Summary] [Object] To provide a storage device and a storage method by which only a specific user can read out regular data. [Structure] Each divided portion of data is written in a corresponding memory cell in an array order in which a personal identification number input at the time of reading and a random number generated at that time are combined, and the personal identification number input at the time of reading and stored at the time of writing. By using a configuration in which random numbers are combined and read in the order of arrangement, meaningless data will be read when an incorrect PIN is input during reading, and data cannot be read if an incorrect PIN is entered. Compared with the above, since the illegal reading requires a great deal of labor for the decoding work and the reading work, the illegal reading is practically impossible and the confidentiality of the data can be surely maintained.
Description
【0001】[0001]
【産業上の利用分野】本発明は、データ記憶装置及びデ
ータ記憶方法に関し、特にデータの不正な読み出しを防
止することを目的とするデータ記憶装置及びデータ記憶
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data storage device and a data storage method, and more particularly to a data storage device and a data storage method for preventing unauthorized reading of data.
【0002】[0002]
【従来の技術】従来、例えば半導体メモリのような記憶
装置にあっては、複数のメモリセルからなる複数のメモ
リセルセットをアドレス指定し、データを1ワード毎に
各メモリセルセットに割り当て、更に各メモリセルに一
定の規則に従ってワードの各ビットを割り当てて書き込
み/読み出しを行っていた。2. Description of the Related Art Conventionally, in a storage device such as a semiconductor memory, a plurality of memory cell sets each including a plurality of memory cells are addressed, and data is assigned to each memory cell set word by word. Writing / reading is performed by allocating each bit of the word to each memory cell according to a certain rule.
【0003】[0003]
【発明が解決しようとする課題】一方、上記したような
メモリに記憶されたデータを読み出して不正に使用され
ることがあり、近年そのような不正行為を防止し、機密
を保持することが重要な課題となっていた。ところが、
従来の記憶装置にあっては、上記したようにデータの各
ビットがメモリセルに対して常に一定の規則に従って対
応していることから、例えば配線状態を目視により確認
してアドレスを指定し、読み出し処理を行うのみでデー
タを容易に読み出すことができ、その内容を知ることが
できることから上記不正行為を防止することが困難であ
った。On the other hand, the data stored in the memory as described above may be read and used illegally. In recent years, it is important to prevent such fraudulent activity and maintain confidentiality. It was a problem. However,
In the conventional memory device, since each bit of the data always corresponds to the memory cell according to a certain rule as described above, for example, the wiring state is visually confirmed to specify the address and read it. Since the data can be easily read out only by performing the processing and the contents thereof can be known, it is difficult to prevent the fraudulent acts.
【0004】そこで、データの入出力装置に暗証番号の
入力装置及びその照合装置を設け、データの書き込み時
に入力した暗証番号とデータ読み出し時に入力した暗証
番号とが一致しなければ記憶されたデータを読み出すこ
とができないようにすることが考えられる。Therefore, a personal identification number input device and its collation device are provided in the data input / output device, and if the personal identification number input when writing the data and the personal identification number input when reading the data do not match the stored data. It is conceivable to make it unreadable.
【0005】しかしながら、暗証番号が一致しなければ
データの読み出しが行われなけれない形式の場合、不正
読み出し者が試行錯誤することにより、或いは暗証番号
を自動的に発生して入力する装置を作成し使用すること
により、ある程度の時間があればデータを読み出すこと
ができる。また、暗証番号を著しく複雑にすることも考
えられるが、使用者が覚えられない心配があり、実用的
ではない。However, in the case of a format in which the data cannot be read unless the personal identification numbers do not match, a device for inputting the personal identification number is created by trial and error by an unauthorized reader. By using it, the data can be read out within a certain time. Further, although it may be considered that the personal identification number is remarkably complicated, it is not practical because the user may not remember it.
【0006】本発明は上記したような従来技術の問題点
に鑑み出されたものであり、その主な目的は、特定の使
用者のみが正規のデータを読み出すことができる記憶装
置及び記憶方法を提供することにある。The present invention has been made in view of the above-mentioned problems of the prior art, and its main purpose is to provide a storage device and a storage method by which only a specific user can read regular data. To provide.
【0007】[0007]
【課題を解決するための手段】上記した目的は本発明に
よれば、データを所定の単位で分割し、各分割部分を各
々メモリセルに対応させて記憶するデータ記憶装置であ
って、暗証番号を入力する手段と、前記暗証番号の入力
に伴い乱数を発生する手段と、前記発生した乱数を記憶
する手段と、データ書き込み時には前記入力手段から入
力された暗証番号及び前記乱数発生手段にて発生した乱
数に応じて、かつデータ読み出し時にあっては前記入力
手段から入力された暗証番号及び前記乱数記憶手段に記
憶された乱数に応じて前記各分割部分に対応するメモリ
セルを選択する手段と、前記選択手段の選択結果に応じ
て前記各メモリセルに対して前記各分割部分の書き込み
/読み出しを行う手段とを有することを特徴とするデー
タ記憶装置、及びデータを所定の単位で分割し、各分割
部分を各々メモリセルに対応させて記憶するデータ記憶
方法であって、データ書き込み時に、暗証番号を入力す
る過程と、前記暗証番号の入力に伴い乱数を発生する過
程と、前記発生した乱数を記憶する過程と、前記入力手
段から入力された暗証番号及び前記乱数発生手段にて発
生した乱数に応じて前記各分割部分に対応するメモリセ
ルを選択して書き込みを行う過程とを有し、データ読み
出し時に、暗証番号を入力する過程と、入力された暗証
番号及び前記記憶された乱数に応じて前記各分割部分に
対応するメモリセルを選択して読み出しを行う過程とを
有することを特徴とするデータ記憶方法を提供すること
により達成される。According to the present invention, the above object is to provide a data storage device which divides data in a predetermined unit and stores each divided portion in association with each memory cell. Means for generating a random number in response to the input of the personal identification number, a means for storing the generated random number, and a personal identification number input from the input means and a random number generating means for writing the data. Means for selecting a memory cell corresponding to each of the divided portions according to the random number, and at the time of data reading, according to the secret code input from the input means and the random number stored in the random number storage means, A data storage device, comprising means for writing / reading each divided portion to / from each memory cell according to a selection result of the selection means, and A data storage method of dividing a data into a predetermined unit and storing each divided portion in association with each memory cell, wherein a process of inputting a personal identification number when writing data and a random number accompanying the input of the personal identification number. , A step of storing the generated random number, and a memory cell corresponding to each divided portion is selected according to the secret code input from the input means and the random number generated by the random number generation means. Writing data, the process of inputting a personal identification number at the time of data reading, and selecting and reading the memory cell corresponding to each divided portion according to the input personal identification number and the stored random number. The present invention is achieved by providing a data storage method, which comprises:
【0008】[0008]
【作用】このようにすれば、正しい暗証番号が入力され
なければ意味のないデータが読み出されることとなる。
このとき、データの分割単位を一見して理解できない程
度に細かく分割しておけば、読み出した時点では正しい
データであるか否かの判別を行うことができず、不正読
み出し者は無意味なデータを持ちかえることとなる。ま
た、不正読み出し者が暗証番号をランダムに自動的に発
生して順番に入力するような装置を用いた場合でも膨大
な意味のないデータが読み出され、これらを全て記憶す
る装置などを用意しなければならない。By doing so, meaningless data will be read unless the correct personal identification number is input.
At this time, if the division unit of the data is divided finely so that it cannot be understood at first glance, it is not possible to determine whether the data is correct at the time of reading, and an illegal reader does not make sense Will be replaced. In addition, even if an unauthorized reader uses a device that automatically generates a PIN code randomly and inputs it in order, a huge amount of meaningless data will be read and a device will be prepared to store all of these. There must be.
【0009】[0009]
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。尚、本実施例では記憶すべきデー
タのワード長が4ビットの場合を想定している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will now be described in detail with reference to the accompanying drawings. In this embodiment, it is assumed that the word length of the data to be stored is 4 bits.
【0010】図1は、本発明が適用されたデータ記憶装
置の構成を模式的に示すブロック図である。図示されな
いメモリ領域にアドレス設定されたメモリセルセット2
〜4は、各々ビット単位で記憶する4つのメモリセル2
1〜24、31〜34、41〜44からなり、これら4
つのセルで1つのワードをなしており、メモリセル21
〜24は第iワード、メモリセル31〜34は第jワー
ド、メモリセル41〜44は第kワードを構成してい
る。これらメモリセル21〜24、31〜34、41〜
44には、セレクタ5〜8が接続されている。これら各
セレクタ5〜8には図示されないデータ入出力装置に接
続されたデータ線9〜12が接続されている。また、各
セレクタ5〜8にはデータ線9〜12の他に制御信号入
力線13〜16が接続され、これら制御信号入力線13
〜16はセレクタ制御用回路17に接続されている。こ
のセレクタ制御用回路17及び各セレクタ5〜8により
各メモリセル21〜24、31〜34、41〜44に各
ワードの各ビットをどのような順序で記憶させるかを選
択するための選択手段を構成している。FIG. 1 is a block diagram schematically showing the configuration of a data storage device to which the present invention is applied. Memory cell set 2 whose address is set in a memory area (not shown)
4 are four memory cells 2 each storing in a bit unit.
1 to 24, 31 to 34, 41 to 44, and these 4
One cell constitutes one word, and the memory cell 21
To 24 compose the i-th word, the memory cells 31 to 34 compose the j-th word, and the memory cells 41 to 44 compose the k-th word. These memory cells 21-24, 31-34, 41-
Selectors 5 to 8 are connected to 44. Data lines 9 to 12 connected to a data input / output device (not shown) are connected to each of the selectors 5 to 8. Further, the control signal input lines 13 to 16 are connected to the selectors 5 to 8 in addition to the data lines 9 to 12.
˜16 are connected to the selector control circuit 17. The selector control circuit 17 and the selectors 5 to 8 provide selection means for selecting in what order each bit of each word is stored in each memory cell 21 to 24, 31 to 34, 41 to 44. I am configuring.
【0011】セレクタ制御用回路17には例えば4桁の
暗証番号を入力するための暗証番号入力装置18と、疑
似乱数を発生するための乱数発生回路19とが接続され
ている。また、発生した乱数を記憶するための乱数記憶
回路20が上記乱数発生回路19及びセレクタ制御用回
路17に接続されている。The selector control circuit 17 is connected to a personal identification number input device 18 for inputting, for example, a four-digit personal identification number, and a random number generation circuit 19 for generating pseudo random numbers. A random number storage circuit 20 for storing the generated random numbers is connected to the random number generation circuit 19 and the selector control circuit 17.
【0012】暗証番号が暗証番号入力装置18から入力
されると乱数発生回路19にて疑似乱数が発生し、この
乱数が乱数記憶回路20に記憶される。そして、同時に
入力された暗証番号及び発生した乱数に対応するデータ
記憶順序が発生し、データ線9〜12からのビットデー
タを対応するメモリセルに各々記憶させるようになって
いる。When the personal identification number is input from the personal identification number input device 18, a pseudo random number is generated in the random number generation circuit 19, and this random number is stored in the random number storage circuit 20. Then, a data storage order corresponding to the simultaneously inputted personal identification number and the generated random number is generated, and the bit data from the data lines 9 to 12 are stored in the corresponding memory cells, respectively.
【0013】次に本実施例の作動要領について第iワー
ドの書き込み順序を例として図2を参照して説明する。
まず、データを書き込む際に、データ線9〜12からデ
ータ供給する前に暗証番号入力装置18から暗証番号
(例えばこれを「CTRL」とする。)を入力する。こ
れと同時に乱数発生回路から乱数(例えばこれを「SE
L」とする。)を発生し、乱数記憶回路20に記憶する
と共にセレクタ制御用回路17に伝達する。そして、セ
レクタ制御用回路17内で上記暗証番号及び乱数に対応
するデータ線の選択命令(例えばこれを「SELCTR
L」とする。)を発生し各セレクタ5〜8にこの選択命
令「SELCTRL」を伝達する。Next, the operation procedure of this embodiment will be described with reference to FIG. 2 by taking the writing order of the i-th word as an example.
First, when writing data, a personal identification number (for example, this is referred to as “CTRL”) is input from the personal identification number input device 18 before data is supplied from the data lines 9 to 12. At the same time, a random number (for example, "SE
L ". ) Is generated, stored in the random number storage circuit 20, and transmitted to the selector control circuit 17. Then, in the selector control circuit 17, a command for selecting a data line corresponding to the above-mentioned personal identification number and random number (for example, "SELCTR"
L ". ) Is generated and the selection command “SELCTRL” is transmitted to each of the selectors 5-8.
【0014】図2に於て、データ線9〜12から値x
(0)、値x(1)、値x(2)、値x(3)が入力さ
れ、上記データ線の選択命令「SELCTRL」により
セレクタ5がデータ線10、セレクタ6がデータ線1
1、セレクタ7がデータ線12、セレクタ8がデータ線
9を選択するようになっている。従って、第iワードに
対応するメモリセルセット2の各メモリセル21〜24
には値x(1)、値x(2)、値x(3)、値x(0)
がこの順番に記憶されるようになる。In FIG. 2, the value x from the data lines 9-12 is shown.
(0), the value x (1), the value x (2), and the value x (3) are input, and the selector 5 causes the data line 10 and the selector 6 causes the data line 1 in response to the data line selection command “SELCTRL”.
1, the selector 7 selects the data line 12, and the selector 8 selects the data line 9. Therefore, the memory cells 21 to 24 of the memory cell set 2 corresponding to the i-th word
Value x (1), value x (2), value x (3), value x (0)
Will be stored in this order.
【0015】次に第iワードの読み出し順序を図3、図
4を参照して説明する。まず、暗証番号を入力装置18
から入力すると、書き込み時に記憶された乱数が乱数記
憶回路20からセレクタ制御用回路17に入力される。
そして、これら暗証番号及び乱数に対応するデータ線の
選択命令「SELCTRL′」が発生し、各セレクタ5
〜8にこれを伝達する。すると、各セレクタ5〜8はそ
の命令に沿って各メモリセル21〜24に記憶されたデ
ータを対応するデータ線9〜12に出力するようにな
る。Next, the reading order of the i-th word will be described with reference to FIGS. First, enter the PIN 18
From the random number storage circuit 20 is input to the selector control circuit 17.
Then, a selection command "SELCTRL '" of the data line corresponding to the personal identification number and the random number is generated, and each selector 5
Communicate this to ~ 8. Then, the selectors 5 to 8 output the data stored in the memory cells 21 to 24 to the corresponding data lines 9 to 12 according to the instruction.
【0016】セレクタ制御用回路17には暗証番号及び
乱数に対応するテーブルが用意されており、誤った暗証
番号が入力されてもデータ自体は読み出すことができる
ようになっている。The selector control circuit 17 is provided with a table corresponding to a personal identification number and a random number, and the data itself can be read even if an incorrect personal identification number is input.
【0017】従って、読み出し時に入力された暗証番号
が書き込み時に入力された暗証番号と一致していれば、
データ線の選択命令「SELCTRL′」は書き込み時
のデータ線の選択命令「SELCTRL」と一致するこ
とから、データ線9〜12に値x(0)、値x(1)、
値x(2)、値x(3)がこの順番に出力され、正しい
データを構成する。Therefore, if the personal identification number input during reading matches the personal identification number input during writing,
Since the data line selection command "SELCTRL '" matches the data line selection command "SELCTRL" at the time of writing, the value x (0), value x (1),
The value x (2) and the value x (3) are output in this order to form correct data.
【0018】しかしながら、読み出し時に入力された暗
証番号が書き込み時に入力された暗証番号と異なってい
る場合、データ線の選択命令「SELCTRL′」は書
き込み時のデータ線の選択命令「SELCTRL」と異
なるようになり、例えば図4に示すように、セレクタ5
がデータ線12、セレクタ6がデータ線9、セレクタ7
がデータ線10、セレクタ8がデータ線11を選択する
ことから、データ線9〜12に値x(3)、値x
(0)、値x(1)、値x(2)がこの順番に出力さ
れ、意味のない誤ったデータを構成する。However, if the security code input at the time of reading is different from the security code input at the time of writing, the data line selection command "SELCTRL '" is different from the data line selection command "SELCTRL" at the time of writing. And, for example, as shown in FIG.
Is the data line 12, the selector 6 is the data line 9, the selector 7
Is the data line 10, and the selector 8 selects the data line 11, so that the data lines 9 to 12 have the value x (3) and the value x.
(0), the value x (1), and the value x (2) are output in this order, forming meaningless erroneous data.
【0019】このような操作が各ワードについて行わ
れ、暗証番号が一致していなければワード単位で正しい
データを得ることができないようになる。また、この読
み出されたデータはビット単位で分解され、また合成さ
れていることから、読み出された地点ではそのデータが
正しいか否かを即座に判断することはできず、不正読み
出し者が操作しても誤ったデータを読み出すこととなり
その機密性が確保されることとなる。Such an operation is performed for each word, and unless the personal identification numbers match, correct data cannot be obtained in word units. Also, since this read data is decomposed in bit units and combined, it is not possible to immediately judge whether the data is correct at the read point, and an unauthorized reader may Even if it is operated, erroneous data will be read out and its confidentiality will be secured.
【0020】尚、乱数発生回路19はデータの書き込み
/読み出しが1回行われた後に、使用する乱数を変更す
るようになっており、次回同じ暗証番号を入力したとし
ても同じ順序では各メモリセルに記憶されないようにな
っている。従って、通常の暗証番号のみを入力しそれに
対応する順番でデータを記憶するものに比較して一層の
機密保持効果が期待できる。The random number generation circuit 19 is adapted to change the random number to be used after data is written / read once, and even if the same secret code is input next time, the memory cells are in the same order. It is supposed to be remembered in. Therefore, a further confidentiality protection effect can be expected as compared with the case where only the ordinary personal identification number is input and the data is stored in the corresponding order.
【0021】[0021]
【発明の効果】上記した説明により明らかなように、本
発明による記憶装置及び記憶方法によれば、読み出し時
に入力された暗証番号及びそのときに発生させた乱数を
組み合わせてなる配列順序でデータの各分割部分を対応
するメモリセルに書き込み、読み出し時に入力された暗
証番号及び書き込み時に記憶された乱数を組み合わせて
なる配列順序で読み出す構成とすることで、読み出し時
に正しくない暗証番号を入力した際に無意味なデータが
読み出されることとなり、誤った暗証番号を入力すると
データが読み出せない形式に比較して不正読み出し者に
とっては解読作業及び読み出し作業に多大な労力を必要
とすることから実質的に不正読み出しが不可能となり、
データの機密保持を確実に行うことが可能となる。As is apparent from the above description, according to the storage device and the storage method of the present invention, data is stored in an array order in which the personal identification number input at the time of reading and the random number generated at that time are combined. By writing each divided part in the corresponding memory cell and reading it in the arrangement order that combines the secret code input at the time of reading and the random number stored at the time of writing, when an incorrect secret code is input at the time of reading This means that meaningless data will be read out, and if an incorrect PIN is entered, it will require a great deal of effort for the decryption and read-out work for an unauthorized reader, so it is practically impossible. Unauthorized reading becomes impossible,
It becomes possible to securely maintain the confidentiality of data.
【図1】本発明が適用された記憶装置の構成を示すブロ
ック図である。FIG. 1 is a block diagram showing a configuration of a storage device to which the present invention is applied.
【図2】本発明に基づく実施例の作動要領を示すブロッ
ク図である。FIG. 2 is a block diagram showing an operating procedure of an embodiment according to the present invention.
【図3】本発明に基づく実施例の作動要領を示す図2と
同様なブロック図である。FIG. 3 is a block diagram similar to FIG. 2, showing an operating procedure of an embodiment according to the present invention.
【図4】本発明に基づく実施例の作動要領を示す図1及
び図2と同様なブロック図である。FIG. 4 is a block diagram similar to FIGS. 1 and 2, showing an operating procedure of an embodiment according to the present invention.
2〜4 メモリセルセット 5〜8 セレクタ 9〜12 データ線 13〜16 制御信号入力線 17 セレクタ制御用回路 18 暗証番号入力装置 19 乱数発生回路 20 乱数記憶回路 21〜24、31〜34、41〜44 メモリセル 2-4 Memory cell set 5-8 Selector 9-12 Data line 13-16 Control signal input line 17 Selector control circuit 18 PIN code input device 19 Random number generation circuit 20 Random number storage circuit 21-24, 31-34, 41- 44 memory cells
Claims (3)
部分を各々メモリセルに対応させて記憶するデータ記憶
装置であって、 暗証番号を入力する手段と、 前記暗証番号の入力に伴い乱数を発生する手段と、 前記発生した乱数を記憶する手段と、 データ書き込み時には前記入力手段から入力された暗証
番号及び前記乱数発生手段にて発生した乱数に応じて、
かつデータ読み出し時にあっては前記入力手段から入力
された暗証番号及び前記乱数記憶手段に記憶された乱数
に応じて前記各分割部分に対応するメモリセルを選択す
る手段と、 前記選択手段の選択結果に応じて前記各メモリセルに対
して前記各分割部分の書き込み/読み出しを行う手段と
を有することを特徴とするデータ記憶装置。1. A data storage device for dividing data in a predetermined unit and storing each divided portion in association with each memory cell, wherein a means for inputting a personal identification number and a random number associated with the input of the personal identification number are provided. Means for generating the random number, means for storing the generated random number, in accordance with the secret code input from the input means at the time of data writing and the random number generated by the random number generating means,
And, at the time of reading data, a means for selecting a memory cell corresponding to each divided portion according to a secret code input from the input means and a random number stored in the random number storage means, and a selection result of the selection means. And a means for writing / reading each divided portion to / from each memory cell according to the above.
ことを特徴とする請求項1に記載のデータ記憶装置。2. The data storage device according to claim 1, wherein the data is divided in bit units.
部分を各々メモリセルに対応させて記憶するデータ記憶
方法であって、 データ書き込み時に、暗証番号を入力する過程と、前記
暗証番号の入力に伴い乱数を発生する過程と、前記発生
した乱数を記憶する過程と、前記入力手段から入力され
た暗証番号及び前記乱数発生手段にて発生した乱数に応
じて前記各分割部分に対応するメモリセルを選択して書
き込みを行う過程とを有し、 データ読み出し時に、暗証番号を入力する過程と、入力
された暗証番号及び前記記憶された乱数に応じて前記各
分割部分に対応するメモリセルを選択して読み出しを行
う過程とを有することを特徴とするデータ記憶方法。3. A data storage method of dividing data in a predetermined unit and storing each divided portion in association with each memory cell, wherein a process of inputting a personal identification number at the time of writing data, and a step of inputting the personal identification number. A step of generating a random number in response to the input, a step of storing the generated random number, and a memory corresponding to each divided portion according to the secret code input from the input means and the random number generated by the random number generating means. A step of selecting a cell and performing writing, and a step of inputting a personal identification number at the time of data reading, and a memory cell corresponding to each divided portion according to the input personal identification number and the stored random number. A data storage method comprising: selecting and reading.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187474A JPH064407A (en) | 1992-06-22 | 1992-06-22 | Device and method for storing data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187474A JPH064407A (en) | 1992-06-22 | 1992-06-22 | Device and method for storing data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064407A true JPH064407A (en) | 1994-01-14 |
Family
ID=16206716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4187474A Withdrawn JPH064407A (en) | 1992-06-22 | 1992-06-22 | Device and method for storing data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064407A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694744B1 (en) * | 1999-08-21 | 2007-03-14 | 로베르트 보쉬 게엠베하 | Apparatus and method for controlling rotation speed of drive unit |
-
1992
- 1992-06-22 JP JP4187474A patent/JPH064407A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694744B1 (en) * | 1999-08-21 | 2007-03-14 | 로베르트 보쉬 게엠베하 | Apparatus and method for controlling rotation speed of drive unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950007895B1 (en) | Portable electronic apparatus | |
| EP0583006B2 (en) | IC card with hierarchical file structure | |
| US8533491B2 (en) | Data security for digital data storage | |
| US6493278B2 (en) | Semiconductor device and control device for use therewith | |
| KR100617333B1 (en) | Nonvolatile semiconductor memory | |
| US10809925B2 (en) | Configurable security memory region | |
| KR960005397B1 (en) | Portable electronic apparatus | |
| JPH09198316A (en) | Data protection circuit | |
| KR960701414A (en) | Secure application card for sharing application data and procedures among multiple microprocessors | |
| US4979144A (en) | IC memory card having start address latch and memory capacity output means | |
| JP2557838B2 (en) | IC card | |
| JPS60501628A (en) | Memory management system | |
| JP3178881B2 (en) | Portable electronic devices | |
| US9111649B2 (en) | Tamper resistant semiconductor device with access control | |
| JPH0765139A (en) | IC memory card | |
| US5873126A (en) | Memory array based data reorganizer | |
| JP2677342B2 (en) | Portable semiconductor memory device system | |
| JPS6325748A (en) | Control of electronic circuit and circuit for implementing the same method | |
| CA2570401A1 (en) | System and method for testing a data storage device without revealing memory content | |
| US5485588A (en) | Memory array based data reorganizer | |
| KR970029894A (en) | Apparatus and method for variable step address generator | |
| US7363424B2 (en) | Content addressable memories (CAMs) based on a binary CAM and having at least three states | |
| JPH11328326A (en) | IC card | |
| JP2969896B2 (en) | Data write control method for RAM | |
| JPS58192071A (en) | Secret keeping circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |