JPH0644616B2 - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPH0644616B2 JPH0644616B2 JP14575089A JP14575089A JPH0644616B2 JP H0644616 B2 JPH0644616 B2 JP H0644616B2 JP 14575089 A JP14575089 A JP 14575089A JP 14575089 A JP14575089 A JP 14575089A JP H0644616 B2 JPH0644616 B2 JP H0644616B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- light receiving
- receiving element
- optoelectronic integrated
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 8
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Waveguides (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野】 本発明は、受光素子およびこれに接続される信号処理回
路を複数配列した光電子集積回路に関するものである。
路を複数配列した光電子集積回路に関するものである。
第４図は、従来技術による並列受光集積回路の一例を示
したものである。符号１はＳｉまたはＧａＡｓ等の半導
体基板、符号２は受光素子、符号３は信号線路を示して
いる。
したものである。符号１はＳｉまたはＧａＡｓ等の半導
体基板、符号２は受光素子、符号３は信号線路を示して
いる。
この従来回路は、受光素子２や図示が省略されている発
光素子あるいはこれらに接続される信号処理回路を、半
導体基板１上に単に並べただけのものであり、各素子
間、もしくは配線間のクロストークが大きかった。ま
た、これら１つ１つをマイクロストリップライン構造と
したものがあるが、クロストークが充分に除去されてい
るとはいえなかった。
光素子あるいはこれらに接続される信号処理回路を、半
導体基板１上に単に並べただけのものであり、各素子
間、もしくは配線間のクロストークが大きかった。ま
た、これら１つ１つをマイクロストリップライン構造と
したものがあるが、クロストークが充分に除去されてい
るとはいえなかった。
上記課題を解決するために、本発明の光電子集積回路
は、各受光素子、ならびにこれに接続される負荷抵抗、
前置増幅器等の信号処理回路、ないし発光素子を含め
て、１つ１つをコープレーナストリップライン構造とし
たものである。
は、各受光素子、ならびにこれに接続される負荷抵抗、
前置増幅器等の信号処理回路、ないし発光素子を含め
て、１つ１つをコープレーナストリップライン構造とし
たものである。
これにより、各配線は１つ１つがコープレーナストリッ
プラインの接地線で囲まれるようになるので、各配線間
のクロストークを最小限に抑えることができる。
プラインの接地線で囲まれるようになるので、各配線間
のクロストークを最小限に抑えることができる。
第１図は、本発明による並列光電子集積回路の一実施例
を示したものである。
を示したものである。
Ｓｉ、ＧａＡｓ等の半導体基板１の上に受光素子２、負
荷抵抗４、ＦＥＴ５が、コープレーナストリップライン
状に並列に配置されている。すなわち、受光素子２、負
荷抵抗４、ＦＥＴ５がコープレーナストリップラインの
信号線路３によって接続され、その周囲にコープレーナ
ストリップラインの接地線６が配置されている。なお、
受光素子２は整流性接合が反対向きに接続された実質的
に左右対称な電極構造を有するものである。また、符号
７は受光素子にバイアス電圧を印加するための電極、符
号８は電気信号出力電極、符号９は層間絶縁膜を示して
いる。
荷抵抗４、ＦＥＴ５が、コープレーナストリップライン
状に並列に配置されている。すなわち、受光素子２、負
荷抵抗４、ＦＥＴ５がコープレーナストリップラインの
信号線路３によって接続され、その周囲にコープレーナ
ストリップラインの接地線６が配置されている。なお、
受光素子２は整流性接合が反対向きに接続された実質的
に左右対称な電極構造を有するものである。また、符号
７は受光素子にバイアス電圧を印加するための電極、符
号８は電気信号出力電極、符号９は層間絶縁膜を示して
いる。
図示のように、１つ１つの信号線路３はコープレーナス
トリップラインの接地線６で囲まれているので、これら
の線路間のクロストークほ最小限に抑えられる。また、
信号は並列に進行しながら出力電極８に現れる構造にな
っており、信号処理がなされていく場合には、多数のパ
イプライン構造とみなすことができる。
トリップラインの接地線６で囲まれているので、これら
の線路間のクロストークほ最小限に抑えられる。また、
信号は並列に進行しながら出力電極８に現れる構造にな
っており、信号処理がなされていく場合には、多数のパ
イプライン構造とみなすことができる。
本実施例では、バイアス電圧印加電極７および電気信号
出力電極８を接地線と絶縁するために層間絶縁膜９を介
在させて２層配線化しているが、第２図または第３図の
ような構造とすることもできる。すなわち、第２図に示
す実施例は、バイアス電極７および出力電極８を、これ
らと交差する部分の接地線６を切り放すことによって、
ストリップラインの外側に取り出した構造を有するもの
である。また、第３図に示す実施例は、電気出力信号を
ストリップラインの信号線３からボンディングワイヤー
１０によって直接取り出し、またバイアス電圧もボンデ
ィングワイヤー１０によって外側から直接印加する構造
を有するものである。
出力電極８を接地線と絶縁するために層間絶縁膜９を介
在させて２層配線化しているが、第２図または第３図の
ような構造とすることもできる。すなわち、第２図に示
す実施例は、バイアス電極７および出力電極８を、これ
らと交差する部分の接地線６を切り放すことによって、
ストリップラインの外側に取り出した構造を有するもの
である。また、第３図に示す実施例は、電気出力信号を
ストリップラインの信号線３からボンディングワイヤー
１０によって直接取り出し、またバイアス電圧もボンデ
ィングワイヤー１０によって外側から直接印加する構造
を有するものである。
ここでさらに、ＦＥＴ５は入力側のゲート電極、および
出力側のドレイン電極がともにコープレーナー構造の一
部となっているように進行波電極構造とする場合には、
ＦＥＴ５のゲート電極への入力信号は、進行波増幅され
てドレイン電極に出力される。そのため、信号増幅に伴
う高速特性の劣化が生じないという特長を有する。
出力側のドレイン電極がともにコープレーナー構造の一
部となっているように進行波電極構造とする場合には、
ＦＥＴ５のゲート電極への入力信号は、進行波増幅され
てドレイン電極に出力される。そのため、信号増幅に伴
う高速特性の劣化が生じないという特長を有する。
また、受光素子２としては既に述べたように、整流性接
合が反対向きに接続された、実質的に左右対称な電極構
造を有するものが用いられている。この構造の受光素子
は、単位受光面積あたりの電極間容量が小さく、また、
非常に簡単なプレーナ構造であるため、ＦＥＴとの集積
化に適している。また、受光素子をこのようにプレーナ
構造とすることにより、光ファイバーシートと接続する
ことが容易となる。
合が反対向きに接続された、実質的に左右対称な電極構
造を有するものが用いられている。この構造の受光素子
は、単位受光面積あたりの電極間容量が小さく、また、
非常に簡単なプレーナ構造であるため、ＦＥＴとの集積
化に適している。また、受光素子をこのようにプレーナ
構造とすることにより、光ファイバーシートと接続する
ことが容易となる。
さらに、電気信号出力電極８に、半導体レーザや発光ダ
イオードなどの発光素子を接続して集積することによ
り、光入出力化された並列の光信号中継器、ないし光信
号処理回路を構成することができる。この受光、発光素
子を光ファシバーシートで接続することにより、光通
信、コンピュータ内の光配線等に有力な手段となり得
る。
イオードなどの発光素子を接続して集積することによ
り、光入出力化された並列の光信号中継器、ないし光信
号処理回路を構成することができる。この受光、発光素
子を光ファシバーシートで接続することにより、光通
信、コンピュータ内の光配線等に有力な手段となり得
る。
以上のように、本発明の光電子集積回路によれば、受光
素子、発光素子ならびに信号処理回路を並列に集積化す
る場合に、各信号線路間のクロストークを最小限に抑え
ることができる。したがって、光通信、ないしコンピュ
ータの高速化に伴う光配線化において、多数の信号、な
いしビットを同時に並列に受光、および処理して出力す
る場合に、光のもつ高速特性を最大限に発揮することが
できる。
素子、発光素子ならびに信号処理回路を並列に集積化す
る場合に、各信号線路間のクロストークを最小限に抑え
ることができる。したがって、光通信、ないしコンピュ
ータの高速化に伴う光配線化において、多数の信号、な
いしビットを同時に並列に受光、および処理して出力す
る場合に、光のもつ高速特性を最大限に発揮することが
できる。
第１図は本発明の一実施例を示す部分斜視図、第２図は
ストリップラインの接地線を切り離すことによりバイア
ス電極および出力電極をストリップラインの外側に取り
出した実施例を示す部分斜視図、第３図はボンディング
ワイヤーを用いてバイアス電極および出力電極をストリ
ップラインの外側に取り出した実施例を示す部分斜視
図、第４図は従来の並列光集積回路を示す斜視図であ
る。 １……半導体基板、２……受光素子、３……コープレー
ナストリップラインの信号線路、４……負荷抵抗、５…
…ＦＥＴ、６……コープレーナストリップラインの接地
線、７……受光素子にバイアス電圧を印加するため電
極、８……電気信号出力電極、９……層間絶縁膜、１０
……ボランディングワイヤー。
ストリップラインの接地線を切り離すことによりバイア
ス電極および出力電極をストリップラインの外側に取り
出した実施例を示す部分斜視図、第３図はボンディング
ワイヤーを用いてバイアス電極および出力電極をストリ
ップラインの外側に取り出した実施例を示す部分斜視
図、第４図は従来の並列光集積回路を示す斜視図であ
る。 １……半導体基板、２……受光素子、３……コープレー
ナストリップラインの信号線路、４……負荷抵抗、５…
…ＦＥＴ、６……コープレーナストリップラインの接地
線、７……受光素子にバイアス電圧を印加するため電
極、８……電気信号出力電極、９……層間絶縁膜、１０
……ボランディングワイヤー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯田 孝 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 (72)発明者 藁科 禎久 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 (72)発明者 杉本 賢一 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 (72)発明者 鈴木 智子 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 (72)発明者 菅 博文 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内
Claims (3)
- 【請求項１】コープレーナストリップラインを多数並列
し、その接地線で囲まれたそれぞれの地域枠内にそれぞ
れ受光素子およびその周辺回路を配置したことを特徴と
する光電子集積回路。 - 【請求項２】コープレーナストリップラインを多数並列
し、その接地線で囲まれたそれぞれの地域枠内にそれぞ
れ受光素子、負荷抵抗、および必要に応じて前置増幅
器、ないし発光素子を配置したことを特徴とする光電子
集積回路。 - 【請求項３】請求項１または２において、受光素子は、
整流性接合が反対向きに接続された、実質的に左右対称
な電極構造を有するものであることを特徴とする光電子
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14575089A JPH0644616B2 (ja) | 1989-06-08 | 1989-06-08 | 光電子集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14575089A JPH0644616B2 (ja) | 1989-06-08 | 1989-06-08 | 光電子集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0311667A JPH0311667A (ja) | 1991-01-18 |
| JPH0644616B2 true JPH0644616B2 (ja) | 1994-06-08 |
Family
ID=15392291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14575089A Expired - Fee Related JPH0644616B2 (ja) | 1989-06-08 | 1989-06-08 | 光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644616B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100941090B1 (ko) * | 2008-03-13 | 2010-02-10 | 이동호 | 헤어피스 |
| WO2021124398A1 (ja) * | 2019-12-16 | 2021-06-24 | 日本電信電話株式会社 | 光受信回路 |
-
1989
- 1989-06-08 JP JP14575089A patent/JPH0644616B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311667A (ja) | 1991-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0174073B1 (en) | Integrated optical and electric circuit device | |
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| US5357121A (en) | Optoelectronic integrated circuit | |
| KR910019209A (ko) | 반도체 집적회로 장치 | |
| JPH11224970A5 (ja) | ||
| JPH0644616B2 (ja) | 光電子集積回路 | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| EP0448713A4 (en) | Semiconductor device. | |
| RU2081479C1 (ru) | Устройство свч | |
| JP3807954B2 (ja) | フォトダイオード | |
| JPH0369173A (ja) | ホトカプラ | |
| US20250316603A1 (en) | Electronic device | |
| JP3074685B2 (ja) | 受光ｉｃ | |
| US4646125A (en) | Semiconductor device including Darlington connections | |
| US6552407B1 (en) | Communication module having a structure for reducing crosstalk | |
| JPH0638489B2 (ja) | 光・電気集積化素子 | |
| JPH05343730A (ja) | 半導体受光素子 | |
| JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JPS61108161A (ja) | マイクロ波集積回路 | |
| JPH05251820A (ja) | 半導体レーザアレイ装置 | |
| EP0395862A3 (en) | Semiconductor device comprising a lead member | |
| JPS5996784A (ja) | 光結合半導体装置 | |
| JPS5942602U (ja) | 半導体移相器 | |
| JPH01179613U (ja) | ||
| JPH10261757A (ja) | 電子回路部品及び電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |