JPH0645337U - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0645337U JPH0645337U JP046126U JP4612692U JPH0645337U JP H0645337 U JPH0645337 U JP H0645337U JP 046126 U JP046126 U JP 046126U JP 4612692 U JP4612692 U JP 4612692U JP H0645337 U JPH0645337 U JP H0645337U
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- semiconductor chip
- aluminum wire
- emitter
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ボンディングにより結線されるアルミ線の長
さの相違により通電電流が制限されることなく、流せる
電流容量を大きくすること。
【構成】 半導体チップ5上のエミッタ電極のボンディ
ングパッド6a,6bと、絶縁基板1上のエミッタ導体
パターン30とをボンディングにより結線するアルミ線
17の長さを同一かつ最短の長さとすることにより、発
熱量が均一かつ最小となるため、結果的に流せる電流容
量を大きくすることができる。
(57) [Abstract] [Purpose] To increase the current capacity that can be passed without limiting the energizing current due to the difference in the length of the aluminum wire connected by bonding. [Structure] By making the bonding pads 6a and 6b of the emitter electrode on the semiconductor chip 5 and the emitter conductor pattern 30 on the insulating substrate 1 by bonding, the aluminum wire 17 has the same length and the shortest length. Since the amount of heat generated is uniform and minimized, the current capacity that can be passed can be increased as a result.
Description
【0001】[0001]
本考案は、半導体チップ上面の電極からアルミ線により所定の導体パターンに ボンディングして結線した構造の半導体装置に関するものである。 The present invention relates to a semiconductor device having a structure in which an electrode on the upper surface of a semiconductor chip is bonded and connected to a predetermined conductor pattern with an aluminum wire.
【0002】[0002]
この種の半導体装置の従来例を図2に示す。 図2は半導体装置の一部を示す平面図である。 図において、1は絶縁基板であり、この絶縁基板1上にコレクタ導体パターン 2、エミッタ導体パターン3及びゲート導体パターン4がそれぞれ配置されてい る。また、コレクタ導体パターン2上には、半導体チップ5が半田固着されてい る。 この半導体チップ5の上面に設けられたエミッタ電極のボンディングパッ ド6a,6bと、エミッタ導体パターン3との間を複数のアルミ線7a,7bに よりボンディングして結線される。同様に、半導体チップ5の上面のゲート電極 (図示省略)と、絶縁基板1の上面のゲート導電パターン4とがアルミ線7cに よりボンディングして結線されている。 A conventional example of this type of semiconductor device is shown in FIG. FIG. 2 is a plan view showing a part of the semiconductor device. In the figure, reference numeral 1 denotes an insulating substrate, on which a collector conductor pattern 2, an emitter conductor pattern 3 and a gate conductor pattern 4 are arranged. Further, the semiconductor chip 5 is soldered and fixed onto the collector conductor pattern 2. Bonding pads 6a and 6b of the emitter electrode provided on the upper surface of the semiconductor chip 5 and the emitter conductor pattern 3 are bonded by a plurality of aluminum wires 7a and 7b. Similarly, the gate electrode (not shown) on the upper surface of the semiconductor chip 5 and the gate conductive pattern 4 on the upper surface of the insulating substrate 1 are connected by bonding with an aluminum wire 7c.
【0003】 これらのアルミ線7a,7b,7cは、直径1mmφ以下の細線が一般に使用 され、電力用の半導体チップでは複数本のアルミ線により結線されている。半導 体チップ5の表面のエミッタ電極のボンディングバッド6a,6bは、複数箇所 に設けられているので、そのアルミ線7a,7bは、例えば、短い方のアルミ線 7bが約5mm、長い方のアルミ線7aが約15mmとなっている。 ところで、アルミ線の直径が小さい場合、その線の結線長と通電される電流値 によって、アルミ線自体の発熱が大きく変化する。この現象を図3のグラフを参 照して説明する。As the aluminum wires 7a, 7b, 7c, fine wires having a diameter of 1 mmφ or less are generally used, and in a power semiconductor chip, they are connected by a plurality of aluminum wires. Since the bonding pads 6a, 6b of the emitter electrode on the surface of the semiconductor chip 5 are provided at a plurality of places, the aluminum wires 7a, 7b are, for example, a shorter aluminum wire 7b of about 5 mm and a longer aluminum wire 7b. The aluminum wire 7a is about 15 mm. By the way, when the diameter of the aluminum wire is small, the heat generation of the aluminum wire itself greatly changes depending on the connection length of the wire and the value of the current to be passed. This phenomenon will be described with reference to the graph in FIG.
【0004】 図3のグラフにおいて、横軸には電流値I(A)、縦軸には温度上昇値ΔT( ℃)を採ってある。また、アルミ線の直径を0.4mmφ、導体パターン間を結 線する長さ(結線長)を5mmから30mmまで変化させてボンディングして結 線したものを対象としている。 そこで、各アルミ線に直流電流を変化して流したところ、それぞれ各曲線のよ うに温度が上昇した。この結果からアルミ線の結線長は、できるだけ短くした方 が導体パターンを介して放熱される量が大きいことが判った。例えば、アルミ線 の長さ5mmのものと15mmのものを比べると、これらのアルミ線に電流I= 20Aを流した時、5mmの長さのものは、b点において温度上昇約5℃であり 、一方、15mmのものはa点において約70℃に上昇していた。In the graph of FIG. 3, the horizontal axis represents the current value I (A) and the vertical axis represents the temperature rise value ΔT (° C.). In addition, the diameter of the aluminum wire is 0.4 mm, and the length (wiring length) for connecting the conductor patterns is changed from 5 mm to 30 mm, and the wire is bonded and connected. Therefore, when a direct current was changed and passed through each aluminum wire, the temperature rose as in each curve. From this result, it was found that the shorter the connection length of the aluminum wire, the larger the amount of heat radiated through the conductor pattern. For example, comparing the aluminum wire with a length of 5 mm and the aluminum wire with a length of 15 mm, when a current I = 20 A is applied to these aluminum wires, the wire with a length of 5 mm has a temperature rise of about 5 ° C at point b. On the other hand, in the case of 15 mm, the temperature increased to about 70 ° C. at point a.
【0005】 これらの実測結果を考慮して図2に示した従来の半導体装置の構造を見ると、 半導体チップ5の上面のエミッタ電極とエミッタ導体パターン3とを結線するア ルミ線7a,7bの長さ、即ち、結線長が異なるために、流せる電流は長い方の アルミ線7aの温度上昇に制限されてしまうことが判った。 即ち、従来のアルミ線の直径を0.4mmφとすれば、前記図3のような温度 差があり、逆に温度上昇ΔTを、例えば約70℃として同一とした場合、15m mのものはa点において約20Aを示し、5mmのものはc点において約48A を示し、その電流容量は2倍以上相違することになる。Looking at the structure of the conventional semiconductor device shown in FIG. 2 in consideration of these actual measurement results, the aluminum wires 7a and 7b connecting the emitter electrode on the upper surface of the semiconductor chip 5 and the emitter conductor pattern 3 are It has been found that the lengths, that is, the connection lengths are different, so that the current that can be passed is limited to the temperature rise of the longer aluminum wire 7a. That is, if the diameter of the conventional aluminum wire is 0.4 mmφ, there is a temperature difference as shown in FIG. 3, and conversely, if the temperature rise ΔT is the same, for example, about 70 ° C. The point shows about 20 A and the point of 5 mm shows about 48 A at the point c, which means that the current capacities are more than doubled.
【0006】[0006]
従来の半導体装置では、上記のように半導体チップ5の表面のエミッタ電極か ら絶縁基板上のエミッタ導体パターン3に結線するアルミ線7a,7bの結線長 が異なるため、長い方のアルミ線7aの通電に伴う温度上昇により電流容量が制 限されてしまい相対的に大きな電流を流すことができないという解決すべき課題 があった。 In the conventional semiconductor device, since the aluminum wires 7a and 7b that connect the emitter electrode on the surface of the semiconductor chip 5 to the emitter conductor pattern 3 on the insulating substrate have different connection lengths as described above, the longer aluminum wire 7a There was a problem to be solved in that a relatively large current could not flow because the current capacity was limited due to the temperature rise accompanying energization.
【0007】[0007]
本考案は、上記のような課題を解決するためになされたもので、ボンディング により結線されるアルミ線の長さの相違により通電電流が制限されることなく、 流せる電流容量を大きくし得る半導体装置を提供することを目的とするものであ る。 The present invention has been made to solve the above problems, and a semiconductor device capable of increasing a current capacity that can be flowed without limiting an energization current due to a difference in length of an aluminum wire connected by bonding. It is intended to provide
【0008】[0008]
本考案の半導体装置は、絶縁基板上の導体パターンに搭載・固着された半導体 チップを有し、該半導体チップの上面のエミッタ電極と、前記絶縁基板上のエミ ッタ導体パターンとの間を複数のアルミ線によりボンディングして結線した半導 体装置において、前記半導体チップの両側に左右対称にエミッタ導体パターンを 配置し、前記半導体チップの上面のエミッタ電極と該エミッタ導体パターンとの 間を同一長さでかつ最短距離となる複数のアルミ線によりボンディングして結線 したことを特徴とするものである。 The semiconductor device of the present invention has a semiconductor chip mounted and fixed to a conductor pattern on an insulating substrate, and a plurality of semiconductor chips are provided between the emitter electrode on the upper surface of the semiconductor chip and the emitter conductor pattern on the insulating substrate. In the semiconductor device that is bonded and connected with the aluminum wire, the emitter conductor patterns are symmetrically arranged on both sides of the semiconductor chip, and the emitter electrode on the upper surface of the semiconductor chip and the emitter conductor pattern have the same length. It is characterized in that it is connected by bonding with a plurality of aluminum wires that are the shortest distance.
【0009】[0009]
本考案の半導体装置は、半導体チップ上のエミッタ電極と絶縁基板上のエミッ タ導体パターンをボンディングにより結線するアルミ線の長さを同一かつ最短の 長さとすることにより、発熱量が均一かつ最小となるため、結果的に流せる電流 容量を大きくすることができる。 In the semiconductor device of the present invention, the amount of heat generated is uniform and minimized by making the length of the aluminum wire connecting the emitter electrode on the semiconductor chip and the emitter conductor pattern on the insulating substrate the same and the minimum length. As a result, the current capacity that can be passed can be increased.
【0010】[0010]
以下に、本考案の実施例を図1を参照して詳細に説明する。 図1において、絶縁基板1上に従来と同様にコレクタ導体パターン2が形成さ れる。中央のコレクタ導体パターン2を挟んで左右対称にエミッタ導体パターン 30が形成されている。また、コレクタ導体パターン2の上方に従来と同様にゲ ート導体パターン4が形成されている。 上記のコレクタ導体パターン2上には、半導体チップ5が搭載・固着され、こ の半導体チップ5上には、エミッタ電極のボンディングパッド6a,6bと、ゲ ート電極のボンディングパッド(図示省略)とが形成されている。 上記半導体チップ5上のエミッタ電極のボンディングパッド6a,6bと、絶 縁基板1上のエミッタ導体パターン30とは、アルミ線17によりボンディング して結線される。 Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. In FIG. 1, a collector conductor pattern 2 is formed on an insulating substrate 1 as in the conventional case. Emitter conductor patterns 30 are formed symmetrically with the collector conductor pattern 2 in the center interposed therebetween. A gate conductor pattern 4 is formed above the collector conductor pattern 2 as in the conventional case. A semiconductor chip 5 is mounted and fixed on the collector conductor pattern 2 described above, and bonding pads 6a and 6b for emitter electrodes and bonding pads (not shown) for gate electrodes are formed on the semiconductor chip 5. Are formed. The emitter electrode bonding pads 6a and 6b on the semiconductor chip 5 and the emitter conductor pattern 30 on the insulating substrate 1 are bonded and connected by an aluminum wire 17.
【0011】 ここで、重要なことは、アルミ線17の長さがすべて同一長さであり、その結 線長が最短距離になるように配慮してあることである。 なお、この考案の実施例ではアルミ線の直径を0.4mmφ、すべての結線長 を約5mmとした。ゲート導体パターン4へのボンディングによる結線は従来と 同様である。 上記の実施例における温度上昇を従来構造のものと比較すると、以下のように なる。 即ち、従来構造では、長い方のアルミ線7aの結線長が15mmであるから温 度上昇値ΔT=70℃とすると、I=20Aの直流を流せる。これに対して本考 案の構造のものでは、アルミ線17の結線長が5mmであるから温度上昇値ΔT を従来と同一とすれば、I=48Aの直流まで流せることになる。Here, what is important is that the lengths of the aluminum wires 17 are all the same, and the connection length is set to be the shortest distance. In the embodiment of the present invention, the diameter of the aluminum wire was 0.4 mmφ, and all the connection lengths were about 5 mm. The connection by bonding to the gate conductor pattern 4 is the same as the conventional one. The temperature rise in the above embodiment is compared with that of the conventional structure as follows. That is, in the conventional structure, since the connection length of the longer aluminum wire 7a is 15 mm, if the temperature rise value ΔT = 70 ° C., a direct current of I = 20 A can be passed. On the other hand, in the structure of the present invention, since the connection length of the aluminum wire 17 is 5 mm, if the temperature rise value ΔT is the same as the conventional one, it can flow up to DC of I = 48A.
【0012】[0012]
以上のように、本考案によれば、エミッタ導体パターンを左右対称に設け、半 導体チップ表面からのアルミ線による結線を同一長さでかつその長さが最短距離 になるようにしたので、発熱量が均一かつ最小となり、結果的に流せる電流容量 を大きくすることができる効果がある。 As described above, according to the present invention, the emitter conductor patterns are provided symmetrically and the aluminum wire connection from the semiconductor chip surface is made to have the same length and the length is the shortest distance. The amount is uniform and minimized, and as a result, the current capacity that can be passed can be increased.
【図1】本考案の一実施例を示す半導体装置の一部を示
す平面図である。FIG. 1 is a plan view showing a part of a semiconductor device according to an embodiment of the present invention.
【図2】従来の半導体装置の一部を示す平面図である。FIG. 2 is a plan view showing a part of a conventional semiconductor device.
【図3】アルミ線の結線長さによる温度上昇と電流との
関係を示すグラフである。FIG. 3 is a graph showing a relationship between a temperature rise and an electric current depending on a connection length of an aluminum wire.
1 絶縁基板 2 コレクタ導体パターン 4 ゲート導体パターン 5 半導体チップ 6a,6b ボンディングパッド 17 アルミ線 30 エミッタ導体パターン 1 Insulating Substrate 2 Collector Conductor Pattern 4 Gate Conductor Pattern 5 Semiconductor Chips 6a, 6b Bonding Pad 17 Aluminum Wire 30 Emitter Conductor Pattern
Claims (1)
された半導体チップを有し、該半導体チップの上面のエ
ミッタ電極と、前記絶縁基板上のエミッタ導体パターン
との間を複数のアルミ線によりボンディングして結線し
た半導体装置において、前記半導体チップの両側に左右
対称にエミッタ導体パターンを配置し、前記半導体チッ
プの上面のエミッタ電極と該エミッタ導体パターンとの
間を同一長さでかつ最短距離となる複数のアルミ線によ
りボンディングして結線したことを特徴とする半導体装
置。1. A semiconductor chip mounted and fixed to a conductor pattern on an insulating substrate, wherein a plurality of aluminum wires are provided between the emitter electrode on the upper surface of the semiconductor chip and the emitter conductor pattern on the insulating substrate. In a bonded semiconductor device, emitter conductor patterns are symmetrically arranged on both sides of the semiconductor chip, and an emitter electrode on the upper surface of the semiconductor chip and the emitter conductor pattern have the same length and the shortest distance. A semiconductor device having a plurality of aluminum wires bonded and connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP046126U JPH0645337U (en) | 1992-06-10 | 1992-06-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP046126U JPH0645337U (en) | 1992-06-10 | 1992-06-10 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645337U true JPH0645337U (en) | 1994-06-14 |
Family
ID=12738297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP046126U Pending JPH0645337U (en) | 1992-06-10 | 1992-06-10 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645337U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121684A (en) * | 1997-10-16 | 1999-04-30 | Nissan Motor Co Ltd | Mounting structure of power transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596646A (en) * | 1979-01-17 | 1980-07-23 | Nec Corp | Semiconductor device |
| JPS602832B2 (en) * | 1975-12-17 | 1985-01-24 | 三洋電機株式会社 | Still image receiving device |
-
1992
- 1992-06-10 JP JP046126U patent/JPH0645337U/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602832B2 (en) * | 1975-12-17 | 1985-01-24 | 三洋電機株式会社 | Still image receiving device |
| JPS5596646A (en) * | 1979-01-17 | 1980-07-23 | Nec Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121684A (en) * | 1997-10-16 | 1999-04-30 | Nissan Motor Co Ltd | Mounting structure of power transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05275943A (en) | Low inductance package for multiple parallel-coupled devices operating at high frequencies | |
| JPH09312375A5 (en) | ||
| JPH022842U (en) | ||
| JP2002368192A (en) | Semiconductor device | |
| JPH0645337U (en) | Semiconductor device | |
| JPS628534A (en) | Mounting structure for semiconductor device | |
| JP4329960B2 (en) | Composite semiconductor device | |
| JPS6143436A (en) | Bonding process | |
| WO2000009340A1 (en) | Thermal head and thermal head unit | |
| JP2587722Y2 (en) | Semiconductor device | |
| JPH0325965A (en) | Semiconductor device | |
| JPH0451476Y2 (en) | ||
| JPS5847709Y2 (en) | Resin-encapsulated semiconductor device | |
| JP2867737B2 (en) | Hybrid integrated circuit | |
| JPWO2023189918A5 (en) | ||
| JPS6138193Y2 (en) | ||
| JPH0351977Y2 (en) | ||
| JPS6348132Y2 (en) | ||
| JPH0546280Y2 (en) | ||
| JPS6023974Y2 (en) | semiconductor equipment | |
| JPH0719160Y2 (en) | Semiconductor device | |
| JPS6228780Y2 (en) | ||
| JPH0432761Y2 (en) | ||
| JPH02150051A (en) | Semiconductor module | |
| JP4067072B2 (en) | Composite semiconductor device |