JPH0645671A - Semiconductor laser drive circuit - Google Patents
Semiconductor laser drive circuitInfo
- Publication number
- JPH0645671A JPH0645671A JP21738692A JP21738692A JPH0645671A JP H0645671 A JPH0645671 A JP H0645671A JP 21738692 A JP21738692 A JP 21738692A JP 21738692 A JP21738692 A JP 21738692A JP H0645671 A JPH0645671 A JP H0645671A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- semiconductor laser
- resistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は光通信等に用いられる半
導体レーザの駆動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit for a semiconductor laser used for optical communication or the like.
【０００２】[0002]
【従来の技術】従来のこの種の半導体レーザ駆動回路の
一例を図２に示し説明する。従来、この種の半導体レー
ザ駆動回路はこの図２に示すように、ソース端子６がグ
ランドに接続され、ドレイン端子７が抵抗器８を介して
正電源（ＶDD）に接続された電界効果トランジスタ（Ｆ
ＥＴ）４と、レベルシフト回路と、半導体レーザ２４を
駆動するＦＥＴ１６から構成されている。そして、半導
体レーザ２４のアノード端子２６はグランドに接続され
ているのでＦＥＴ１６のソース端子１８は抵抗３１を介
して負電源に接続される。レベルシフト回路はツェナー
ダイオード２９を使用しており、次段のＦＥＴ１６のゲ
ートバイアスはこのツェナーダイオード２９のツェナー
電圧で設定される。また、ＦＥＴ１６のソースバイアス
はツェナーダイオード２９との相関で最適ＶGSを設定す
るようＶSSを設定しており、コンデンサ２８によって交
流的に接地されている。ツェナーダイオード２９は抵抗
器３０でツェナー電流が設定される。2. Description of the Related Art An example of a conventional semiconductor laser driving circuit of this type will be described with reference to FIG. 2. Description of the Related Art Conventionally, as shown in FIG. 2, this type of semiconductor laser drive circuit is a field effect transistor in which a source terminal 6 is connected to the ground and a drain terminal 7 is connected to a positive power source (V DD ) via a resistor 8. (F
ET) 4, a level shift circuit, and a FET 16 for driving the semiconductor laser 24. Since the anode terminal 26 of the semiconductor laser 24 is connected to the ground, the source terminal 18 of the FET 16 is connected to the negative power source via the resistor 31. The level shift circuit uses a Zener diode 29, and the gate bias of the FET 16 at the next stage is set by the Zener voltage of this Zener diode 29. Further, the source bias of the FET 16 is set to V SS so as to set the optimum V GS in correlation with the Zener diode 29, and is grounded in an AC manner by the capacitor 28. The Zener current is set by the resistor 30 in the Zener diode 29.
【０００３】１は負電源動作のＩＣ、２はバイポーラト
ランジスタで、このバイポーラトランジスタ２のコレク
タはＦＥＴ４のゲート端子５に接続されるとともに負荷
抵抗器３を介してグランドに接続されている。また、Ｆ
ＥＴ１６のドレイン端子２１は並列接続された抵抗器２
２とコンデンサ２３を介して半導体レーザ２４のカソー
ド端子２５に接続されている。Reference numeral 1 is an IC for negative power supply operation, 2 is a bipolar transistor, and the collector of the bipolar transistor 2 is connected to the gate terminal 5 of the FET 4 and to the ground via the load resistor 3. Also, F
The drain terminal 21 of the ET16 is a resistor 2 connected in parallel.
It is connected to the cathode terminal 25 of the semiconductor laser 24 via 2 and the capacitor 23.
【０００４】[0004]
【発明が解決しようとする課題】この従来の半導体レー
ザ駆動回路では、レベルシフト回路にツェナーダイオー
ドを使用しているので、後段のＦＥＴのゲートバイアス
がツェナー電圧で決定される。また、後段ＦＥＴのソー
スバイアスも別電源（ＶSS）で強制的に設定されてい
る。一般にＦＥＴは素子の構造上ピンチオフ電圧がバラ
ツキを有している。このため最適バイアスに設定するた
めに段間のツェナーダイオードの電圧を個別に調整して
最適バイアスにする必要があった。このため、ＦＥＴの
ピンチオフ電圧のバラツキに応じて個別のツェナーダイ
オードを選定する必要があり、また、バイアス調整に対
し多大の時間を要するという問題があった。本発明はか
かる問題を解決するためになされたもので、半導体レー
ザを駆動するＦＥＴのバイアスの調整に要していた労間
費を下げ、低コスト化を実現する半導体レーザ駆動回路
を得ることを目的とする。In this conventional semiconductor laser drive circuit, since the Zener diode is used in the level shift circuit, the gate bias of the FET at the subsequent stage is determined by the Zener voltage. Further, the source bias of the latter-stage FET is also forcibly set by another power source (V SS ). Generally, FETs have variations in pinch-off voltage due to the structure of the element. Therefore, in order to set the optimum bias, it is necessary to individually adjust the voltage of the Zener diode between the stages to obtain the optimum bias. Therefore, there is a problem that it is necessary to select an individual Zener diode according to the variation in the pinch-off voltage of the FET, and it takes a lot of time to adjust the bias. The present invention has been made to solve such a problem, and it is an object of the present invention to obtain a semiconductor laser drive circuit that realizes cost reduction and labor cost required for adjusting the bias of an FET that drives a semiconductor laser. To aim.
【０００５】[0005]
【課題を解決するための手段】本発明の半導体レーザ駆
動回路は、電界効果トランジスタのソース接地型入力バ
ッファ回路と、半導体レーザを駆動する出力回路と、上
記入力バッファ回路と上記出力回路とを接続するレベル
シフトする回路から構成される半導体レーザ駆動回路に
おいて、上記レベルシフト回路は、ＰＮＰトランジスタ
のベース接地回路よりなり、上記出力回路は電界効果ト
ランジスタの自己バイアス回路を有するものである。A semiconductor laser driving circuit of the present invention connects a grounded source input buffer circuit of a field effect transistor, an output circuit for driving a semiconductor laser, and the input buffer circuit and the output circuit. In the semiconductor laser driving circuit including the level shifting circuit, the level shifting circuit is a grounded base circuit of a PNP transistor, and the output circuit is a self-biasing circuit of a field effect transistor.
【０００６】[0006]
【作用】本発明においては、半導体レーザを駆動するＦ
ＥＴが自己バイアス回路を形成し、バイアス調整に要す
る時間を削除する。In the present invention, F for driving the semiconductor laser is used.
The ET forms a self-biasing circuit, eliminating the time required for bias adjustment.
【０００７】[0007]
【実施例】図１は本発明による半導体レーザ駆動回路の
一実施例を示す回路図である。この図１において、図２
と同一符号のものは相当部分を示し、９はＰＮＰトラン
ジスタで、このＰＮＰトランジスタ９のベース接地回路
はレベルシフト回路を構成し、そのエミッタ端子１０は
ＦＥＴ４のドレイン端子７に接続され、コレクタ端子１
１はＦＥＴ１６のゲート端子１７に接続され、ベース端
子１２は正電源（ＶDD）とグランド間に直列接続された
抵抗器１４，１５の接続点に接続されるとともにコンデ
ンサ１３を介してグランドに接続されている。ＦＥＴ１
６のソース端子１８は抵抗器１９と抵抗器２０を直列に
介してＶEEに接続され、また、ＦＥＴ１６のゲート端子
１７は抵抗器２７を介して抵抗器１９と抵抗器２０の接
続点に接続され、ＦＥＴの自己バイアス回路を構成して
いる。1 is a circuit diagram showing an embodiment of a semiconductor laser drive circuit according to the present invention. In FIG. 1, FIG.
The same reference numerals as those in FIG. 5 indicate corresponding parts, and 9 is a PNP transistor. The grounded base circuit of the PNP transistor 9 constitutes a level shift circuit, the emitter terminal 10 of which is connected to the drain terminal 7 of the FET 4 and the collector terminal 1
1 is connected to the gate terminal 17 of the FET 16, and the base terminal 12 is connected to the connection point of the resistors 14 and 15 connected in series between the positive power source (V DD ) and the ground and connected to the ground via the capacitor 13. Has been done. FET1
The source terminal 18 of 6 is connected to V EE through a resistor 19 and a resistor 20 in series, and the gate terminal 17 of FET 16 is connected through a resistor 27 to the connection point between the resistor 19 and the resistor 20. And constitutes a self-biasing circuit of the FET.
【０００８】つぎにこの図１に示す実施例の動作を説明
する。負電源動作のＩＣ１内部のバイポーラトランジス
タ２からオープンコレクタで出力された信号は負荷抵抗
器３を介して接地されるとともにＦＥＴ４のゲート端子
５に導入される。ここで、このＦＥＴ４のソース端子６
はグランドに接続されており、ドレイン端子７は抵抗器
８を介して正電源（ＶDD）に接続されている。そして、
このＦＥＴ４のドレイン端子７から出力された信号はＰ
ＮＰトランジスタ９のエミッタ端子１０に印加され、レ
ベルシフトされてコレクタ端子１１から出力される。そ
のとき、このＰＮＰトランジスタ９のベース端子１２は
コンデンサ１３を介してグランドに接続され交流的に接
地されている。また、ＰＮＰトランジスタ９のベース端
子１２のバイアスは抵抗器１４，１５の分圧で設定され
る。ＰＮＰトランジスタ９のコレクタ端子１１から出力
された信号はＦＥＴ１６のゲート端子１７に導入され
る。Next, the operation of the embodiment shown in FIG. 1 will be described. The signal output from the open collector from the bipolar transistor 2 inside the IC 1 operating in the negative power supply is grounded via the load resistor 3 and introduced into the gate terminal 5 of the FET 4. Here, the source terminal 6 of this FET 4
Is connected to the ground, and the drain terminal 7 is connected to the positive power source (V DD ) via the resistor 8. And
The signal output from the drain terminal 7 of this FET 4 is P
It is applied to the emitter terminal 10 of the NP transistor 9, level-shifted, and output from the collector terminal 11. At this time, the base terminal 12 of the PNP transistor 9 is connected to the ground via the capacitor 13 and is grounded in an alternating current. Further, the bias of the base terminal 12 of the PNP transistor 9 is set by the voltage division of the resistors 14 and 15. The signal output from the collector terminal 11 of the PNP transistor 9 is introduced into the gate terminal 17 of the FET 16.
【０００９】ここで、このＦＥＴ１６のソース端子１８
は抵抗器１９と抵抗器２０を直列に介して負電源に接続
されている。また、ＦＥＴ１６のドレイン端子２１はジ
ッタ抑圧用に並列接続された抵抗器２２，コンデンサ２
３を介して半導体レーザ２４のカソード端子２５に接続
されている。この半導体レーザ２４のアノード端子２６
はグランドに接続されている。また、後段ＦＥＴのバイ
アスの自由度が増加するので、ＦＥＴ１６のゲート端子
１７は抵抗器２７を介して抵抗器１９と抵抗器２０の間
に接続され、ＦＥＴ１６はＰＮＰトランジスタ９を使っ
たレベルシフト回路に無関係に自己バイアス回路を形成
することになる。なお、ＦＥＴ１６のソース端子１８は
コンデンサ２８によって交流的に接地されている。ここ
で、この抵抗器１９は１０Ω程度の抵抗値であり、抵抗
器２７は１ＫΩ程度の抵抗値である。Here, the source terminal 18 of this FET 16
Is connected to a negative power source through a resistor 19 and a resistor 20 in series. Further, the drain terminal 21 of the FET 16 has a resistor 22 and a capacitor 2 connected in parallel for jitter suppression.
3 is connected to the cathode terminal 25 of the semiconductor laser 24. Anode terminal 26 of this semiconductor laser 24
Is connected to ground. Further, since the degree of freedom in the bias of the subsequent FET is increased, the gate terminal 17 of the FET 16 is connected between the resistor 19 and the resistor 20 via the resistor 27, and the FET 16 is a level shift circuit using the PNP transistor 9. Therefore, a self-biasing circuit will be formed regardless of. The source terminal 18 of the FET 16 is AC-grounded by a capacitor 28. Here, the resistor 19 has a resistance value of about 10Ω, and the resistor 27 has a resistance value of about 1 KΩ.
【００１０】[0010]
【発明の効果】以上説明したように本発明は、半導体レ
ーザを駆動するＦＥＴが自己バイアス回路を形成するよ
うにしたので、バイアス調整用の労間費を削除すること
ができ、低コスト化を実現することができるという効果
を有する。As described above, according to the present invention, the FET for driving the semiconductor laser forms the self-bias circuit, so that the labor cost for bias adjustment can be eliminated and the cost can be reduced. It has the effect that it can be realized.
【図１】本発明による半導体レーザ駆動回路の一実施例
を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a semiconductor laser drive circuit according to the present invention.
【図２】従来の半導体レーザ駆動回路の一例を示す回路
図である。FIG. 2 is a circuit diagram showing an example of a conventional semiconductor laser drive circuit.
１ ＩＣ ２ バイポーラトランジスタ ４ ＦＥＴ（電界効果トランジスタ） ９ ＰＮＰトランジスタ １６ ＦＥＴ １９，２０ 抵抗器 ２４ 半導体レーザ ２７ 抵抗器 1 IC 2 Bipolar Transistor 4 FET (Field Effect Transistor) 9 PNP Transistor 16 FET 19, 20 Resistor 24 Semiconductor Laser 27 Resistor
Claims (1)
力バッファ回路と、半導体レーザを駆動する出力回路
と、前記入力バッファ回路と前記出力回路とを接続する
レベルシフトする回路から構成される半導体レーザ駆動
回路において、前記レベルシフト回路はＰＮＰトランジ
スタのベース接地回路よりなり、前記出力回路は電界効
果トランジスタの自己バイアス回路を有することを特徴
とする半導体レーザ駆動回路。1. A semiconductor laser drive circuit comprising a grounded source input buffer circuit of a field effect transistor, an output circuit for driving a semiconductor laser, and a level shift circuit for connecting the input buffer circuit and the output circuit. In the semiconductor laser drive circuit, the level shift circuit includes a grounded base circuit of a PNP transistor, and the output circuit includes a self-bias circuit of a field effect transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21738692A JP2850659B2 (en) | 1992-07-24 | 1992-07-24 | Semiconductor laser drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21738692A JP2850659B2 (en) | 1992-07-24 | 1992-07-24 | Semiconductor laser drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645671A true JPH0645671A (en) | 1994-02-18 |
| JP2850659B2 JP2850659B2 (en) | 1999-01-27 |
Family
ID=16703367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21738692A Expired - Lifetime JP2850659B2 (en) | 1992-07-24 | 1992-07-24 | Semiconductor laser drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850659B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11612734B2 (en) | 2009-07-13 | 2023-03-28 | Angiodynamics, Inc. | Method to secure an elastic component in a valve |
| US11628243B2 (en) | 2003-06-27 | 2023-04-18 | Angiodynamics, Inc. | Pressure actuated valve with improved biasing member |
| US11679248B2 (en) | 2008-05-21 | 2023-06-20 | Angiodynamics, Inc. | Pressure activated valve for high flow rate and pressure venous access applications |
-
1992
- 1992-07-24 JP JP21738692A patent/JP2850659B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11628243B2 (en) | 2003-06-27 | 2023-04-18 | Angiodynamics, Inc. | Pressure actuated valve with improved biasing member |
| US11679248B2 (en) | 2008-05-21 | 2023-06-20 | Angiodynamics, Inc. | Pressure activated valve for high flow rate and pressure venous access applications |
| US11612734B2 (en) | 2009-07-13 | 2023-03-28 | Angiodynamics, Inc. | Method to secure an elastic component in a valve |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850659B2 (en) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966110A (en) | Led driver | |
| TWI743752B (en) | GaN LASER DIODE DRIVE FET WITH GATE CURRENT REUSE | |
| US4716310A (en) | Logical biMOS gate circuit having low power dissipation | |
| US4948990A (en) | BiCMOS inverter circuit | |
| US5166551A (en) | High speed output circuit without fluctuation for semiconductor integrated circuits | |
| JP2850659B2 (en) | Semiconductor laser drive circuit | |
| EP0199381B1 (en) | Amplifier arrangement | |
| US5546040A (en) | Power efficient transistor and method therefor | |
| US5721456A (en) | Optical transmitter | |
| US5565806A (en) | Input/output interface circuit for digital and/or analog signals | |
| JP2001284985A (en) | Operational amplifier | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| US4356414A (en) | Monolithically integrable logic circuit | |
| US5262688A (en) | Operational amplifier circuit | |
| JPH07202667A (en) | Semiconductor device | |
| JPH0132372Y2 (en) | ||
| JP3469639B2 (en) | Amplifier circuit | |
| JPH02280412A (en) | Bipolar-mos semiconductor integrated circuit | |
| US20250309900A1 (en) | Logic gate circuit | |
| US6492866B1 (en) | Electronic circuit with bulk biasing for providing accurate electronically controlled resistance | |
| JP3230252B2 (en) | Current limit circuit | |
| JP3194798B2 (en) | Switch circuit with clamp function | |
| JP3990183B2 (en) | Power supply circuit and semiconductor integrated circuit | |
| JPH0653800A (en) | Output circuit | |
| JPH03248619A (en) | Semiconductor output circuit |