JPH064580Y2 - 電子回路装置 - Google Patents

電子回路装置

Info

Publication number
JPH064580Y2
JPH064580Y2 JP1987169888U JP16988887U JPH064580Y2 JP H064580 Y2 JPH064580 Y2 JP H064580Y2 JP 1987169888 U JP1987169888 U JP 1987169888U JP 16988887 U JP16988887 U JP 16988887U JP H064580 Y2 JPH064580 Y2 JP H064580Y2
Authority
JP
Japan
Prior art keywords
conductive pattern
mechanical strength
high mechanical
conductor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987169888U
Other languages
English (en)
Other versions
JPH0173932U (ja
Inventor
直美 須山
真光 筧
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP1987169888U priority Critical patent/JPH064580Y2/ja
Publication of JPH0173932U publication Critical patent/JPH0173932U/ja
Application granted granted Critical
Publication of JPH064580Y2 publication Critical patent/JPH064580Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、電子回路装置に関し、詳しくは、配線基板上
の導電パターンの構造に関する。
従来の技術 電子回路装置は、近年、小型軽量化、高密度実装化に伴
う、高付加価値化を実現容易化するため、リードフレー
ムを使用したトランスファモールドタイプのハイブリッ
ドICが開発されている。
このハイブリッドICの具体的構造例を第2図及び第3
図を参照しながら説明する。同図において、(1)は、
金属製のリードフレームで、矩形状のランド部(2)を
中心に、ランド部(2)の両側には、複数本のリード
(3)、(3)…を平行配置し、各リード(3)、
(3)…は、タイバー(4)を直交させ、また、ランド
部(2)の両端には、ツリピン(5)を橋絡させて、リ
ードフレーム(1)を一体構造にしてある。(6)は、
上記リードフレーム(1)のランド部(2)と同一形状
で、絶縁性を有する樹脂製の配線基板で、その表裏両面
に、銅等の導電パターン(7)を被着形成し、表面側の
導電パターン(7)の間に、チップ部品化された半導体
素子、集積回路素子、抵抗、コンデンサ等の各種電子部
品(8)、(8)…をマウントする。(9)は、上記配
線基板(6)と同一形状の樹脂製の絶縁性シートで、そ
の両面には、エポキシ系接着剤(10)、(10)を被着してあ
る。
ハイブリッドICを製造するには、まず、上記リードフ
レーム(1)のランド部(2)と、絶縁性シート(9)
と、配線基板(6)とを積載して、接着剤(10)(10)によ
り固着する。そして、電子部品(8)、(8)…と導電
パターン(7)、及び、導電パターン(7)とリード
(3)、(3)…先端部とを、夫々ワイヤボンディング
にて、ワイヤ(11)によって、電子的に接続する。その
後、配線基板(6)の全体から、リード(3)の先端部
まで被覆されるように、外装樹脂剤(12)で樹脂モールド
する。
次に、配線基板(6)上の導電パターン(7)の構造
を、第4図を参照しながら説明する。同図は、配線基板
(6)の上部と導電パターン(7)の断面図で、右側の
導電パターン(7)には、キャピラリー(13)によって、
ワイヤー(11)をワイヤボンディングしている状態を示
す。導電パターン(7)は、配線基板(6)上に接着剤
〔図示せず〕によって、銅等の導体(7a)を、所望のパタ
ニングに形成し、導体(7a)の外周には、銅よりも機械的
強度の高いニッケル等の機械的強度の高い金属層(7b)と
金属(7c)とを、順次5μm程ずつメッキする。これは導
体(7a)である銅、及び、樹脂製の配線基板(6)が軟弱
であるから、導体(7a)に直接ワイヤボンディングできな
いため、導体(7a)の外周に、銅よりも機械的強度の高い
ニッケル等の機械的強度の高い金属層(7b)を形成し、導
体(7a)を補強する。また、金層(7c)を形成するのは、機
械的強度の高い金属層(7b)であるニッケルには、ワイヤ
ボンディングが不可能であるため、機械的強度の高い金
属層(7b)の外周に、金層(7c)を形成して、ワイヤボンデ
ィングを可能にする。
考案が解決しようとする問題点 ワイヤボンディングに際して、導電パターン(7)に
は、キャピラリー(13)によって、相当大きな荷重が加わ
る。導電パターン(7)には、機械的強度の高い金属層
(7b)を形成し、補強してあるが、配線基板(6)が樹脂
であることも相挨って、キャピラリー(13)に押圧された
導電パターン(7)は、当該押圧された部分が、第4図
右側に示すように、配線基板(6)の上面まで陥没され
てしまう。
すると、ワイヤ(11)のボンディング強度が低下し、ワイ
ヤ(11)が外れ易くなるという問題点が生ずる。
そこで、機械的強度の高い金属(7b)を厚くすることも考
えられるが、単に、導体(7a)の外周に機械的強度の高い
金属層(7b)を厚くするだけでは、第5図に示すように、
結局、金属(7c)が近接し、ショートし易くなったり、又
は、実際に、金層(7c)が接触することも考えられる。シ
ョートを防止するためには、導電パターン(7)間の金
層(7c)と金層(7c)との間に、10μm以上の間隔が必要
である。
しかし、小型、高密度実装化を図るためには、導電パタ
ーン(7)を太くして、かつ、間隔を広げることは、好
ましくない。
そこで、本願考案は、導電パターン(7)の間隔が狭い
まま、導電パターン(7)の耐衝撃性を向上させる電子
回路装置を提供することを目的とする。
問題点を解決するための手段 本考案は、上記目的を達成するため、電子部品をマウン
トする配線基板上に、導体上に機械的強度の高い金属層
を被着した導電パターンを形成した電子回路装置におい
て、上記配線基板と導電パターンの導体との間に、機械
的強度の高い金属層を介在させたものである。
作用 上記解決手段としたことにより、導電パターンの表面
に、押圧力が加わったときであっても、配線基板と導電
パターンの導体との間に介在させた機械的強度の高い金
属層が、配線基板の陥没を防止する。
実施例 本考案に係る一実施例を、第1図を参照しながら説明す
る。但し、従来の技術において、説明した部品と同一部
品は、同一の符号を附してその説明は省略する。
同図において、(14)は、本考案に係る導電パターンで、
従来と同様、導体(14a)の外周に、機械的強度の高い金
属層(14b)と金層(14c)とを各5μm程度ずつ形成する。
本考案に係る導電パターン(14)の特徴とするところは、
導体(14a)と配線基板(6)との間に、機械的強度の高
い金属層(14d)を介在させたところにある。機械的強度
の高い金属層(14d)を介在しても、ハイブリッドICの
小型、高密度実装化に支障は少ない。
配線基板(6)と導体(14a)との間に、機械的強度の高
い金属層(14d)を介在させたことにより、導電パターン
(14)の表面に、キャピラリー(13)等によって、押圧力が
加わった時であっても、前記機械的強度の高い金属層(1
4d)が障壁となり、配線基板(6)が陥没することはな
い。
ここで、本考案に係る導電パターン(14)の形成方法につ
いて、次に説明する。
第1に、導体(14a)の表裏面で、機械的強度の高い金属
層(14b)、(14d)を形成しない箇所をカバーする。第2に
導体(14a)の表裏面に、機械的強度の高い金属をメッキ
して、上記カバーを除去すると、所望の硬い金属層(14
b)、(14d)が形成される。第3に、配線基板(6)上に
接着剤を塗布して、上記表裏面に機械的強度の高い金属
層(14b)、(14b)を形成した導体(14a)を添着する。第4
に、導体(14a)のエッチングをする。すると、導体(14a)
の表面に機械的強度の高い金属層(14b)を形成してある
箇所を除いて、導体(14a)が除去される。第5に、表面
の機械的強度の高い金属層(14b)の外周に金層(14c)を形
成し、第1図に示す導電パターン(14)を得る。この方法
であると、導体(14a)の表裏面に、同時に、機械的強度
の高い金属層(14b)、(14d)を形成するため、この機械的
強度の高い金属層(14b)、(14d)の形成するための時間を
半減することができる。
本考案に係る導電パターン(14)の形成方法としては、配
線基板(6)の表面から順次、機械的強度の高い金属層
(14d)、導体(14a)、機械的強度の高い金属層(14b)、金
層(14c)と形成してもよく、その方法は特定するもので
はない。
以上は、本考案に係る一実施例を説明したもので、本考
案は、この実施例に限定されることなく、本考案の要旨
内において、設計変更することができ、機械的強度の高
い金属層は、ニッケルに限定されないし、導体も銅に限
定されるものでない。
考案の効果 本考案によれば、導電パターンの導体と配線基板との間
に、機械的強度の高い金属層を介在させたことにより、
耐衝撃性が向上し、配線基板が陥没することがなくなる
から、ワイヤボンディングによるワイヤの接合力が強く
なり、延いては、製品の品質の向上につながる。
【図面の簡単な説明】
第1図は、本考案にかかる導電パターンの断面図、第2
図は、ハイブリッICの構造を示す斜視図、第3図は、
同じく断面図、第4図は、従来の導電パターンとその問
題点を示した断面図、第5図は、導電パターンの問題点
を示した断面図である。 (1)……リードフレーム、 (2)……ランド部、(3)……リード、 (4)……タイバー、(5)……ツリピン、 (6)……配線基板、(7)……導電パターン、 (8)……電子部品、(9)……絶縁性シート、 (10)……接着剤、(11)……ワイヤー、 (12)……外装樹脂材、(13)……キャピラリー、 (14)……導電パターン、(14a)……導体、 (14b)……機械的強度の高い金属層、 (14c)……金層、 (14d)……機械的強度の高い金属層。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】電子部品をマウントする配線基板上に、導
    体上に機械的強度の高い金属層を被着した導電パターン
    を形成した電子回路装置において、 上記配線基板と導電パターンの導体との間に、機械的強
    度の高い金属層を介在させたことを特徴とする電子回路
    装置。
JP1987169888U 1987-11-05 1987-11-05 電子回路装置 Expired - Lifetime JPH064580Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987169888U JPH064580Y2 (ja) 1987-11-05 1987-11-05 電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987169888U JPH064580Y2 (ja) 1987-11-05 1987-11-05 電子回路装置

Publications (2)

Publication Number Publication Date
JPH0173932U JPH0173932U (ja) 1989-05-18
JPH064580Y2 true JPH064580Y2 (ja) 1994-02-02

Family

ID=31460344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987169888U Expired - Lifetime JPH064580Y2 (ja) 1987-11-05 1987-11-05 電子回路装置

Country Status (1)

Country Link
JP (1) JPH064580Y2 (ja)

Also Published As

Publication number Publication date
JPH0173932U (ja) 1989-05-18

Similar Documents

Publication Publication Date Title
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US6320251B1 (en) Stackable package for an integrated circuit
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JPH09260568A (ja) 半導体装置及びその製造方法
JPS6352432A (ja) 半導体装置
KR100411862B1 (ko) 배선기판 및 반도체장치
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR19990063447A (ko) 반도체 장치와 그 제조방법
JPH064580Y2 (ja) 電子回路装置
JP2798108B2 (ja) 混成集積回路装置
JP2000261152A (ja) プリント配線組立体
JPH0846091A (ja) ボールグリッドアレイ半導体装置
JPH05343608A (ja) 混成集積回路装置
JP2784248B2 (ja) 半導体装置の製造方法
JPS58178544A (ja) リ−ドフレ−ム
US20080116587A1 (en) Conductor polymer composite carrier with isoproperty conductive columns
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JPH081108Y2 (ja) Icモジュール
JPH0735389Y2 (ja) 半導体装置
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP2784209B2 (ja) 半導体装置
KR200187482Y1 (ko) 반도체 비지에이 패키지
KR100604327B1 (ko) 다층형 tbga 반도체 팩키지 및, 그 제조방법
KR100390947B1 (ko) 반도체 소자의 패키지 방법
JP3405718B2 (ja) 半導体装置