JPH0645913A - クロック分周回路 - Google Patents
クロック分周回路Info
- Publication number
- JPH0645913A JPH0645913A JP4197982A JP19798292A JPH0645913A JP H0645913 A JPH0645913 A JP H0645913A JP 4197982 A JP4197982 A JP 4197982A JP 19798292 A JP19798292 A JP 19798292A JP H0645913 A JPH0645913 A JP H0645913A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- gate
- synchronization signal
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】マスタ側装置の同期信号によりスレーブ側装置
のクロックを同期させる場合に、マスタ側から出力する
同期信号の変動により発生する分周クロックのジッタを
防止する。 【構成】スレーブ側の同期信号入力部２の出力にゲート
回路３を設けそのゲートが閉じている間に同期信号１が
入力されててもゲートが開くまでクロック分周部４のプ
リセットを行わないようにしたことを特徴とする。 【効果】本発明のクロック分周回路はゲート信号５のウ
インドウにより見かけ上スレーブ側の原発振クロックが
遅くなった様に作用し、同期信号１の許容変動範囲を大
きくすることができる。したがって高出力および高速の
素子を使用する必要もなくなり、消費電力，コストの増
大を最小限にできる。
のクロックを同期させる場合に、マスタ側から出力する
同期信号の変動により発生する分周クロックのジッタを
防止する。 【構成】スレーブ側の同期信号入力部２の出力にゲート
回路３を設けそのゲートが閉じている間に同期信号１が
入力されててもゲートが開くまでクロック分周部４のプ
リセットを行わないようにしたことを特徴とする。 【効果】本発明のクロック分周回路はゲート信号５のウ
インドウにより見かけ上スレーブ側の原発振クロックが
遅くなった様に作用し、同期信号１の許容変動範囲を大
きくすることができる。したがって高出力および高速の
素子を使用する必要もなくなり、消費電力，コストの増
大を最小限にできる。
Description
【０００１】
【産業上の利用分野】本発明はクロック分周回路に関
し、特にクロック分周回路の出力クロックの位相を外部
からの位相同期信号と一致させたクロック分周回路に関
する。
し、特にクロック分周回路の出力クロックの位相を外部
からの位相同期信号と一致させたクロック分周回路に関
する。
【０００２】
【従来の技術】従来、この種のクロック分周回路におい
て、クロックの位相を一致させる場合には、基準側の装
置（以下マスタという）側から位相を一致させる制御用
の同期信号を位相一致すべき被制御用の装置（以下スレ
ーブという）側に出力し、同期をとるのが一般的であ
る。ここで、スレーブ装置側の原発振器は、ＰＬＬ（Ｐ
ｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を使用する場
合や、マスタ側から原発振器のクロックを直接入力する
場合がある。今、マスタ装置から制御用の同期信号をス
レーブ装置に供給する場合に、マスタ装置側から出力さ
れる同期信号の変動が、スレーブ装置側の分周クロック
にジッタを発生させないように、スレーブ側の原発振ク
ロック周期に対して十分小さい値である必要がある。こ
のためマスタ側及びスレーブ側の基準信号関連回路は高
出力及び高速の素子を使用して、同期信号の変動及び遅
延を原発振クロックに対して十分に小さくする必要があ
る。
て、クロックの位相を一致させる場合には、基準側の装
置（以下マスタという）側から位相を一致させる制御用
の同期信号を位相一致すべき被制御用の装置（以下スレ
ーブという）側に出力し、同期をとるのが一般的であ
る。ここで、スレーブ装置側の原発振器は、ＰＬＬ（Ｐ
ｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を使用する場
合や、マスタ側から原発振器のクロックを直接入力する
場合がある。今、マスタ装置から制御用の同期信号をス
レーブ装置に供給する場合に、マスタ装置側から出力さ
れる同期信号の変動が、スレーブ装置側の分周クロック
にジッタを発生させないように、スレーブ側の原発振ク
ロック周期に対して十分小さい値である必要がある。こ
のためマスタ側及びスレーブ側の基準信号関連回路は高
出力及び高速の素子を使用して、同期信号の変動及び遅
延を原発振クロックに対して十分に小さくする必要があ
る。
【０００３】
【発明が解決しようとする課題】この従来のクロック分
周回路では、同期信号の変動をスレーブ側の装置の原発
振クロック周期より十分小さくするために、高出力及び
高速の素子を使用しているので、この基準信号関連回路
の消費電力及びコストが増加する欠点がある。また、同
期信号を送る信号線の長さや構成素子の温度などの外的
要因の影響のために同期信号の遅延時間の変動を管理す
るのが困難であるので、同期信号の変動が許容変動範囲
を越えてしまい、ジッタが発生してしまうという欠点が
ある。
周回路では、同期信号の変動をスレーブ側の装置の原発
振クロック周期より十分小さくするために、高出力及び
高速の素子を使用しているので、この基準信号関連回路
の消費電力及びコストが増加する欠点がある。また、同
期信号を送る信号線の長さや構成素子の温度などの外的
要因の影響のために同期信号の遅延時間の変動を管理す
るのが困難であるので、同期信号の変動が許容変動範囲
を越えてしまい、ジッタが発生してしまうという欠点が
ある。
【０００４】
【課題を解決するための手段】本発明のクロック分周回
路はマスタ装置からの同期信号によりスレーブ側装置の
分周クロックの位相を一致させるクロック分周回路にお
いて、前記同期信号の入力部に前記同期信号の位相変動
を吸収するゲート回路と原発振クロック信号を分周する
クロック分周部とを有する。また、前記クロック分周部
が原発振クロックの位相と前記同期信号の位相変動との
差を所定のしきい値以内におさえるゲート制御信号を前
記ゲート回路に送出することを特徴とする。
路はマスタ装置からの同期信号によりスレーブ側装置の
分周クロックの位相を一致させるクロック分周回路にお
いて、前記同期信号の入力部に前記同期信号の位相変動
を吸収するゲート回路と原発振クロック信号を分周する
クロック分周部とを有する。また、前記クロック分周部
が原発振クロックの位相と前記同期信号の位相変動との
差を所定のしきい値以内におさえるゲート制御信号を前
記ゲート回路に送出することを特徴とする。
【０００５】
【作用】同期信号入力部にゲートを設けて、そのゲート
が閉じている間に同期信号が入力された場合にその同期
信号を保持することにより、同期信号の変動をおさえて
分周クロックのジッタを防止する。
が閉じている間に同期信号が入力された場合にその同期
信号を保持することにより、同期信号の変動をおさえて
分周クロックのジッタを防止する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２〜図５
は本実施例の信号動作タイミングの説明図である。図１
において、マスタ側の同期信号１はスレーブ側の同期信
号入力部２を経由してゲート回路３の一方の入力端子に
出力される。ゲート回路３のもう一方の入力端子にはク
ロック分周部４からゲート信号５が入力される。ゲート
回路３の動作は図２に示すように、ゲート信号５が
“Ｈ”（図２の領域ＩＩ，ＩＩＩ）のときゲートが開き
同期信号１はクロック分周部４に出力され、ゲート信号
５が“Ｌ”（図２の領域Ｉ）のときはゲートは閉じられ
同期信号１は保持されたままでクロック分周部４には出
力されない。同期信号１がゲート信号５の領域Ｉ及びＩ
ＩＩで入力した場合には、図３に示すように、ゲートは
開いているので、クロック分周部４に同期信号１を出力
し、プリセット値６を“０°”とするが、領域ＩＩで同
期信号１が入力された場合には、図４に示すように、同
期信号１はゲートが開くまで保持され出力されず、ゲー
トが開くと同時に同期信号１をクロック分周部４に出力
し、プリセット値を“α”にする。クロック分周部４は
スレーブ側の原発振クロック７を分周し、分周クロック
８を出力するが、同期信号１が入力されるとゲート回路
３より出力されるプリセット値６に分周クロック８を移
相してプリセットする。また、クロック分周部４は図２
に示すように内部位相から０°を中心にあらかじめ定め
られた位相差のしきい値±α°をウインドウとするゲー
ト信号５をゲート回路３に出力する。したがって分周ク
ロック８はほぼ中央の０°で位相同期がとられる。クロ
ック分周部４の周期を図５に示すように同期信号１の入
力周期と一致させると、クロック分周部４のゲート信号
５の位相が０°のとき同期信号１が周期的に入力される
ことになる。また、ゲート回路３はゲート信号５によっ
て０°を中心に±α°ゲートが閉じられるので、同期信
号１が０°を中心に±α°変動してもクロック分周部４
がプリセットされるタイミングは±α°の位置から変動
しない。従ってクロック分周部４のプリセットタイミン
グが変動しないので、位相の不連続が発生することがな
くなりジッタの発生を防止できる。また、同期信号１が
±α°以上変動しウインドウからずれたとしても、その
タイミングでクロック分周部４がプリセットされるの
で、その同期信号１が入力されたタイミングを０°とし
て、±α°のゲート信号５が再度設定される。説明を補
足すると同期信号１がゲート信号５の“Ｈ”レベルの時
に入力されると、ゲート回路３はすぐにクロック分周部
４を０°にプリセットし、以後±α°以内の変動が発生
してもゲート信号５の立ち上がりでα°にプリセットさ
れるので、クロック分周部４の位相が不連続になること
はなくジッタが発生することはない。また最初の同期信
号１がゲート信号５の“Ｌ”レベルのときに入力したと
しても、位相が最大±α°のずれが発生するだけで、位
相が不連続となりジッタが発生することはない。
る。図１は本発明の一実施例のブロック図、図２〜図５
は本実施例の信号動作タイミングの説明図である。図１
において、マスタ側の同期信号１はスレーブ側の同期信
号入力部２を経由してゲート回路３の一方の入力端子に
出力される。ゲート回路３のもう一方の入力端子にはク
ロック分周部４からゲート信号５が入力される。ゲート
回路３の動作は図２に示すように、ゲート信号５が
“Ｈ”（図２の領域ＩＩ，ＩＩＩ）のときゲートが開き
同期信号１はクロック分周部４に出力され、ゲート信号
５が“Ｌ”（図２の領域Ｉ）のときはゲートは閉じられ
同期信号１は保持されたままでクロック分周部４には出
力されない。同期信号１がゲート信号５の領域Ｉ及びＩ
ＩＩで入力した場合には、図３に示すように、ゲートは
開いているので、クロック分周部４に同期信号１を出力
し、プリセット値６を“０°”とするが、領域ＩＩで同
期信号１が入力された場合には、図４に示すように、同
期信号１はゲートが開くまで保持され出力されず、ゲー
トが開くと同時に同期信号１をクロック分周部４に出力
し、プリセット値を“α”にする。クロック分周部４は
スレーブ側の原発振クロック７を分周し、分周クロック
８を出力するが、同期信号１が入力されるとゲート回路
３より出力されるプリセット値６に分周クロック８を移
相してプリセットする。また、クロック分周部４は図２
に示すように内部位相から０°を中心にあらかじめ定め
られた位相差のしきい値±α°をウインドウとするゲー
ト信号５をゲート回路３に出力する。したがって分周ク
ロック８はほぼ中央の０°で位相同期がとられる。クロ
ック分周部４の周期を図５に示すように同期信号１の入
力周期と一致させると、クロック分周部４のゲート信号
５の位相が０°のとき同期信号１が周期的に入力される
ことになる。また、ゲート回路３はゲート信号５によっ
て０°を中心に±α°ゲートが閉じられるので、同期信
号１が０°を中心に±α°変動してもクロック分周部４
がプリセットされるタイミングは±α°の位置から変動
しない。従ってクロック分周部４のプリセットタイミン
グが変動しないので、位相の不連続が発生することがな
くなりジッタの発生を防止できる。また、同期信号１が
±α°以上変動しウインドウからずれたとしても、その
タイミングでクロック分周部４がプリセットされるの
で、その同期信号１が入力されたタイミングを０°とし
て、±α°のゲート信号５が再度設定される。説明を補
足すると同期信号１がゲート信号５の“Ｈ”レベルの時
に入力されると、ゲート回路３はすぐにクロック分周部
４を０°にプリセットし、以後±α°以内の変動が発生
してもゲート信号５の立ち上がりでα°にプリセットさ
れるので、クロック分周部４の位相が不連続になること
はなくジッタが発生することはない。また最初の同期信
号１がゲート信号５の“Ｌ”レベルのときに入力したと
しても、位相が最大±α°のずれが発生するだけで、位
相が不連続となりジッタが発生することはない。
【０００７】
【発明の効果】以上説明したように本発明は、ゲート回
路を設けることにより、同期信号が素子が温度変動など
の外的要因で変動して遅延を生じ、スレーブ側の原発振
周期を越えても、ジッタの発生を防止することができ
る。またウインドウにより同期信号の許容変動範囲を大
きくすることができるので、素子を高出力および高速の
素子とする必要もなくなり、消費電力およびコストの増
大を最小限にできる効果もある。
路を設けることにより、同期信号が素子が温度変動など
の外的要因で変動して遅延を生じ、スレーブ側の原発振
周期を越えても、ジッタの発生を防止することができ
る。またウインドウにより同期信号の許容変動範囲を大
きくすることができるので、素子を高出力および高速の
素子とする必要もなくなり、消費電力およびコストの増
大を最小限にできる効果もある。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の信号動作の説明図である。
【図３】本実施例の信号動作の説明図である。
【図４】本実施例の信号動作の説明図である。
【図５】本実施例の信号動作の説明図である。
１ 同期信号 ２ 同期信号入力部 ３ ゲート回路 ４ クロック分周部 ５ ゲート信号 ６ プリセット値 ７ 原発振クロック ８ 分周クロック
Claims (3)
- 【請求項１】 マスタ装置からの同期信号によりスレー
ブ側装置の分周クロックの位相を一致させるクロック分
周回路において、前記同期信号の入力部に前記同期信号
の位相変動を吸収するゲート回路と原発振クロック信号
を分周するクロック分周部とを有することを特徴とする
クロック分周回路。 - 【請求項２】 前記クロック分周部が原発振クロックの
位相と前記同期信号の位相変動との差を所定のしきい値
以内におさえるゲート制御信号を前記ゲート回路に送出
することを特徴とする請求項１記載のクロック分周回
路。 - 【請求項３】 前記ゲート制御信号は前記原発振クロッ
クの位相と前記同期信号の位相変動との差が所定のしき
い値を超えた場合に“Ｌ”レベルとして前記ゲート回路
を閉じるように制御することを特徴とする請求項２記載
のクロック分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197982A JPH0645913A (ja) | 1992-07-24 | 1992-07-24 | クロック分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197982A JPH0645913A (ja) | 1992-07-24 | 1992-07-24 | クロック分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645913A true JPH0645913A (ja) | 1994-02-18 |
Family
ID=16383549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197982A Withdrawn JPH0645913A (ja) | 1992-07-24 | 1992-07-24 | クロック分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0903859A3 (de) * | 1997-09-18 | 1999-12-15 | Siemens Aktiengesellschaft | Frequenzteiler mit geringem Stromverbrauch |
-
1992
- 1992-07-24 JP JP4197982A patent/JPH0645913A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0903859A3 (de) * | 1997-09-18 | 1999-12-15 | Siemens Aktiengesellschaft | Frequenzteiler mit geringem Stromverbrauch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795323B2 (ja) | 位相差検出回路 | |
| US5294894A (en) | Method of and apparatus for startup of a digital computer system clock | |
| US6542038B2 (en) | PLL circuit having a phase offset detecting phase comparator | |
| JP3847961B2 (ja) | 内部クロック信号発生器及びそれを有する半導体メモリ装置 | |
| US5663687A (en) | LSI with built-in clock generator-controller for operation with low power dissipation | |
| JP3313998B2 (ja) | 位相同期回路 | |
| JPH09266442A (ja) | 位相同期システム | |
| JP2007095265A (ja) | 遅延固定ループ回路 | |
| JPH10308667A (ja) | Ｐｌｌ周波数シンセサイザ | |
| US5414745A (en) | Synchronized clocking disable and enable circuit | |
| EP1006660A2 (en) | Clock reproduction and identification apparatus | |
| KR100212139B1 (ko) | 클럭공급장치 | |
| KR100263483B1 (ko) | 고속 위상 동기 회로 및 그를 이용한 위상 동기 방법 | |
| KR20040023838A (ko) | 레지스터 제어 지연고정루프 | |
| KR20030049303A (ko) | 레지스터 제어형 지연고정루프회로 | |
| US6961399B2 (en) | Phase locked loop including control circuit for reducing lock-time | |
| JP3982095B2 (ja) | 位相同期回路 | |
| JPS6346814A (ja) | デイジタル位相同期回路 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| KR100299510B1 (ko) | 액정표시소자의 위상차 검출회로 | |
| KR200188170Y1 (ko) | 클럭 발생기 | |
| JP2001136060A (ja) | Ｐｌｌ回路 | |
| JPS62109432A (ja) | 位相同期回路 | |
| JP2655043B2 (ja) | Ｐｌｌ回路 | |
| JPS6248401B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |