JPH0646085A - Ａｔｍ交換機におけるトラヒックパラメータ制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 ＡＴＭ多重化装置のシェーピング機能等によ
るトラヒック変形に左右されない適正なトラヒック制御
を可能にする。 【構成】 ＡＴＭ交換機内端末インタフェース５０１に
設けたトラヒックモニタ回路５０１において、タイマ５
０１３から与えられるある時間間隔毎のセルカウンタ５
０１１での送出セルカウント数を基にモニタＣＰＵ５０
１４が各呼チャネル毎のトラヒックパラメータを生成
し、これを端末からの申告トラヒックパラメータ値とし
てＲＡＭ５０１５に格納し、かつＩ／Ｏ回路５０１２を
通してＣＰＵ５３に通知する。ＣＰＵ５３はその通知さ
れたトラヒックパラメータ値に基づきポリシング回路を
制御することで、シェーピング機能等によるトラヒック
変形に対しても、必要以上のセル廃棄や余分なトラヒッ
ク確保を行わずに済む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、数１００Ｍｂｐｓの伝
送速度の交換を実現する広帯域ＩＳＤＮに用いるＡＴＭ
交換機におけるトラヒックパラメータ制御方式の改良に
関する。

【０００２】

【従来の技術】ＡＴＭネットワークの一例として、図５
に示すような構成のものが知られている。同図からも明
かであるように、このＡＴＭネットワークは、端末１、
この端末１からのセルを多重化し、あるいはその多重化
セルを端末１に分配する機能を実現するＡＴＭ多重化装
置３、セル単位に交換する機能を実現するＡＴＭ交換機
５を具備して構成される。

【０００３】このうち、ＡＴＭ多重化装置３は図６に示
す如くの構成を有し、端末インタフェース３１ａから入
力されるセルを多重インタフェース３２に多重伝送した
り、多重インタフェース３２で受信したセルをＶＰＩ／
ＶＣＩ値に従い特定の端末インタフェース３１ｂに分解
通信する機能を担っている。また、この機能に対応し
て、上記多重インタフェース３２における特に送信側
（端末インタフェース→多重インタフェース）の構造に
関しては、図７に示す如く、ＡＴＭ多重バス３３からの
セルを抽出するセル抽出部３２１ａから以下で述べるシ
ェーピング機能を実現するシェーピング回路３２２を経
由し、セル送出部３２３ａを通してセルを多重回線４に
送信する構造をとっている。

【０００４】このシェーピング機能は、図８の概念図に
示されるように、端末１からの揺らいだセルトラヒック
をシェーピング回路３２２を通すことで、端末１毎また
は多重回線４毎にそのセル送出間隔が一定となるように
均等化する機能である。このことから、上記構成のＡＴ
Ｍネットワークにおいては、ＡＴＭ多重化装置３を通過
する時点で端末１からのトラヒック特性が変形している
ことが言える。

【０００５】ところで、ＡＴＭ交換機５では中継回線６
の帯域値を割り当てたり、輻輳を回避するために、端末
１からのセル流量を把握する必要がある。このセル流量
をトラヒック値といい、その属性パラメータには以下の
ａ〜ｄに示すものがある。なお、これらのトラヒックパ
ラメータは、図９に示す概念図でとらえることによっ
て、より理解し易いものとなる。

【０００６】 ａ．平均速度＝総セル数（Ｘ）／総通信時間（Ｔ） ｂ．ピーク速度＝最大通信可能セル数（Ｘ0 ）／最小セ
ル時間間隔（Ｔ0 ） ｃ．バースト速度＝バーストセル数（Ｘ1 ）／最小バー
スト時間間隔（Ｔ1 ） ｄ．最大連続セル数（Ｘ2 ） これまでに述べてきたセルとは、ＣＣＩＴＴ／Ｉ．３６
１で規定しているものであり、その具体的フォーマット
の例としては図１０に示されものがある。このセルの交
換単位であるアドレスはＶＰＩ／ＶＣＩといい、以下の
説明においては、その単位をチャネルと呼ぶものとす
る。

【０００７】図１０に示すフォーマットに従ってＡＴＭ
多重化装置３から送信されたセルはＡＴＭ交換機５に入
力され、当該セル中のＶＰＩ／ＶＣＩに従って交換処理
される。図１１はその交換処理を行うＡＴＭ交換機５の
一般的構成を示すブロック図である。

【０００８】この種のＡＴＭ交換機５では端末１を直収
する場合とＡＴＭ多重化装置３を収容する場合がある
が、どちらにしても収容回線上は呼信号を交換機のＣＰ
Ｕ５３に伝達する呼信号チャネル５４とユーザデータを
中継回線６に伝送するデータチャネル５５が割り付けら
れる。つまり、呼メッセージは回線２，４の呼信号チャ
ネル５４を通してＣＰＵ５３に通知され、データチャネ
ル用のスイッチ設定を行った後、該当の着番号に従って
該当中継回線６へと中継される。なお、呼メッセージに
ついては例えば図１５に示すようなＣＣＩＴＴ／Ｑ．９
３１で定義されている如きものを仮定しており、ここで
はその中でも特に呼設定メッセージに着目している。

【０００９】ところで、係る制御を担う従来のＡＴＭ交
換機５では、その交換機端末インタフェース５１として
図１２に示す如くの回路構造のものを採用していた。同
図に示すように、この従来の交換機端末インタフェース
５１は、例えば、端末→交換機方向のセル転送経路上
で、セル抽出部５１１ａとセル送出部５１３ａの間にポ
リシング回路（ＵＰＣ）５１２を介在せしめた構成を有
している。

【００１０】係る構成の交換機端末インタフェース５１
において、その中のポリシング回路５１２は、ＣＰＵ５
３による制御管理下で、図１４に示す如くのフォーマッ
トを持つ「呼設定メッセージ」中の伝達能力エリアに載
せられて端末から送られてくる上記ａ〜ｄに相当した申
告トラヒックパラメータ値（図９参照）が設定され、こ
の設定値を上回ったトラヒックが流入した場合には、こ
れを違反セルとして廃棄する。このポリシング回路５１
２により設定トラヒックパラメータ値に基づいて違反セ
ルを廃棄する機能はポリシング機能と呼ばれ、その概図
を図１３に示している。ＡＴＭ交換機５では、このポリ
シング機能によって、交換網での申告以上のセルの流入
による輻輳状態を回避することができる。

【００１１】しかしながら、上述の如くのこの種の従来
のＡＴＭ交換機５では、端末１からその申告パラメータ
に従ってセルを送信しても、その間にＡＴＭ多重化装置
３が介在する場合にはそのシェーピング機能によってト
ラヒックが変形されるため、ＡＴＭ交換機５で上記申告
通りのポリシング制御パラメータ値でポリシング回路５
１２を制御しても、制御対象のトラヒックが既に申告通
りに変化したものではないことから、ポリシング回路５
１２でセルが必要以上に廃棄されたり、あるいは余分な
トラヒックが確保されることになり、回線使用効率が著
しく低下することになった。

【００１２】

【発明が解決しようとする課題】このように、上記従来
のＡＴＭネットワークでは、端末からＡＴＭ交換機に呼
設定メッセージで申告したトラヒックパラメータに従っ
てセル送信を行うとともに、ＡＴＭ交換機では常にその
申告値に基づいて違反セルの廃棄を行うようにしていた
ため、端末とＡＴＭ交換機との間にＡＴＭ多重化装置が
介在し、シェーピング機能によるトラヒックの変形が生
じた場合に、申告値と実際のトラヒックとの間に著しい
差が生じる結果、ポリシング回路でセルが必要以上に廃
棄されたり、余分なトラヒックが確保されることにな
り、回線使用効率の低下を免れないという問題点があっ
た。

【００１３】本発明はこの問題点を除去し、途中に介在
するＡＴＭ多重化装置でトラヒック変形が発生しても、
その変形後のトラヒックに対応した適正量のセル廃棄及
びトラヒック確保を実現でき、もって回線使用効率の向
上に寄与できるＡＴＭ交換機におけるトラヒックパラメ
ータ制御方式を提供することを目的とする。

【００１４】

【課題を解決するための手段】この出願の第１の発明
は、端末から揺らぎ送出されるセルをそのセル送出間隔
が一定となるように均一化するシェーピング機能を有す
るＡＴＭ多重化装置を交換機内端末インタフェースを介
して収容し、固定長パケットである前記セルをそのセル
内に付加されるアドレス情報に従って交換する際に、前
記端末からの申告トラヒックパラメータ値に基づきその
申告値を上回った違反セルを廃棄するポリシング機能を
有するＡＴＭ交換機において、前記交換機内端末インタ
フェースに、ある時間間隔毎の送信セル数を基に呼単位
のトラヒック情報を算出し、その結果を呼の申告トラヒ
ックパラメータ値として記憶するトラヒックモニタ手段
を設け、当該ＡＴＭ交換機の制御部では、前記ポリシン
グ機能の制御パラメータ値として、前記トラヒックモニ
タ手段に記憶されたトラヒック情報を用いることを特徴
とする。

【００１５】また、この出願の第２の発明は、端末から
揺らぎ送出されるセルをそのセル送出間隔が一定となる
ように均一化するシェーピング機能を有するＡＴＭ多重
化装置を交換機内端末インタフェースを介して収容し、
固定長パケットである前記セルをそのセル内に付加され
るアドレス情報に従って交換する際に、前記端末からの
申告トラヒックパラメータ値に基づきその申告値を上回
った違反セルを廃棄するポリシング機能を有するＡＴＭ
交換機において、前記シェーピング機能により均一化さ
れた後のトラヒック情報を予測し、これを呼の申告トラ
ヒックパラメータ値としてＡＴＭ交換機に予め登録する
登録手段を有し、当該ＡＴＭ交換機の制御部では、前記
ポリシング機能の制御パラメータ値として、前記登録手
段により登録されたトラヒック情報を用いることを特徴
とする。

【００１６】

【作用】この出願の第１の発明では、固定長パケットで
あるセルをセル内に示されるアドレス情報（ＶＰＩ／Ｘ
ＣＩ）に従って交換するＡＴＭネットワークにおいて、
端末とＡＴＭ交換機の間にＡＴＭ多重化装置が介在する
構成の場合、端末からＡＴＭ交換機方向のＡＴＭ交換機
内端末インタフェースで計測したある時間間隔毎の送信
セル数を基に端末のトラヒック情報を表現し、それを呼
の申告トラヒックパラメータ値に替えてＡＴＭ交換機端
末インタフェースに設定するとともに、ＡＴＭ交換機の
制御部では、その設定トラヒックパラメータをポリシン
グ制御パラメータ値として用いながら、ＡＴＭ交換機や
ＡＴＭ多重化装置によるトラヒック変形後のトラヒック
違反セルの廃棄制御に対処する。

【００１７】また、この出願の第２の発明では、予めシ
ェーピング機能によるトラヒック変形を考慮して予測し
たトラヒックパラメータ値をＡＴＭ交換機に接続される
コマンド入力装置等から呼の申告トラヒックパラメータ
に替えて登録しておき、この登録トラヒックパラメータ
をポリシング制御パラメータ値として用いながら、ＡＴ
Ｍ交換機やＡＴＭ多重化装置によるトラヒック変形後の
トラヒック違反セルの廃棄制御に対処する。

【００１８】このように、本発明では、実際に端末から
発せられた申告トラヒックパラメータ値ではなく、ＡＴ
Ｍ交換機の入力端で測定したトラヒック値若しくはシェ
ーピング機能を受けることを前提に予め予測したトラヒ
ック値に基づき生成したトラヒックパラメータ値に従っ
てポリシング機能動作を制御するようにしたため、ＡＴ
Ｍ交換機と端末との間にＡＴＭ多重化装置が介在し、そ
のシェーピング機能によりセルトラヒックが変形を来す
ような場合においても、常にその変形後のトラヒック値
に対応した適正なセル廃棄処理が実施でき、端末から実
際に申告された値に基づき必要セルまでが廃棄された
り、余分なトラヒックが確保されることを防止できる。

【００１９】

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。まず、本発明の第１の実施例を図１か
ら図３を参照して説明する。但し、本発明はＡＴＭ交換
機の構成以外は従来と同じなので、その説明には従来の
技術の欄で用いた図面も併用宇するものとする。

【００２０】本発明の第１の実施例に係るＡＴＭ交換機
５は、その入力端すなわちＡＴＭ多重化装置３を収容す
る交換機端末インタフェースで測定したトラヒック値を
使用してポリシング制御パラメータ値を設定した後、当
該交換機のＣＰＵがその設定値に基づいてポリシング機
能動作を制御するものである。

【００２１】この制御に対応して、第１の実施例に係る
ＡＴＭ交換機５は、端末１またはＡＴＭ多重化装置３を
収容するための交換機端末インタフェースに、トラヒッ
クモニタ手段（セルをトラヒックパラメータで規定され
る時間間隔毎にカウントする機能）を具備し、かつこの
ＡＴＭ交換機５のＣＰＵに、ＡＴＭ多重化装置３経由で
収容される端末１の発番号単位にそれまでに上記トラヒ
ックモニタ手段による測定値から生成したトラヒックパ
ラメータ値を格納するテーブルを持つ構成となってい
る。

【００２２】図１は、この第１の実施例に係る交換機端
末インタフェース５０の具体例を示すブロック図であ
り、セル抽出部５１１ａとポリシング回路５１２及びセ
ル送出部５１３ａの間にトラヒックモニタ回路５０１が
実装されている。

【００２３】他方、この第１の実施例に係るＡＴＭ交換
機５のメインＣＰＵ５３の具体例は図３に示され、上記
交換機端末インタフェース５０と接続するためのＩ／Ｏ
回路５３１、ポリシング機能動作を含む交換制御を実施
するＣＰＵ５３２、上記テーブルの収容先としてのＲＡ
Ｍ５３３、及び呼チャネル終端Ｉ／Ｏ回路５３４を具備
している。

【００２４】ここでは、まず、交換機端末インタフェー
ス５０におけるトラヒックモニタ機能から先に説明す
る。図１に示す通り、本発明の交換機端末インタフェー
ス５０は、セル抽出部５１１ａとポリシング回路５１２
の間にトラヒックモニタ回路５０１を実装した点で従来
のもの（図１２参照）と相違している。

【００２５】このトラヒックモニタ回路５０１の詳細
は、図２に示す如く、セルカウンタ５０１１、Ｉ／Ｏ回
路５０１２、タイマ５０１３、モニタＣＰＵ５０１４、
ＲＡＭ５０１５を具備して構成される。このトラヒック
モニタ回路５０１において、タイマ５０１３が最大通信
可能セルのタイミングをモニタＣＰＵ５０１４及びセル
カウンタ５０１１に与えながら、このタイミングの１カ
ウントアップ毎にその旨をモニタＣＰＵ５０１４に通知
する。モニタＣＰＵ５０１４は、この時のセルカウンタ
５０１１におけるセルカウント値を基に以下Ａ〜Ｄに示
す情報を計算し、その算出結果を図１２に示す態様でＲ
ＡＭ５０１５中に格納する。但し、この算出結果として
の各情報は呼単位で有効なものであって、測定単位はそ
の呼が確保したチャネル（ｉ）単位であるものとする。
メインＣＰＵ５３では予め発番号とチャネルの関係だけ
は記憶している。

【００２６】 Ａ．（Ｘ，Ｔ）：１呼の平均速度パラメータ Ｘ：総カウンタ値 Ｔ：最大通信可能セルのタイミング総数 Ｂ．（Ｘ0 ，Ｔ0 ）：１呼のピーク速度パラメータ Ｘ0 ：最大通信可能セル数（固定値） Ｔ0 ：１カウンタがアップする最小タイミング数 Ｃ．（Ｘ1 ，Ｔ1 ）：１呼のバースト速度パラメータ Ｘ1 ：ピークが連続したセル数 Ｔ1 ：ピークが連続したバースト間の最小のタイミング
数 Ｄ．Ｘ2 ：１呼の最大連続セル数 Ｘ2 ：もしも、最大通信可能セルのタイミングでカウン
タが連続してアップした時には、連続した数。

【００２７】その後、トラヒックモニタ回路５０１は、
上述の如くＲＡＭ５０１５に格納したトラヒック情報
を、呼解放時に、Ｉ／Ｏ回路５０１２からＣＰＵバス５
０２を通じてメインＣＰＵ５３へと通知する。

【００２８】上述したように、メインＣＰＵ５３は図３
に示す如くの構成を有し、そのＣＰＵ５３２は、トラヒ
ックモニタ回路５０１から通知された上記トラヒック情
報をＩ／Ｏ回路５３１を通じて取り込んだ後、これを発
番号単位に以下に示すＡ′〜Ｄ′の如くに整理してＲＡ
Ｍ５３３に記憶させる。

【００２９】 Ａ′．（Ｘ，Ｔ）：端末の平均速度パラメータ Ｘ：呼単位のカウンタ値の累積値 Ｔ：呼単位の最大通信可能セルのタイミング数の累積値 Ｂ′．（Ｘ0 ，Ｔ0 ）：端末のピーク速度パラメータ Ｘ0 ：最大通信可能セル数（固定値） Ｔ0 ：呼単位の１カウンタがアップする最小タイミング
数の最小値 Ｃ′．（Ｘ1 ，Ｔ1 ）：端末のバースト速度パラメータ Ｘ1 ：Ｂ′のピークが連続したセル数 Ｔ1 ：Ｂ′のピークが連続したバースト間の最小のタイ
ミング数 Ｄ′．Ｘ2 ：端末の最大連続セル数 Ｘ2 ：呼単位の最大通信可能セルのタイミングでカウン
タが連続してアップした時のその連続した数の最大値。

【００３０】この状態で、ある端末１から呼設定メッセ
ージがＡＴＭ交換機５に到着した場合、ＣＰＵ５３２は
ＲＡＭ５３３のこの時の発端末に対応して格納されたト
ラヒックパラメータ値をポリシング制御パラメータ値と
してポリシング回路５１２に設定する。これによりポリ
シング回路５１２は、その設定されたポリシング制御パ
ラメータに従って、違反セルの廃棄処理を行う。

【００３１】上述の処理からも明かであるように、この
時のポリシング制御パラメータはＡＴＭ多重化装置３を
通過した後のトラヒック測定値に基づいて設定されたも
のである。従って、この第１の実施例では、上記ＡＴＭ
多重化装置３のシェーピング機能によりトラヒックの変
形が生じたとしても、その変形後のトラヒックに対応し
たセル廃棄処理が行われることになる。これによって、
セルが必要以上に廃棄されたり、あるいは余分なトラヒ
ックが確保されるといった、いわゆるポリシング回路５
１２が回線使用効率に与える影響を最小限に止めること
ができる。

【００３２】次に、本発明の第２の実施例を図４を参照
して説明する。この第２の実施例に係るＡＴＭ交換機５
は、シェーピング機能に伴うトラヒックの変形を考慮し
て予め予測したポリシング制御パラメータをＡＴＭ交換
機５に登録しておき、このパラメータを端末１からの申
告トラヒックパラメータとして設定しながらポリシング
機能動作を制御するものである。この制御に対応して、
本発明の第２の実施例に係るＡＴＭ交換機５はそのＣＰ
ＵにＡＴＭ多重化装置３経由で収容される端末１の発番
号単位のトラヒックパラメータ値を格納するテーブルを
持ち、かつそのトラヒックパラメータ値を予め入力する
ためのコマンド入力装置を付属装置として有する構成を
とっている。

【００３３】図４はこの第２の実施例に係るＡＴＭ交換
機５のメインＣＰＵ５３Ａの具体例を示すブロック図で
あり、Ｉ／Ｏ回路５３１、ＣＰＵ５３２、ＲＡＭ５３
３、呼チャネル終端Ｉ／Ｏ回路５３４、Ｉ／Ｏ回路５３
５、コマンド入力装置５３６を具備して構成される。こ
のメインＣＰＵ５３Ａは、Ｉ／Ｏ回路５３５を介してコ
マンド入力装置５３６が接続される点で、図３に示した
メインＣＰＵ５３の構成と相違している。

【００３４】上記第１の実施例では、ＡＴＭ多重化装置
３を通過した後のトラヒック値を測定し、その測定値に
基づいてポリシング制御パラメータを設定するようにし
たが、第２の実施例では、この種の測定は行わず、予め
ＡＴＭ多重化装置３経由で収容される端末１の発番号と
その予想されるトラヒック値をメインＣＰＵ５３Ａに接
続したコマンド入力装置５３６からＲＡＭ５３３に同図
に示す態様で入力設定しておき、その端末１から呼設定
メッセージが通知された場合に、当該発端末に対応して
ＲＡＭ５３３に設定済みのトラヒック値をポリシング制
御パラメータとしてポリシング回路５１２に設定するも
のである。ここで、ＲＡＭ５３３に設定するトラヒック
値は、ＡＴＭ多重化装置３を通過することで生じるトラ
ヒックの変形を考慮して予測する必要があるのは上述し
た通りである。

【００３５】このように、本発明の第２の実施例では、
ＡＴＭ多重化装置３のシェーピング回路３２２のパラメ
ータ等を考慮して、このＡＴＭ多重化装置３を通知した
後のトラヒック値を予め予測して定義しているため、Ａ
ＴＭ多重化装置３のシェーピング機能によりトラヒック
変形を来したとしても、その変形後のトラヒックに適合
すべく予測設定されたポリシング制御パラメータを用い
て過不足のないセル廃棄及びトラヒック確保ができ、結
果として、第１の実施例と同様の効果を得ることが可能
となる。

【００３６】本発明の上記各実施例によって、端末１か
らの申告値に対してトラヒック変形が生じた場合にもそ
の変形トラヒックに対応した過不足のないセル廃棄及び
トラヒック確保ができるということは、この種のトラヒ
ック変形を来す要因としてシェーピング機能等を持つＡ
ＴＭ多重化装置３がＡＴＭ交換機５との間に実装された
場合においても、その通信品質を保証できることを意味
している。このことから、本発明は、通信品質を高く保
つ必要がある広帯域ＩＳＤＮでの画像端末間の通信方式
に適用して極めて有用なものとなる。

【００３７】ところで、本発明では、端末１からの申告
トラヒックパラメータではなく、ＡＴＭ多重化装置３通
過後におけるトラヒックの計測値あるいはその予測値を
ポリシング制御パラメータとして用いるため、トラヒッ
ク制御に関する限りは、端末からの呼設定メッセージ
（図１４参照）による申告トラヒックパラメータの通知
は不要となる。

【００３８】しかしながら、この種のＡＴＭ交換機にお
ける課金の実態を考えた場合、変形後のトラヒックに対
して課金するよりも申告されたトラヒックに対して課金
する方が望ましい。この点に配慮して、本発明では、上
記いずれの実施例においても、端末１からの呼設定メッ
セージ（図１４参照）に従来通り申告トラヒックパラメ
ータ値を付加して送出し、これを受けたＡＴＭ交換機５
ではその呼設定メッセージの中から申告トラヒックパラ
メータ値を抽出し、この申告値に基づいて課金を行うよ
うにしている。このように、本発明では、上記いずれの
実施例での課金指標とも、端末１からの申告パラメータ
値を使用することによって、その課金値を常に端末１の
申告値に合うものとすることができる。

【００３９】

【発明の効果】以上説明したように、本発明によれば、
端末からの申告トラヒックパラメータ値によらず、ＡＴ
Ｍ多重化装置を経由した後のセル計測値から算出したト
ラヒックパラメータ値若しくはその予測値を基にポリシ
ング回路による違反セルの廃棄処理制御を行うようにし
たため、ＡＴＭ多重化装置を経由した後のトラヒック変
形に対しても、その変形に対応した適正なポリシング制
御パラメータに従って過不足の無いセル廃棄及びトラヒ
ック確保ができ、回線使用効率の大幅な向上に寄与でき
る。

【図面の簡単な説明】

【図１】本発明のＡＴＭ交換機における端末インタフェ
ースの一実施例を示すブロック図。

【図２】本発明のＡＴＭ交換機端末インタフェースにお
けるトラヒックモニタ回路の構成を示すブロック図。

【図３】本発明のＡＴＭ交換機におけるＣＰＵの一実施
例を示すブロック図。

【図４】本発明のＡＴＭ交換機におけるＣＰＵの他の実
施例を示すブロック図。

【図５】ＡＴＭ交換ネットワークの概略構成を示すブロ
ック図。

【図６】ＡＴＭ交換ネットワークにおけるＡＴＭ多重化
装置のブロック構成図。

【図７】ＡＴＭ多重化装置における多重インタフェース
のブロック構成図。

【図８】多重インタフェースにおけるシェーピング機能
の説明図。

【図９】ＡＴＭ交換方式に係るトラヒックパラメータの
一例を示す図。

【図１０】ＡＴＭ交換方式で用いるセルのフォーマット
の一例を示す図。

【図１１】ＡＴＭ交換ネットワークにおけるＡＴＭ交換
機のブロック構成図。

【図１２】従来のＡＴＭ交換機における端末インタフェ
ースのブロック構成図。

【図１３】ＡＴＭ交換方式におけるポリシング機能の説
明図。

【図１４】端末から申告トラヒック値を通知するための
呼設定メッセージの構成図。

【図１５】ＡＴＭ交換ネットワークにおける呼設定シー
ケンスの一例を示す図。

【符号の説明】

１ 端末 ２ 加入者回線 ３ ＡＴＭ多重化装置 ３１ａ，３１ｂ 端末インタフェース ３２ 多重インタフェース ３２１ａ，３２１ｂ セル抽出部 ３２２ シェーピング回路 ３２３ａ，３２３ｂ セル送出部 ３３ ＡＴＭ多重バス ４ 多重化回線 ５ ＡＴＭ交換機 ５０，５１ 交換機端末インタフェース ５０１ トラヒックモニタ回路 ５０１１ セルカウンタ ５０１２ Ｉ／Ｏ回路 ５０１３ タイマ ５０１４ モニタＣＰＵ ５０１５ ＲＡＭ ５０２，５１４ ＣＰＵバス ５１１ａ セル抽出部 ５１２ ポリシング回路 ５１３ａ セル送出部 ５２ ＡＴＭスイッチ ５３，５３Ａ ＣＰＵ ５３１，５３５ Ｉ／Ｏ回路 ５３２ ＣＰＵ ５３３ ＲＡＭ ５３４ 呼チャネル終端Ｉ／Ｏ回路 ５３６ コマンド入力装置 ５４ 呼信号チャネル ５５ データチャネル ５６ 中継バス ６ 中継回線

Claims (4)

【特許請求の範囲】
1. 【請求項１】 端末から揺らぎ送出されるセルをそのセ
   ル送出間隔が一定となるように均一化するシェーピング
   機能を有するＡＴＭ多重化装置を交換機内端末インタフ
   ェースを介して収容し、固定長パケットである前記セル
   をそのセル内に付加されるアドレス情報に従って交換す
   る際に、前記端末からの申告トラヒックパラメータ値に
   基づきその申告値を上回った違反セルを廃棄するポリシ
   ング機能を有するＡＴＭ交換機において、 前記交換機内端末インタフェースに、ある時間間隔毎の
   送信セル数を基に呼単位のトラヒック情報を算出し、そ
   の結果を呼の申告トラヒックパラメータ値として記憶す
   るトラヒックモニタ手段を設け、当該ＡＴＭ交換機の制
   御部では、前記ポリシング機能の制御パラメータ値とし
   て、前記トラヒックモニタ手段に記憶されたトラヒック
   情報を用いることを特徴とするＡＴＭ交換機におけるト
   ラヒックパラメータ制御方式。
2. 【請求項２】 端末から揺らぎ送出されるセルをそのセ
   ル送出間隔が一定となるように均一化するシェーピング
   機能を有するＡＴＭ多重化装置を交換機内端末インタフ
   ェースを介して収容し、固定長パケットである前記セル
   をそのセル内に付加されるアドレス情報に従って交換す
   る際に、前記端末からの申告トラヒックパラメータ値に
   基づきその申告値を上回った違反セルを廃棄するポリシ
   ング機能を有するＡＴＭ交換機において、 前記シェーピング機能により均一化された後のトラヒッ
   ク情報を予測し、これを呼の申告トラヒックパラメータ
   値としてＡＴＭ交換機に予め登録する登録手段を有し、
   当該ＡＴＭ交換機の制御部では、前記ポリシング機能の
   制御パラメータ値として、前記登録手段により登録され
   たトラヒック情報を用いることを特徴とするＡＴＭ交換
   機におけるトラヒックパラメータ制御方式。
3. 【請求項３】 トラヒックパラメータ値としては、少な
   くともセル平均速度、セルピーク速度、セルバースト速
   度、最大連続セル数が用いられることを特徴とする請求
   項１または２記載のＡＴＭ交換機におけるトラヒックパ
   ラメータ制御方式。
4. 【請求項４】 ＡＴＭ交換機の制御部は、端末からの本
   来の申告トラヒックパラメータ値を基に課金を実施する
   ことを特徴とする請求項１乃至３のいずれか１つに記載
   のＡＴＭ交換機におけるトラヒックパラメータ制御方
   式。