JPH0646201B2 - 電子式無効電力量計 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子式無効電力量計に係り、特に、移相器
として積分器を用いた場合の周波数変動分の補正に関す
るものである。

〔従来の技術〕

電力の取引においては力率に応じて単価が変わる場合が
ある。この力率 cosφは電力量Ｐと無効電力量Ｑを測定
すれば、次式により演算することができる。

第４図は電子式電力量計（以下、単に電力量計という）
の概略構成を示すブロック図であり、図示省略の電力供
給線の負荷電圧に比例する信号Ｖ（以下負荷電圧とい
う）と、負荷電流に比例する信号Ｉ（以下負荷電流とい
う）とが乗算器１に入力され、ここで、負荷電圧Ｖと負
荷電流Ｉとの積に比例した電圧信号または電流信号が得
られる。この電圧信号または電流信号はパルス変換器２
によりその大きさに比例した周波数のパルスに変換され
る。次に、このパルスは計量器４で積算され、積算値が
電力量Ｐとして表示器５に表示されるようになってい
る。

かかる電力量計は使用個数が多いため、乗算器１および
パルス変換器２の両方の機能を一つにまとめた集積回路
素子３が開発され、この集積回路素子３に負荷電圧Ｖ、
負荷電流Ｉを入力するだけでその積に比例した周波数の
パルスが得られる。

一方、電子式無効電力量計（以下、単に無効電力量計と
いう）は、上述した負荷電圧Ｖの代わりに、これを９０
゜移相した電圧を乗算器１に加えることによって、計量
器４のパルス積算値が無効電力量Ｑとして表示器５に表
示される。

ところで、この無効電力量測定に用いられる移相器とし
て、従来は三相平衡を応用した９０゜移相回路等を用い
ていたが最近は、第５図に示すように、演算増幅器ＯＰ
の入力端子に入力抵抗Ｒが接続され、入力端子と出力端
子との間がコンデンサＣで接続された、いわゆる、積分
回路が用いられるようになった。

この第５図に示した移相器の入力電圧の実効値をＶ_in、
出力電圧の実効値をＶ_out 、角周波数をω、定数をｋと
すると、これらの間に Ｖ_out ＝ｋ・Ｖ_in・１／ω・・・（２） の関係があり、周波数の影響を受けることになる。

そこで、第６図に示すように、移相器６の後段に乗算形
ディジタル−アナログ変換器（以下Ｄ／Ａ変換器とい
う）７を設けると共に、カウンタ８により負荷電圧Ｖの
周期を検出し、その検出値をＤ／Ａ変換器７に与えて周
波数変動分を補正していた。

この方法は電力量計に用いた集積回路素子３をそのまま
利用できる利点はあるが、通常、無効電力量計は三相回
路で使用されるため、９０゜移相の補正回路が２個必要
になる。そこで、第７図に示すように、移相器６を用い
て負荷電圧Ｖを９０゜移相して、乗算器１により負荷電
流Ｉとの乗算を行い、その乗算出力を、Ｄ／Ａ変換器７
およびカウンタ８を用いて補正したり、あるいは、第８
図に示すように、乗算器１の出力をパルス周波数に変換
するとき、Ｄ／Ａ変換器７およびカウンタ８によりパル
ス変換器２の基準電圧を調整して、周波数の影響を補正
したりしていた。

かくして、第４図に示す電力量計と、第６図乃至第８図
のいずれかに示す無効電力量計とによって、(1) 式に示
した力率 cosφが求められると共に、電力単価を決定す
ることができる。

〔発明が解決しようとする問題点〕

上述した従来の無効電力量計は、いずれもＤ／Ａ変換器
を使用しているがために、その調整に多くの労力と時間
を費やしてしまうという問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、製品化するまでの調整の労力および時間を大幅に
短縮することのできる無効電力量計を得ることを目的と
する。

〔問題点を解決するための手段〕

本発明は、第１図に示すように、電力供給線の負荷電圧
Ｖを、積分器を含む移相器６で移相して乗算器１により
負荷電流Ｉと乗算し、得られた信号をパルス変換器２に
よりその大きさに比例する周波数のパルスに変換し、さ
らに、周波数変動分補正回路１０によりこのパルスを負
荷電圧Ｖの周期と基準周期との差に比例する数だけ間引
くか、あるいは、パルスを重畳させるかの補正を加えた
後、計量器４で積算して無効電力量として表示器５に表
示することを特徴とするものである。

〔作 用〕

この発明においては、負荷電圧の周期に応じて積算器の
被積算パルス数を補正する構成になっているので、従来
装置に用いられたＤ／Ａ変換器が不要化され、これによ
って調整の労力および時間を短縮することができる。

〔実施例〕

第２図はこの発明の一実施例の、特に、パルス変換器２
と計量器４との間に挿入される周波数変動分補正回路１
０の詳細な構成を示すブロック図で、負荷電圧Ｖを入力
すると、電圧の立ち上がりから次の立ち上がりまでゲー
トＧを開くためのＤ形フリップ・フロップ１１〜１３
と、電圧周波数に対して十分に高い周波数のクロックパ
ルスＣＬを一方の入力とし、Ｄ形フリップ・フロップ１
２の出力を他方の入力とするＡＮＤゲート（以下単にゲ
ートという）１４と、このゲート１４の出力パルスを計
数する１１ビットの２進カウンタ１５と、パルス変換器
２から出力されるパルスＱを計数し、その計数値が所定
の値になるまでゲート１９を開き、その後、その計数値
がカウンタ１５と一致するまでゲート１９を閉じる１１
ビット制御カウンタ１７と、カウンタ１５による負荷電
圧の１周期分の計数値とカウンタ１７による現在の計数
値とを比較して両者が一致したときに一致信号を出力す
る一致回路１６と、この一致回路１６の一致信号と制御
カウンタ１７の計数値が所定値を超えたことを示す信号
との論理積をとり、その出力によってカウンタ１５及び
制御カウンタ１７を０に復帰させると共に、Ｄ形フリッ
プ・フロップ１１をリセットするゲート１８とで構成さ
れている。

まず、電力供給線の周波数の変動範囲が５７〜６３Ｈｚ
であるとして、Ｄ形フリップ・フロップ１１は負荷電圧
の立ち上がりで出力端子Ｑを「Ｈ」とし、その出力が
「Ｌ」→「Ｈ」のときＤ形フリップ・フロップ１２は出
力を「Ｈ」にする。Ｄ形フリップ・フロップ１２の出力
が「Ｈ」になるとゲート１４が開きクロックパルスＣＬ
を通過させる。次の負荷電圧の立ち上がりによるＤ形フ
リップ・フロップ１３は「Ｌ」→「Ｈ」になりＤ形フリ
ップ・フロップ１２をリセットするのでゲート１４は負
荷電圧の立ち上がりから立ち上がりまでの１周期の間だ
けゲートを開き、ゲート１４が閉じてから、カウンタ１
７の計数値とカウンタ１５の計数値とが一致した後の立
ち上がりまでの間ゲートを閉じるという動作を繰返すこ
とになる。クロックパルスの周波数を６４．５１２ＫＨ
ｚとすると、カウンタ１５にて計数されるクロックパル
スの数は、６３Ｈｚで１０２４で、６０Ｈｚで１０７５
であり、５７Ｈｚで１１３２である。次に、制御カウン
タ１７は、パルス変換器２の出力パルスＱ（例えば、１
パルス／３．６秒）を計数し、その値が１０２４になる
直前までゲート１９を開き、その計数値が１０２４以上
であって、最上位ビットが「Ｈ」である間はゲート１９
を閉じ続ける。その後、カウンタ１５の計数値と一致し
たとき、制御カウンタ１７は０に復帰せしめられ、これ
によってゲート１９を開く。一致回路１６はその一致を
検出するもので、両計数値が一致したときにカウンタ１
５及び１７を０に復帰させると共に、Ｄ形フリップ・フ
ロップ１１をリセットする。ゲート１８は一致回路１６
が一致信号を出力したこと、及び、制御カウンタ１７の
計数値が１０２４以上であることを示す信号の論理積を
とってそれ以前に０に復帰するのを防いでいる。

Ｄ形フリップ・フロップ１１がリセットされると次の電
圧周波数の立ち上がりでＤ形フリップ・フロップ１１が
反転し、これによってＤ形フリップ・フロップ１３が反
転し、つぎの周期測定がはじまる。パルス変換器２の出
力パルスＱの周波数はクロックパルスＣＬの周波数に比
べて十分に低いため、周期測定の間に制御カウンタ１７
の計数値が１０２４に達することはない。

このようにすると６０Ｈｚにおいては５１個のパルス
を、５７Ｈｚにおいては１０８個のパルスを間引くこと
になり、出力されるパルスＱは、電力給電線の周波数が
低くたる程多くなるが、その分だけゲート１９がパルス
を間引くので、計量器４に対して周波数変動分を補正し
たパルスが加えられる。

なお、この実施例では電力供給線の上限周波数に設定し
た場合について説明したが、電力供給線の下限周波数に
設定し、周波数が高くなった場合にパルスを追加するこ
とも可能であり、この場合の構成例を第２Ａ図に示す。

第２Ａ図において、第２図と同一の符号を付したものは
それぞれ同一の要素を示している。そして、第２図中の
ゲート１４，一致回路１６、ゲート１８，１９をそれぞ
れ除去し、その代わりに、ゲート２１，２２及び２３を
設けたものである。このうち、ゲート２１は基準のクロ
ック信号を一方入力、カウンタ１５の最上位ビットの状
態信号を他方入力とし、その出力をカウンタ１５に加え
るＡＮＤゲートである。ゲート２２はゲート２１の出力
信号を一方入力、Ｄ形フリップ・フロップ１２の出力信
号を他方入力とするＡＮＤゲートである。ゲート２３は
パルス変換器２（第２図）の出力を一方入力、ゲート２
２の出力を他方入力とするＯＲゲートであり、その出力
を制御カウンタ１７に加えると共に、周波数変動分の補
正信号として出力するものである。

この第２Ａ図に示した実施例の動作について、特に、第
２図と構成を異にする部分を中心にして説明する。

先ず、基準のクロックパルスＣＬとして４８．１２６Ｈ
ｚのパルス信号をゲート２１に加えるものとする。ま
た、制御カウンタ１７の出力によってＤ形フリップ・フ
ロップ１１がリセットされ、同時に、カウンタ１５及び
制御カウンタ１７が０に復帰せしめられたとする。この
時点からＤ形フリップフロップ１２の出力は負荷電圧の
１周期おきに「Ｈ」→「Ｌ」→「Ｈ」→「Ｌ」→・・・
を繰返す。このときゲート２１が開かれているため、カ
ウンタ１５がクロックパルスＣＬを計数する。そして、
カウンタ１５の計数値が１０２４になったとき、すなわ
ち、最上位ビットが「Ｈ」になったとき、ゲート２１が
閉じられる。したがって、カウンタ１５はリセットせし
められるまでこの状態を保持する。。

また、ゲート２１を介してカウンタ１５に加えられるパ
ルス信号はゲート２２の一方入力としても加えられる
が、Ｄ形フリップ・フロップ１２の出力が「Ｈ」である
ときこのゲート２２は閉じられ、「Ｌ」であるときに開
かれる。

ここで、電力線の周波数が４７Ｈｚであれば、カウンタ
１５が計数を開始してから１０２４を計数するまで、Ｄ
形フリップ・フロップ１２の出力は「Ｈ」であるから、
この間、ゲート２０は閉じられてパルスを出力すること
はない。しかし、電力線の周波数が５０Ｈｚであれば、
カウンタ１５が９６４を計数した時点でＤ形フリップ・
フロップ１２は「Ｈ」から「Ｌ」に変化するので、この
変化時点からゲート２２は開かれて、カウンタ１５が１
０２４を計数した時点でゲート２１は閉じられて、ゲー
ト２２にはパルスが与えられなくなる。すなわち、ゲー
ト２２から６０個のパルスが出力される。

次に、パルス変換器２（第１図）の出力Ｑがゲート２３
を介して制御カウンタ１７に加えられると共に、ゲート
２３の出力は周波数変動分の補正信号として出力され
る。このとき、制御カウンタ１７は上述のカウンタ１５
と同時に計数を開始する。そして、その値が１０２４に
なったときにＤ形フリップ・フロップ１１に対するリセ
ット信号及びカウンタ１５，１７に対す０復帰信号を出
力する。

この過程で、電力線の周波数が４７Ｈｚであることを前
提として計量器４（第１図）が調整されていたとして、
その周波数が５０Ｈｚになった場合には、制御カウンタ
１７の計数値１０２４に対して周波数差に対応する値だ
け補正したパルスを計量器４に与えなければならない。
そこで、この実施例では周波数差に対応するパルス、す
なわち、６０個のパルスをゲート２２から出力せしめ、
このパルスをゲート２３に加えて周波数変動分の補正を
している。

この場合、ゲート２２から出力されるパルス周波数に比
べて、パルス変換器２の出力Ｑのパルス周波数は格段に
低いので、ゲート２３に同時にパルスが加えられたとし
ても１パルスの誤差にしかならないことは明らかであ
る。

このようにして、パルス変換器２の出力パルスＱを、１
０２４パルス毎に補正することができる。

また、第２図に示した実施例では、カウンタ１５が１０
２４よりも余分に計数する間、計量器４で積算するパル
スをまとめて間引く構成としたが、例えば、カウンタ１
５がクロックパルスを２０個計数する毎に１個のクロッ
クパルスに対応する時間だけ積算パルスを間引くように
すれば、パルス間隔のばらつきの影響もなくなる。しか
し、実際には計器のパルス定数は１０００パルス／ｋ・
Ｖａｒ・ｓ以上であるため、一度に間引いても問題には
ならない。

かくして、第２図及び第２Ａ図に示した実施例によれ
ば、Ｄ／Ａ変換器が不要化され、これによって調整の労
力および時間を短縮することができる。また、第７図お
よび第８図に示した従来の無効電力量計にくらべて、電
力量計に用いた集積回路素子３をそのまま使用できる点
で有利である。

なお、時間帯別計量器、最大需要電力計量器等を１個の
箱に収めた多種料金制の計器においては、時間測定のた
めのマイクロコンピュータ（以下ＣＰＵという）を内蔵
しており、特別の制御回路を設けなくとも、１０ビット
分の計量を行う毎にカウンタの計量値を容易に、加算又
は減算することができる。

なおまた、上記実施例ではカウンタおよびゲート等を用
いてパルスを間引く構成のものと、パルスを追加するも
のとについて説明したが、本発明はこれに限定されるも
のではなく、ＣＰＵを内蔵する電子式無効電力量計であ
れば、プログラムを追加するだけで上述したと同様な機
能を持たせることができる。この場合の処理手順を第３
図のフローチャートに従って説明する。

先ず、基準のクロックパルスを計数することにより電力
供給線の周期を測定し、その計数値をｔ_０、基準の周期
に対応するパルス数をｔとし、ｔ＝ｔ_０ならばパルス変
換器２のパルスをそのまま出力する（ステップ１０１〜
１０４）。

次に、ｔ≠ｔ_０の場合には補正パルスｎを計算すると共
に、何パルスについて１個のパルスを補正するかという
パルス数Ｎ_ｉを計算して、続いて、パルス変換器２のパ
ルスの立上がりを検出し、順に１づつ増加するカウンタ
の値Ｎに対してＮ＝Ｎ_ｉになるまで前記立上がり時点に
てパルスを出力する（ステップ１０５〜１１１）。

次に、Ｎ＝Ｎ_ｉになると、前述したｔとｔ_０とを比較し
てパルスを間引くか、あるいは、追加するかを判定し、
パルスを追加する場合には受信したパルスに対応するパ
ルスを出力した後、変換器２のパルスの立下がりを検出
し、この時点で追加分の１パルスを出力し（ステップ１
１２〜１１５）、間引く場合にはパルスを出さずに進
み、Ｎ＝ｎ_０になるまで、順に１づつ増加するカウンタ
の値Ｉに１を加え（ステップ１１６〜１１７）、上記ス
テップ１０７以下の処理に戻り、Ｎ＝ｎ_０のときステッ
プ１０１以下の処理に移る。

なお、使用する最高周波数に基準周波数をきめればパル
スを間引くだけで済み、プログラムは、より簡易化され
る。

かくして、ＣＰＵによっても周波数変動分補正が可能で
ある。

〔発明の効果〕

以上の説明によって明らかなように、この発明によれ
ば、負荷電圧の周囲に応じて計量器に加わる被積算パル
スを補正する構成になっているので、従来装置に用いら
れたＤ／Ａ変換器が不要化され、これによって調整の労
力および時間を短縮することができるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明の構成を示すブロック図、第２図は本
発明の一実施例の構成を示すブロック図、第２Ａ図は本
発明の他の実施例の構成を示すブロック図、第３図は他
の実施例としてマイクロコンピュータを用いた場合の具
体的処理手順を示すフローチャート、第４図は一般的な
電子式電力量計の概略構成を示すブロック図、第５図は
電子式無効電力量計に用いる一般的な移相器の構成を示
す回路図、第６図乃至第８図はそれぞれ従来の電子式無
効電力量計の構成を示すブロック図である。 １……乗算器、２……パルス変換器、３……集積回路素
子、４……計量器、５……表示器、６……移相器、１０
……周波数変動分補正回路、１１〜１３……Ｄ形フリッ
プ・フロップ、１４，１８，１９……ＡＮＤゲート、１
５……カウンタ、１６……一致回路、１７……制御回
路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】負荷の電圧に比例した信号および前記負荷
   の電流に比例した信号のいずれか一方を移相して他方と
   乗算し、得られた信号をその大きさに比例する周波数の
   パルスに変換し、このパルスを積算器で積算して無効電
   力量とする電子式無効電力量計において、前記負荷電圧
   の周期と基準周期との差に比例する数だけ、前記積算器
   の被積算パルス数を増、減する周波数変動分補正手段を
   備えたことを特徴とする電子式無効電力量計。