JPH0646278B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0646278B2 JPH0646278B2 JP59247719A JP24771984A JPH0646278B2 JP H0646278 B2 JPH0646278 B2 JP H0646278B2 JP 59247719 A JP59247719 A JP 59247719A JP 24771984 A JP24771984 A JP 24771984A JP H0646278 B2 JPH0646278 B2 JP H0646278B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- source line
- gate
- line
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims 3
- 239000011159 matrix material Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドライバ内蔵型液晶表示装置の、画素を構成
するＭＯＳ型スイッチング薄膜トランジスタ（以後ＴＦ
Ｔと記載する。）の欠陥を電気的に検出することが可能
な構造に関する。
するＭＯＳ型スイッチング薄膜トランジスタ（以後ＴＦ
Ｔと記載する。）の欠陥を電気的に検出することが可能
な構造に関する。
従来のドライバ内蔵型液晶表示装置のドライバ部の構造
は、第２図のように、Ｘ側はシフトレジスタ部（以後S/
Rと記載する。）２０１，ドライバ部２０２及びＭＯＳ
型アナログスイッチ（以後アナログＳＷと記載する。）
２０３から成り、Ｙ側はS/R部２０４及びドライバ部２
０５から構成される。該Ｘ側のアナログＳＷの一方の電
極はビデオ線に接続され、他方の電極はソース線２０６
に接続される。該Ｙ側のドライバの出力はゲート線２０
７に接続され、ソース線とゲート線の交点にＴＦＴ２０
８及び液晶駆動電極が形成される。
は、第２図のように、Ｘ側はシフトレジスタ部（以後S/
Rと記載する。）２０１，ドライバ部２０２及びＭＯＳ
型アナログスイッチ（以後アナログＳＷと記載する。）
２０３から成り、Ｙ側はS/R部２０４及びドライバ部２
０５から構成される。該Ｘ側のアナログＳＷの一方の電
極はビデオ線に接続され、他方の電極はソース線２０６
に接続される。該Ｙ側のドライバの出力はゲート線２０
７に接続され、ソース線とゲート線の交点にＴＦＴ２０
８及び液晶駆動電極が形成される。
ドライバ内蔵型液晶表示装置の信号入力端子は静電気破
壊を防止する為に、短絡されており、ドライバ部の動作
確認は半導体プロセス終了時には実施されない。
壊を防止する為に、短絡されており、ドライバ部の動作
確認は半導体プロセス終了時には実施されない。
従来技術では基本的に、ドライバの動作確認を実施しな
い為に、画素を構成するＴＦＴの欠陥（例えばソース線
とゲート線間のショ−ト及びゲート線とドレイン電極の
ショート）を、半導体プロセス終了時に検出することは
大変困難であった。第１の理由はソース線及びゲート線
の両端に形成されているチェックパッドの長さが短か
く、電気的に欠陥を検出する為には、ソース線の本数及
びゲート線の本数と等しいプローブ針を実装したプロー
ブカードが必要となるが、現実的には不可能である。第
２の理由は、ソース線とゲート線間のバイアスに関す
る。信号入力端子を短絡した状態にある液晶表示装置は
第３図に示される等価回路で表わすことができる。従来
は、画素を構成するＴＥＴがＮチャンネルであり、ソー
ス線の両端に接続されるアナログＳＷもＮチャンネルで
あることから、ソース線に負電圧を印加し、ゲート線に
正電圧を印加して、画素を構成するＴＦＴをＯＮ状態に
すると、アナログＳＷはＯＮ状態となり、ゲート側ドラ
イバーのＰチャンネルＴＦＴもＯＮ状態となる為に、短
絡部を介して電流が流れてしまい、測定ができない。し
かるにソース線に正電圧を印加し、ゲート線に負電圧を
印加して、測定しなければならない為に、画素を構成す
るＴＦＴがＯＦＦ状態であることから、ドレイン電極と
ゲート線間の欠陥が検出できなかった。
い為に、画素を構成するＴＦＴの欠陥（例えばソース線
とゲート線間のショ−ト及びゲート線とドレイン電極の
ショート）を、半導体プロセス終了時に検出することは
大変困難であった。第１の理由はソース線及びゲート線
の両端に形成されているチェックパッドの長さが短か
く、電気的に欠陥を検出する為には、ソース線の本数及
びゲート線の本数と等しいプローブ針を実装したプロー
ブカードが必要となるが、現実的には不可能である。第
２の理由は、ソース線とゲート線間のバイアスに関す
る。信号入力端子を短絡した状態にある液晶表示装置は
第３図に示される等価回路で表わすことができる。従来
は、画素を構成するＴＥＴがＮチャンネルであり、ソー
ス線の両端に接続されるアナログＳＷもＮチャンネルで
あることから、ソース線に負電圧を印加し、ゲート線に
正電圧を印加して、画素を構成するＴＦＴをＯＮ状態に
すると、アナログＳＷはＯＮ状態となり、ゲート側ドラ
イバーのＰチャンネルＴＦＴもＯＮ状態となる為に、短
絡部を介して電流が流れてしまい、測定ができない。し
かるにソース線に正電圧を印加し、ゲート線に負電圧を
印加して、測定しなければならない為に、画素を構成す
るＴＦＴがＯＦＦ状態であることから、ドレイン電極と
ゲート線間の欠陥が検出できなかった。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、ドライバ内蔵型液晶表示装置
の、ソース線及びゲート線の両端に形成するチェックパ
ッドの改良と、画素を構成するＴＦＴをＯＮ状態にして
欠陥を検出する方法を提供するところにある。
の目的とするところは、ドライバ内蔵型液晶表示装置
の、ソース線及びゲート線の両端に形成するチェックパ
ッドの改良と、画素を構成するＴＦＴをＯＮ状態にして
欠陥を検出する方法を提供するところにある。
本発明の液晶表示装置は、Ｘ側のアナログＳＷの極性と
画素を構成するＴＦＴの極性が反対であり、ソース線の
両端又は一方に、ゲート線間隔の少なくても３倍の長さ
のチェックパッドを具備し、更にゲート線の両端又は一
方に、ソース線間隔の少なくても３倍の長さのチェック
パッドを具備することを特徴とする。
画素を構成するＴＦＴの極性が反対であり、ソース線の
両端又は一方に、ゲート線間隔の少なくても３倍の長さ
のチェックパッドを具備し、更にゲート線の両端又は一
方に、ソース線間隔の少なくても３倍の長さのチェック
パッドを具備することを特徴とする。
本発明の上記の構成によれば、画素を構成するＴＦＴが
Ｎチャンネルであれば、Ｘ側のアナログＳＷがＰチャン
ネルとなり、アナログＳＷのソース線側に負電圧を印加
し、他方に正電圧を印加するとアナログＳＷはＯＦＦ状
態となる為、ゲート線に正電圧を印加して、ＴＦＴをＯ
Ｎの状態にして測定が可能となる。更に画素を構成する
ＴＦＴがＰチャンネルであれば、Ｘ側のアナログＳＷが
Ｎチャンネルとなり、アナログＳＷのソース線側に正電
圧を印加し、他方に負電圧を印加するとアナログＳＷは
ＯＦＦ状態となる為、ゲート線に負電圧を印加して、Ｔ
ＦＴをＯＮの状態にして測定が可能となる。
Ｎチャンネルであれば、Ｘ側のアナログＳＷがＰチャン
ネルとなり、アナログＳＷのソース線側に負電圧を印加
し、他方に正電圧を印加するとアナログＳＷはＯＦＦ状
態となる為、ゲート線に正電圧を印加して、ＴＦＴをＯ
Ｎの状態にして測定が可能となる。更に画素を構成する
ＴＦＴがＰチャンネルであれば、Ｘ側のアナログＳＷが
Ｎチャンネルとなり、アナログＳＷのソース線側に正電
圧を印加し、他方に負電圧を印加するとアナログＳＷは
ＯＦＦ状態となる為、ゲート線に負電圧を印加して、Ｔ
ＦＴをＯＮの状態にして測定が可能となる。
また、チェックパッドの長さを、ソース及びゲート線間
隔の３倍以上とすることにより、プローブ針の数をソー
一線本数1/4及びゲート線本数の1/4に減らすことができ
る。つまり、４本に１本の割合でプローブ針を実装した
プローブカードにより測定が可能となる。例えばソース
線が３２０本であり、ゲート線が２２０本であればプロ
ーブカードのプローブ針は１３５本で足りることにな
る。１回のコンタクトで全画素の1/16を測定する為、上
下に４回、左右に４回の合計すると１６回の移動で全画
素を測定することになる。
隔の３倍以上とすることにより、プローブ針の数をソー
一線本数1/4及びゲート線本数の1/4に減らすことができ
る。つまり、４本に１本の割合でプローブ針を実装した
プローブカードにより測定が可能となる。例えばソース
線が３２０本であり、ゲート線が２２０本であればプロ
ーブカードのプローブ針は１３５本で足りることにな
る。１回のコンタクトで全画素の1/16を測定する為、上
下に４回、左右に４回の合計すると１６回の移動で全画
素を測定することになる。
第１図は、本発明の実施例に於ける回路図（ａ）と概略
図（ｂ）であって、次に（ａ）図について説明する。Ｙ
側S/Rは、従来例と同様であるので省略する。画素を構
成するＴＦＴはＮチャンネルとする。S/R１０１の出力
は各ソース線に対応するドライバ１０２を介して、Ｐチ
ャンネルアナログＳＷのゲート信号となる。
図（ｂ）であって、次に（ａ）図について説明する。Ｙ
側S/Rは、従来例と同様であるので省略する。画素を構
成するＴＦＴはＮチャンネルとする。S/R１０１の出力
は各ソース線に対応するドライバ１０２を介して、Ｐチ
ャンネルアナログＳＷのゲート信号となる。
（ｂ）図は、ソース及びゲート線の両端又は他方のチェ
ックパッドを示す。ソース線の端にはＹｌの少なくても
３倍の長さのチェックパッドを形成し、ゲート線の端に
はＸｌの少なくても３倍の長さのチェックパッドを形成
するものである。
ックパッドを示す。ソース線の端にはＹｌの少なくても
３倍の長さのチェックパッドを形成し、ゲート線の端に
はＸｌの少なくても３倍の長さのチェックパッドを形成
するものである。
以上述べたように本発明によれば、第４図のような等価
回路で表わすことができる。画素を構成するＴＦＴがＮ
チャンネルであれば、Ｘ側アナログＳＷをＰチャンネル
で形成されることにより、画素を構成するＴＦＴがＯＮ
状態で測定することが可能となる。更に、チェツクパッ
ドの長さを長くすることにより、プローブカードを使用
して測定が可能となる為、半導体プロセス終了時に画素
欠陥の検出ができ、従来は液晶を封入し表示しなければ
修正できなかった線欠陥，点欠陥が、半導体プロセス終
了時に修正ができるようになる。しかるに、大幅な修正
時間の短縮ができると共に、液晶層にレーザを直接照射
しないことにより、液晶を劣下させないなどのすぐれた
効果を有する。
回路で表わすことができる。画素を構成するＴＦＴがＮ
チャンネルであれば、Ｘ側アナログＳＷをＰチャンネル
で形成されることにより、画素を構成するＴＦＴがＯＮ
状態で測定することが可能となる。更に、チェツクパッ
ドの長さを長くすることにより、プローブカードを使用
して測定が可能となる為、半導体プロセス終了時に画素
欠陥の検出ができ、従来は液晶を封入し表示しなければ
修正できなかった線欠陥，点欠陥が、半導体プロセス終
了時に修正ができるようになる。しかるに、大幅な修正
時間の短縮ができると共に、液晶層にレーザを直接照射
しないことにより、液晶を劣下させないなどのすぐれた
効果を有する。
第１図は本発明の液晶表示装置の一実施例を示す主要回
路図（ａ）及び概略図（ｂ）。 第２図は従来の液晶表示装置を示す主要回路図。 第３図は従来の液晶表示装置の一部の等価回路図。 第４図は本発明の液晶表示装置の一部の等価回路図。 １０１，１０２……Ｘ側シフトレジスタ １０２，２０２……Ｘ側ドライバ １０３，２０３……Ｘ側アナログスイッチ １０９……ソース線チェックパッド １１０……ゲート線チェックパッド ２０４……Ｙ側シフトレジスタ ２０５……Ｙ側ドライバ ２０６……ソース線 ２０７……ゲート線 ２０８……ＴＦＴ及び液晶駆動電極
路図（ａ）及び概略図（ｂ）。 第２図は従来の液晶表示装置を示す主要回路図。 第３図は従来の液晶表示装置の一部の等価回路図。 第４図は本発明の液晶表示装置の一部の等価回路図。 １０１，１０２……Ｘ側シフトレジスタ １０２，２０２……Ｘ側ドライバ １０３，２０３……Ｘ側アナログスイッチ １０９……ソース線チェックパッド １１０……ゲート線チェックパッド ２０４……Ｙ側シフトレジスタ ２０５……Ｙ側ドライバ ２０６……ソース線 ２０７……ゲート線 ２０８……ＴＦＴ及び液晶駆動電極
Claims (1)
- 【請求項１】一対の絶縁基板内に液晶が封入され、該基
板の一方の基板上にはマトリクス状に配列された複数の
画素電極と、該画素電極に接続されてなるＭＯＳ型薄膜
トランジスタと、該ＭＯＳ型薄膜トランジスタのゲート
電極に接続されてなるゲート信号線と、該ＭＯＳ型薄膜
トランジスタのソース電極に接続されてなるソース信号
線と該ゲート信号線にゲート選択信号を供給するゲート
線駆動回路と、該ソース線にソース線選択信号を供給す
るソース線駆動回路とを有する液晶表示装置において、 該ソース線は該ＭＯＳ型薄膜トランジスタと反対の極性
を有するＭＯＳ型スイッチング素子を介してビデオ信号
線に接続され、該ＭＯＳ型スイッチング素子の開閉は該
ソース線駆動回路の出力によって制御されることを特徴
とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247719A JPH0646278B2 (ja) | 1984-11-22 | 1984-11-22 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59247719A JPH0646278B2 (ja) | 1984-11-22 | 1984-11-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61126536A JPS61126536A (ja) | 1986-06-14 |
| JPH0646278B2 true JPH0646278B2 (ja) | 1994-06-15 |
Family
ID=17167651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59247719A Expired - Lifetime JPH0646278B2 (ja) | 1984-11-22 | 1984-11-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646278B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63125986A (ja) * | 1986-11-14 | 1988-05-30 | 松下電器産業株式会社 | 薄膜トランジスタアレイの検査法 |
| JP2653099B2 (ja) | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5958480A (ja) * | 1982-09-28 | 1984-04-04 | セイコーエプソン株式会社 | アクテイブ・マトリツクス表示体用ｉｃ基板 |
-
1984
- 1984-11-22 JP JP59247719A patent/JPH0646278B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61126536A (ja) | 1986-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298995B1 (ko) | 액정 표시 장치 및 그 검사 방법 | |
| CA1296438C (en) | Active matrix display device and method for driving the same | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| US6566902B2 (en) | Liquid crystal display device for testing signal line | |
| JP4714408B2 (ja) | 液晶表示装置、その検査方法及び製造方法 | |
| JP3086936B2 (ja) | 光弁装置 | |
| US20020047838A1 (en) | Array substrate of liquid crystal display device | |
| US6781403B2 (en) | Liquid crystal display panel for testing line on glass type signal lines | |
| JP2004101863A (ja) | 液晶表示装置 | |
| JPH0569410B2 (ja) | ||
| US5473261A (en) | Inspection apparatus and method for display device | |
| JP4795548B2 (ja) | 液晶表示基板検査方法 | |
| JPH0646278B2 (ja) | 液晶表示装置 | |
| KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
| JP4772196B2 (ja) | 液晶表示装置及び画面表示応用装置 | |
| JP3290602B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| JP3062552B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JPH11149092A (ja) | 液晶表示装置及びその検査方法 | |
| JPH02251930A (ja) | アクティブマトリックスアレイ | |
| JP2558755B2 (ja) | 液晶表示パネル用セグメントドライブｉｃ | |
| JP2009198939A (ja) | 電気光学装置、電気光学装置の検査方法、および電気光学装置の検査装置 | |
| KR100475638B1 (ko) | 액정커패시터 신호측정을 위한 배선이 형성된액정표시장치 및 그 배선형성방법 | |
| JP3428317B2 (ja) | 液晶パネルの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |