JPH0646638B2 - 縦型バイポーラ・トランジスタ及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、高性能縦型バイポーラ・トランジスタに関
し、具体的には、リソグラフィに依存せず、かつ正確に
制御できるサブミクロン級の幅をもつエミッタを備えた
自己整合バイポーラ・トランジスタに関する。また、そ
の作成方法にも関する。

Ｂ．従来技術 バイポーラ・デバイスの性能を改善するために、できる
だけ間隔の狭いより小さなデバイスを作成するための新
しい製造方法を開発すべく甚大な努力が払われ、その結
果、デバイス密度が増大し、スイッチング速度（性能）
が上がってきた。現況技術によるバイポーラ・トランジ
スタは、性能、信頼性および製造の歩留りを向上させる
ため、極めて小さく、高密度にドープされたエミッタ領
域、外部ベース領域および真性ベース領域のような特徴
や、エミッタ領域をベース領域とを接触させる整合技術
などの特徴を利用している。

トランジスタの利得を最大にするには、エミッタを高密
度にドープして、エミッタ抵抗を減少させなければなら
ない。エミッタ／ベース間のキャパシタンスを最小にす
るには、エミッタを極めて小さくしなければならない。
より優れた集積回路の設計を容易にするには、トランジ
スタは、エミッタ・サイズが小さいことに加えて、その
小さな寸法に関する許容差が厳密でなければならない。
エミッタを小さくし、かつ許容差を厳しくすると、より
迅速なすなわち高性能のトランジスタができる。

トランジスタのベース領域は、ベース／コレクタ間の
（寄生）キャパシタンスを決定し、性能を左右する最も
重要なパラメータの１つである。ベース領域を単一処理
ステップで形成する従来のバイポーラ・トランジスタで
は、ベース領域のエミッタのすぐ下の部分が活性ベース
である。ベース接点は、ベース領域のエミッタを囲む不
活性部分上に形成する。現況技術によるバイポーラ・デ
バイスでは、両方の部分のドーパント濃度を変える必要
があるため、これら２つの部分を異なる２つの処理ステ
ップに従って形成する。軽くドープした活性ベースを真
性ベースと呼び、ベース抵抗を減らすために高濃度にド
ープした不活性ベースを外部ベースと呼ぶ。

自己整合は、サイズを縮小し歩留りを向上させるため
に、半導体産業で使用される技術である。仮にそれがな
ければ、ベース接点に対するエミッタ領域の位置がず
れ、その結果、外部ベース抵抗にばらつきが生じる。さ
らにこの位置のずれの結果、エミッタの両端でエミッタ
／ベース電圧が異なるようにもなる。自己整合技術は、
集積回路の製造に不可欠と思われ、（たとえば、外部ベ
ースを形成するために）ドーパント源としても導体とし
ても利用できるドープされたポリシリコンと組み合わせ
て使用することが多い。

バイポーラ・デバイス製造用のポリシリコン自己整合方
式を示す、従来技術の代表的なものは、本出願人に譲渡
された米国特許第４５０７１７１号に記載された方法、
およびＩＢＭテクニカル・ディスクロージャ・ブルテ
ン、Ｖｏｌ．２７、Ｎｏ．２、ｐｐ．１００８−１００
９、１９８４年７月に発表されたＪ．Ｆ．シェパード(S
hepard)の「自己整合バイポーラ・トランジスタ」と題
する論文に記載された方法である。これらの参照文献に
は、ドープされたポリシリコン側壁を使って自己整合Ｐ
Ｎ接合を形成し、次にそれに水平ポリシリコン層を接触
させることが記載されている。このように形成された接
合は、横型バイポーラ・デバイスのエミッタまたはコレ
クタとして、あるいは縦型バイポーラ・デバイスの外部
ベース接点として使用される。

ともに本出願人に譲渡された米国特許第４３８１９５３
号および４３１９９３２号には、絶縁体側壁を使って縦
型バイポーラ・トランジスタのベースにエミッタを自己
整合させることが開示されている。

米国特許第４５３１２８２号には、エミッタを円形に取
り巻く自己整合ベース接点としても働くドープされたポ
リシリコン層から形成された外部ベースをもつ、バイポ
ーラ・トランジスタが記載されている。エミッタの周縁
とベース接点の間に延在する絶縁物によってベース接点
から分離されたベース領域に、島状のエミッタが形成さ
れる。

本出願人に譲渡された米国特許第４３３８１３８号に
は、ベース／コレクタ間のキャパシタンスを減らすため
にバイポーラ・デバイスの外部ベース領域を最小にする
方法が開示されている。この外部ベースは、自己整合ベ
ース接点としても働くドープされたポリシリコン層から
ドーパントを横方向に拡散させることによって形成され
る。第４５３１２８２号特許と同様に、エミッタは、ベ
ース内部に形成される。

特開昭６１−１９１７１号公報には、不純物濃度がエミ
ッタよりかなり低いＮ型保護リング形領域によって外部
ベース領域から側壁上で分離された高濃度にドープされ
たエミッタをもつ、自己整合ＮＰＮトランジスタが開示
されている。保護リングは、絶縁スペーサの下に置かれ
る。

本出願人に譲渡された米国特許第４５２１９５２号に
は、自己整合ケイ化物ベース接点をもつ縦型バイポーラ
・デバイスを作成する方法が開示されている。真性およ
び外部ベース領域はイオン注入法によって形成され、エ
ミッタは、ドープされたポリシリコン層からドーパント
を外方拡散することによって形成される。

米国特許第４２３４３５７号には、ドープされたポリシ
リコンを使って浅いエミッタを形成し、それをエミッタ
接点として働かせることが開示されている。

Ｃ．発明が解決しようとする問題点 ポリシリコン自己整合バイポーラ・トランジスタに関す
る前述の従来技術にもかかわらず、トランジスタの動作
領域がデバイス接触領域から離れた極めて小さな領域に
局限されているようなデバイスが必要とされている。ト
ランジスタ動作はエミッタ領域（すなわちエミッタ／ベ
ース接合の領域）に制限されるから、こうしたデバイス
は、そのサイズがリソグラフィの制限に依存しない小さ
なエミッタをもつことになるであろう。さらに、エミッ
タ・サイズを小さくすると、許容差を厳しくする必要が
ある。このトランジスタのもう一つの要件は、ベース／
コレクタ間のキャパシタンスを最小にするため、ベース
／コレクタ接合の深さが最小であることである。もう一
つの要件は、デバイスが極めて低いベースおよびエミッ
タ接触抵抗をもつことである。従来技術は、これらすべ
ての要件を満足することはできなかった。

したがって、本発明の目的は、リソグラフィに依存しな
い、厳しく制御されたサブミクロン幅のエミッタをもつ
新しい高性能縦型バイポーラ・トランジスタとその製造
方法を提供することである。

Ｄ．問題点を解決するための手段 本発明の縦型バイポーラ・トランジスタはエミッタ領域
が外部ベース領域から十分に分離された構造を有する。
外部ベース領域（例えば第８図の４２、第１３図の８
４、第１７図の１２０）はエミッタ領域（例えば、第８
図の３８、第１３図の７８、第１７図の１１４）よりも
下げて形成されており、すなわち、段差を持つように陥
没した形に形成されかつ実質的に垂直な絶縁体側壁（例
えば第８図の３６′、第１３図の８２、第１７図の１１
８）によって分離されている。このように外部ベース領
域をエミッタ領域に関して下方にずらしかつ分離するこ
とにより、ベースに伴うキャパシタンスを有効に減じる
ことができる。また、エミッタ領域に接する真性ベース
領域（例えば第８図の４０、第１３図の８０、第１７図
の１１６）は外部ベース領域とつながっているが、外部
ベース領域に対する電気的接触（例えばケイ化物４４、
８６、１２２のような高導電性材料の接点）は、この構
造によれば、上記絶縁体側壁の厚さに相当する分離距離
でエミッタに非常に近接して形成でき（換言すれば、真
性ベース領域と外部ベース接触領域の分離を小さくする
ことができ）、従ってエミッタ／ベース直列抵抗を最小
にすることができる。

本発明の縦型バイポーラ・トランジスタの製造方法にお
いては、例えば、第１図〜第８図および第１４図〜第１
７図に示すように、エピタキシアル層（１４）を有する
半導体基板上に、下側の絶縁層（１８、１００）および
この絶縁層上の導電層（２０、１０２）を少なくとも含
みかつ実質的に垂直な側壁面（２６、１０８）を有する
複合層を形成し、この側壁面に隣接するエピタキシアル
層領域に第２導電型の真性ベース領域（２８および１１
０の一部に対応）を形成する。次に、側壁面に、第１導
電型にドープされた導電性側壁（３２、１１２）を形成
し、上記の複合層および側壁によって覆われていないエ
ピタキシアル層領域を所定深さまで垂直方向にエッチン
グする。側壁から真性ベース領域へドーパントを拡散さ
せてエミッタ領域を形成し、側壁上に絶縁層を形成し、
エッチングされたエピタキシアル層領域に第２導電型の
外部ベース領域を形成する。例えば第９図〜第１３図に
示すように、絶縁層（６２）の側壁面を用いて、側壁部
（７４）およびこれと一体なパッド部（７２）を有する
導電体を形成し、このパッド部に対して接点接続をなす
ように形成することもできる。

本発明の製造方法は完全に自己整合性を有し、また、エ
ミッタ／ベース接合領域を小さくできるため、エミッタ
／ベース間のキャパシタンスが小さくなり、従ってデバ
イス性能、エミッタ効率および電流利得を改善すること
ができる。エミッタの拡散源となるドープ側壁はサブミ
クロン幅に形成でき、従って、高濃度のエミッタをサブ
ミクロン級の非常に小さな寸法に浅く形成できる。更
に、本発明によれば、エミッタに対する電気的接触はド
ープ側壁と接続される複合層の導電層または側壁部と一
体のパッド部において、従ってトランジスタの動作領域
（エミッタ領域）から横方向に離れた状態で形成するこ
とができる。

Ｅ．実施例 具体的に第１図ないし第８図を参照すると、自己整合側
壁エミッタ・トランジスタの製造の第１実施例が示され
ている。完成したトランジスタ・デバイス、たとえば垂
直ＮＰＮデバイスが第８図に示されている。このデバイ
ス構造は、Ｎ^＋サブコレクタ層１２とトランジスタのコ
レクタとして働くＮ型エピタキシアル層１４とをもつ、
Ｐ型シリコン基板１０から構成される。コレクタ１４の
表面部分には、外部ベース領域４２と真性ベース領域４
０とから構成される浅いＰ型ベースが埋設されている。
外部ベース領域は浅く、エミッタ／ベース間のキャパシ
タンスとを漏れ電流を最小にするために、コレクタ１４
の主表面３３よりも低い位置にへこまされている。Ｎド
ープ・ポリシリコン側壁３２と自己整合的に接触してい
る浅いＮ型エミッタ３８が、真性ベース領域４０内にあ
り、酸化物層３６′によって外部ベース領域４２から有
効に分離されている。ベースのつきぬけ現象を回避し、
電流利得を最大にするため、活性領域のベース幅（すな
わち、エミッタ３８とコレクタ１４の間の垂直距離）
は、エミッタとコレクタの間の寄生側壁領域の幅（すな
わち、絶縁酸化物１８の下の横方向距離）とほぼ同じに
なっている。金属５２は、ポリシリコン側壁３２に結合
されたＮドープ・ポリシリコン２０とケイ化物４６との
ほぼ水平な２重層を介して、エミッタ３８にオーム接続
されている。金属５４は、ケイ化物４４を介して外部ベ
ース４２に電気接続される。同様にして、金属５０は、
Ｎ^＋コレクタ・リーチスルー領域１６を介して、コレク
タ１４にオーム接続される。すべての金属接点は、酸化
物不動態化層４８によって短絡を防止するように適切に
絶縁されている。

次に、第１図ないし第８図を参照しながら、第８図に示
したバイポーラ・デバイスの製造方法について説明す
る。とくに第１図を参照すると、この図は、高密度、高
性能バイポーラ集積回路を形成するために使用される半
導体シリコン本体の１つの小さな部分を大きく拡大して
示している。ただし、当然のことながら、シリコン以外
の半導体材料も、このプロセスで使用できる。第１図な
いし第８図に関して説明する工程によりＮＰＮトランジ
スタが得られる。ただし、当然のことながら、図に示し
た導電型は、例示の目的で選択したものであり、逆の導
電型を使って、ＰＮＰ側壁エミッタ・トランジスタを実
現するのも容易にできる。最後に、トランジスタの特定
の望ましい性能基準に応じて、不純物濃度を当業者に周
知の方法で望む通りに増減できる。

通常、単結晶シリコンのＰ⁻基板１０はＮ^＋サブコレク
タ１２を有する。次に基板１０の頂部にエピタキシアル
Ｎ層１４を成長させる。これらの工程は、バイポーラ・
トランジスタ形成の標準的な工程である。基板は、通常
抵抗率が約１０ないし２０ohm・cmの＜１００＞結晶配向
シリコン・ウェハである。サブコレクタ拡散層は、通
常、表面濃度が約１ｘ１０²⁰原子／cm³のヒ素を用いて
形成する。層１４を形成するためのエピタキシアル成長
工程は、適切な温度で、四塩化ケイ素／水素またはシラ
ン混合物などどんな従来技術を用いてもよい。エピタキ
シアル成長中に、Ｎ^＋層内のドーパントがエピタキシア
ル層に移動し、第１図に示すようなサブコレクタ領域１
２を完全に形成する。高密度集積回路のエピタキシアル
層の厚みは約１ないし３ミクロンである。エピタキシア
ル層１４の好ましいドーパント濃度は通常、１ｘ１０¹⁶
ないし１ｘ１０¹⁷原子／cm³である。

次に、エピタキシアル層１４上に孔あきマスクを形成
し、それを通して露出層１４にＮ型ドーパントを導入し
てＮ^＋サブコレクタ１２に至るコレクタ・リーチスルー
１６を形成する。

次の一連のステップは、基板の残りの部分からデバイス
の能動領域を分離するデバイス分離領域（図示ぜす）の
形成に関するものである。二酸化ケイ素やガラスなどの
誘電体による部分的なまたは完全な絶縁層分離が可能で
ある。従来技術でこのタイプの絶縁層分離領域を形成す
る方法は多数あるが、本出願人に譲渡されたＪ．Ａ．ボ
ンドゥール(Bondur)等の米国特許第４１０４０８６号に
記載された方法を使用するのが好ましい。

引き続き第１図を参照すると、エピタキシアル層１４の
表面上にたとえば化学的気相成長法（ＣＶＤ）によって
厚さ３０００ないし７０００Åの二酸化ケイ素層１８を
形成し、続いてポリシリコンの層２０を形成する。ポリ
シリコン層２０はＮ型にドープされ、通常、１０００な
いし４０００Åの範囲の厚さである。次に、パターン付
けしたフォトレジストと反応性イオン・エッチングによ
って層１８と２０を画定して、ほぼ垂直な側壁面２６を
もつ（第１図には一部分しか示さず）マンドレル２４を
形成する。

次に、第２図を参照すると、トランジスタの浅いベース
領域２８が形成されている。側壁面２６に隣接するベー
ス領域２８の部分が真性ベース領域となる。ベース領域
２８は、エピタキシアル層１４中で、酸化物層１８の下
へある距離まで横方向に延びるように形成される。言い
換えれば、このステップは、ベースの能動領域のベース
幅（層１４内の壁２６付近に形成されることになるエミ
ッタとコレクタの間の最短距離）と寄生側壁領域の幅が
同程度となるように実施される。そうしないと、酸化物
層１８の下のベース幅の方が能動領域のベース幅より小
さくなって、ベースでつきぬけ現象を生じることになる
ので、このことは重要な要件である。真性ベース領域２
８は、単一または複数のＰ型イオン注入によって形成で
きる。単一注入方式では、１ｘ１０¹³ないし１ｘ１０¹⁵
イオン／cm²のホウ素と５ないし２０ＫｅＶのエネルギ
ーが使用できる。注入後に、熱処理によって、ドーパン
トを酸化物１８の下に横方向に拡散させ、かつ垂直にエ
ピタキシアル層１４中へ拡散させて、望ましいベース幅
を得る。複数注入方式では、まず１０¹²ないし１０¹⁴イ
オン／cm²の量で５ないし２０ＫｅＶという低エネルギ
ーのＰ型（例えば、ホウ素）イオンをベース領域の一部
に注入し、続いてドーパントのドライブ・インを行なっ
て、酸化物１８の下のエピタキシアル層１４に横方向に
拡散させる。この注入ステップに続いて、２００ないし
４００ＫｅＶの範囲のピーク・エネルギーおよび量１０
¹²ないし１０¹³イオン／cm²のリン・イオンを用いて、
自己整合ペデスタル・イオン注入を行なう。酸化物層１
８の下のベース・コレクタ接合は、ペデスタル注入と最
初のベース注入の合成によって検定される。ペデスタル
注入のピークは、ベース／コレクタ接合より十分下にな
るようにすべきである。ベース領域の形成は、上述の単
一注入ステップと同様の第３の注入ステップによって完
成する。注入ステップの完了後、アニールを行なって、
ドーパントを活性化させ、ベース／コレクタ接合の深さ
を望みの値に設定する。

ベース領域の形成に単一イオン注入方式を使用するか、
それとも複数イオン注入方式を使用するかにかかわら
ず、注入エネルギーと打込み温度は、ベース幅ができる
だけ浅くなり、電流利得が最高になるように調整する。
注入量は、ベース濃度が能動領域中でのつきぬけ現象を
回避できるのに十分な高さになるように調節すべきであ
る。

ベース領域２８の形成後、このベース領域の一部分にエ
ミッタを埋設する。エミッタは、領域２８の表面部分に
ヒ素などＮ型の化学種をイオン注入することによって形
成できる。エミッタ注入の前に、ベース２８上に適切な
スクリーン酸化物層を形成し、エミッタの形成後にはぎ
取ることができる。好ましい実施例では、第３図と第４
図に示すように、ドープされたポリシリコン側壁からの
ドーパントの拡散によってエミッタを形成する。ポリシ
リコン側壁を形成するために、ポリシリコン層３０を形
成する。層３０は、その場でＮ型ドーパント（たとえ
ば、ヒ素）でドープしてもよい。別法として、ポリシリ
コン層３０をその形成時にはドープさせず、後で量５ｘ
１０¹⁵ないし５ｘ１０¹⁶イオン／cm²のヒ素イオンの注
入によってＮ型にドープしてもよい。注入エネルギー
は、注入物がポリシリコン層３０からはみ出さないよう
に調節する。次いで、方向性反応性イオン・エッチング
によって、ポリシリコン層３０をエッチングして、マン
ドレル２４の垂直な側壁面２６に沿ったポリシリコン側
壁３２を形成する。側壁３２は、エミッタ接点およびエ
ミッタ作成用のドーパント供給源として働く。ポリシリ
コン３０の厚さは望みのエミッタ面積によって規定さ
れ、側壁３２を良好に再現するために、最大厚さをマン
ドレル２４の高さより低くする。第５図に示すように、
ポリシリコン層３０を側壁３２に変形させる反応性イオ
ン・エッチング・ステップを続行して、Ｐドープ領域２
８のマスクされていない部分に対応する表面１７を窪ま
せる。へこんだ表面は３４で示されている。やがて明ら
かになように、表面３４の真下のマスクされていない領
域２８は、外部ベースを構成する。第５図にＸで示され
ている凹部の深さは、最終的なエミッタ／ベース接合の
深さよりも深くする。凹部の深さＸは通常約１０００な
いし１５００Åで、エミッタ／ベース接合の深さの約２
ないし３倍である。このようにドープ領域２８を過度に
エッチングすると、エミッタを形成するのにイオン注入
法を使用した場合でも、領域２８のマスクされていない
領域からエミッタ注入物が取り除かれる。この過度のエ
ッチングにより、外部ベースはエミッタから十分な距離
に保持され、同時にベースの直列抵抗が減少する。

この様な凹部（トランジスタの外部ベースとなる領域）
を形成した後に、第６図に示すように、構造体を熱酸化
して、シリコン表面３４、Ｎドープ・ポリシリコン側壁
３２および層２０上に酸化物３６を成長させる。ポリシ
リコン上に成長する酸化物は、シリコン上の酸化物より
も厚くなる。酸化物３６の代表的な厚みの範囲は２００
ないし５００Åである。この熱酸化ステップ中に、Ｎ型
ドーパントが、側壁３２からその下のエピタキシアル・
シリコン中に拡散され、浅い自己整合Ｎドープ・エミッ
タ３８を形成する。エミッタ３８の真下の低濃度にＰド
ープされた領域４０がトランジスタの真性ベースとして
働く。Ｐドープされた領域２８の残りの部分は、外部ベ
ースとなる領域である。熱酸化（またはドーパントのド
ライブ・イン）の温度および時間は、エミッタ／ベース
接合に深さが通常約４００ないし６００Åになるように
制御する。

側壁エミッタ・トランジスタ製造プロセスを続行する
と、次の工程ステップは外部ベース４２の形成である
（第６図）。外部ベース４２は、酸化物３６を通して外
部ベースの領域にＰ型イオンを注入することにより形成
される。外部ベースを形成するためのイオン注入の量と
エネルギーは、外部ベース領域４２中のドーパント濃度
が、（次に形成される）ベースケイ化物と外部ベースの
間でのショットキー接触を回避できるのに十分な高さ
で、かつ外部ベースとエミッタの接合を横切るトンネル
効果を引き起こさないほど低くなるように調整すべきで
ある。ある例では、エネルギーが２０ないし４０ＫｅＶ
で量が１０¹⁴ないし１０¹⁵イオン／cm²のホウ素イオン
を、このステップで使って、最大約３０００ないし４０
００Åの深さまでコレクタ１４中にＰ型ドーパントを侵
入させることができる。外部ベースの注入中に、Ｐ型ド
ーパントの一部が、Ｎドープ・エミッタ・ポリシリコン
側壁３２および水平ポリシリコン導体２０に入るが、こ
の注入の量は、（エミッタをイオン注入によって形成す
る場合でも）エミッタ注入に比べて低いので、そのポリ
シリコン中のＮ型ドーパント濃度に対する影響は無視で
きる。次に、約８００ないし９００℃の温度でアニール
・ステップを実施して、注入された化学種を移動させず
に外部ベース注入物を活性化させる。指定温度での炉内
アニールまたは急速熱アニールが利用できる。

外部ベースの形成後、方向性反応性イオン・エッチング
によって、水平なシリコン表面およびポリシリコン表面
上の酸化物３６は除去されるが、水平でないポリシリコ
ン表面上の酸化物層は保持される。言い換えれば、酸化
物３６′（本明細書では側壁酸化物とも呼ぶ）の層が、
第７図に示すように、側壁３２上に保持される。側壁酸
化物３６′は、エミッタ３８から外部ベース４２を分離
し、またエミッタ・ポリシリコン側壁３２上でのケイ化
物の形成を防止する。

次に、第８図に示すように、Ｐｔ、Ｔｉ、Ｎｉなどの金
属層を付着し、それを反応させてシリコン領域内にケイ
化物層を形成させる。具体的に言うと、外部ベース領域
４２上にケイ化物ベース接点４４を形成させ、ポリシリ
コン層２０上にポリサイド・エミッタ接点４６を形成さ
せる。このケイ化ステップでは、ポリシリコン２０の全
部が消費されないように注意する必要がある。ポリシリ
コン側壁３２は酸化物３６′で覆われているので、その
上にはポリサイドは形成されない。このようにして自己
整合ケイ化物ベース接点とポリサイド・エミッタ接点が
単一のステップで形成される。

次に、リーチスルー領域１６を介してコレクタ接点を形
成するために、酸化物１８とポリシリコン２０中にリー
チスルー領域１６に対応する開口部を設ける。構造体全
体の上に二酸化ケイ素４８の厚い不動態化層を形成す
る。酸化物４８中に接点孔を形成し、コレクタ、エミッ
タ、ベースに対する導電性（たとえば、金属）接点５
０、５２および５４を、リフトオフ技術など従来の技術
で形成する。

外部ベース領域４２上のベース接点４４のケイ化物が、
エミッタ３８側の外部ベース４２の端部５６の所で反応
してエミッタに到達することがないようにすることが重
要である。エピタキシアル層１４の表面よりも低くされ
た外部ベースの凹部／深さは、少なくとも１０００Åと
すべきである。この深さは、真性ベース注入領域が過度
に狭まらないように調節される。それはベース／コレク
タ接合より浅く保つべきである。この点に関して重要な
のは、深さの関係を、ベース抵抗を減らすことよりもエ
ミッタ／ベース漏れを防止するように調整すべきである
ということである。その理由は、外部ベース自体が、ベ
ース抵抗の減少を助けると考えられるからである。外部
ベースの表面は、エミッタ／ベース接合の深さより深い
が、真性ベース／コレクタ接合ほど深くない深さまで陥
没させる。

第９図ないし第１３図に本発明の第２の実施例を示す。
これらの図で、第１図ないし第８図の要素と類似の要素
は同じ番号で示す。エピタキシアル層１４の選択した表
面部分上に浅い誘電性分離領域を形成する。通常、分離
領域６０は、埋設酸化物トレンチ分離領域である。その
後、酸化物層６２を付着し、第９図に示すようにほぼ垂
直な壁６４を備えた開口部６３をもつようパターンづけ
る。第１の実施例のベース２８に関連して説明したよう
に、真性ベース６６を注入する。次に第１０図に示すよ
うに、Ｎドープ・ポリシリコン層６８を付着させる。次
に分離領域６０上のポリシリコン層６８の所定部分を覆
うようにマスク７０を形成する。次いで、第１１図に示
すように、反応性イオン・エッチングによって、ポリシ
リコン部分７２およびポリシリコン側壁７４を形成す
る。ポリシリコン部分７２が必要なのは、エミッタ・ポ
リシリコン側壁７４が狭過ぎるため、エミッタとの導電
性接触を与えるためのパッドとして機能させるためであ
る。さらに、この方法では、エミッタ接点をトランジス
タ動作領域から離して形成するのが容易である。酸化物
６２の開口部６３の３つの側部上にポリシリコン側壁７
４が形成されるので、ポリシリコン部分７２と７４は一
体的部分をなす。この特徴を、ポリシリコン構造の上面
図である第１２図に示す。工程ステップの残りの部分
は、第１実施例に関連して説明した工程ステップに準ず
る。これに含まれる工程としては、エピタキシアル層
（層１４）の主表面より下に外部ベースを陥没させ、ポ
リシリコン側壁７４から真性ベースの一部分にドーパン
トを拡散させることにより自己整合エミッタ７８を形成
し、それによって、真性ベース８０をも形成し、露出し
たすべてのポリシリコン表面とエピタキシアル・シリコ
ン表面上に酸化物を成長させ、側壁７４上の酸化物被覆
８２（第１３図）を残すように成長した酸化物を反応性
イオン・エッチングによって除去し、外部ベース８４を
形成し、外部ベース８４に自己整合ケイ化物８６を形成
し、エミッタ・ポリシリコン７２にポリサイド８８を形
成し、酸化物６２にコレクタ・リーチスルー１６に対応
する開口部を設け、酸化物不動態化層９０を形成し、層
９０中に接点開口部を形成し、それぞれエミッタ、ベー
スおよびコレクタに対する導電性接点９２、９４および
９６を形成する工程がある。

第１４図ないし第１７図に、本発明の第３の実施例を示
す。この実施例も、第１図に関して説明したものと同様
のサブコレクタ１２とエピタキシアル層１４をもつ半導
体基板１０から出発して、酸化物分離層１００とポリシ
リコン、ケイ化物、ポリサイドまたは耐火金属の層１０
２を形成する。ポリサイド層は、Ｎドープ・ポリシリコ
ンを付着し、続いて耐火金属を付加し、両者を焼結して
形成する。層１０２がケイ化物または耐火金属の場合、
それを、酸化物１００上に直接付着する。ポリサイドの
方がエミッタ接触抵抗を非常に低くするので、ポリシリ
コンよりも好ましい。

次に、層１０２上に酸化物層１０４を形成し、３つの層
１００、１０２および２０４を反応性イオン・エッチン
グで除去して、ほぼ垂直な壁１０８をもつ開口部を形成
する。

次に、ベース領域１１０を形成し、第１５図に示すよう
に、第４図の側壁３２の形成に関連して説明したように
垂直表面１０８上にサブミクロン幅のドープされたポリ
シリコン側壁１１２を形成する。開口部１０６内部のリ
ングとして形成されるポリシリコン側壁１１２は、自己
整合エミッタ、および自己整合エミッタ接点を形成し、
エミッタを導体１０２に結合する働きをし、導体１０２
は、デバイスの活性領域から離れた場所でエミッタとの
電気的接触を可能にする。工程ステップの残りの部分
は、上記の第１の実施例に関して説明したものと全く類
似している。第１６図と第１７図を参照すると、これら
のステップには、反応性イオン・エッチングによってエ
ピタキシアル層１４の表面より下の深さＸまでマスクさ
れていないベース領域１１０を陥没させ、側壁１１２か
らその下の真性ベース領域までＮドーパントを拡散させ
て、自己整合エミッタ・リング１１４を形成し、同時
に、エミッタ１１４の真下に真性ベース１１６を形成
し、ポリシリコン側壁１１２上に酸化物被覆を形成し、
Ｐ型外部ベース１２０を注入し、自己整合ベース・ケイ
化物１２２を形成し、不動態酸化物層１２４を形成し、
それぞれコレクタ１４、外部ベース１２０およびエミッ
タ１１４との導電性接点１２６、１２８、１３０を形成
することが含まれる。

すなわち、自己整合エミッタ接点として働く導電性側壁
材料からエミッタを形成する、新規なトランジスタが提
供された。エミッタのサイズはリソグラフィに依存しな
いので、エミッタは、極端に小さい（サブミクロン）幅
（０．５ミクロン未満）であり、その許容差は厳密であ
る。このトランジスタのエミッタ抵抗、エミッタ／ベー
ス間のキャパシタンス、ベース抵抗およびベース／コレ
クタ間のキャパシタンスは小さい。このデバイスは十分
に自己整合されているので、半導体チップのデバイス集
積密度が向上する。

【図面の簡単な説明】

第１図ないし第８図は、本発明にもとづく、第８図に示
す新規な構造で完結する、側壁エミッタ・トランジスタ
の１つの実施例の製造手順の各ステップの断面図であ
る。 第９図ないし第１３図は、本発明にもとづく、第１３図
に示す新規な構造で完結する、側壁エミッタ・トランジ
スタの第２の実施例の製造手順の各ステップの断面図で
ある。 第１４図ないし第１７図は、本発明にもとづく、第１７
図に示す新規な構造で完結する、側壁エミッタ・トラン
ジスタの第３の実施例の製造手順の各ステップの断面図
である。 １０……Ｐ型シリコン基板、１２……Ｎ^＋サブコレクタ
領域、１４……Ｎ型エピタキシアル層（コレクタ）、１
６……コレクタ・リーチスルー領域、１８……分離酸化
物、２０……Ｎドープ・ポリシリコン、３２……Ｎドー
プ・ポリシリコン側壁、３８……Ｎ型エミッタ、４０…
…真性ベース領域、４２……外部ベース領域、４４……
シリサイド・ベース接点、４６……ポリサイド・エミッ
タ接点、５０、５２、５４……導電性接点。

Claims (3)

【特許請求の範囲】
1. 【請求項１】実質的に垂直な側壁面を形成し、主表面よ
   りも下に位置する窪んだ領域を形成する第１導電型のエ
   ピタキシアル層を有する半導体基板と、 上記基板上に形成された絶縁層と導電層から成り、上記
   窪んだ領域に面して形成した実質的に垂直な側壁面と、
   当該側壁面に沿って形成された第１導電型材料から成る
   サブミクロン幅の側壁とを有する複合層と、 上記側壁に隣接するエピタキシャル層の領域に形成した
   真性ベース領域と、 上記窪んだ領域に面する上記側壁面に沿って形成した上
   記側壁の真下にあって、上記真正ベース領域と接する形
   成したサブミクロンの深さを有するエミッタ領域と、 上記エミッタ領域よりも下に位置した導電性接点であっ
   て、上記側壁及び上記エミッタ領域の側面に沿って上記
   エピタキシャル層の窪んだ領域に達するまで形成した絶
   縁体側壁によって上記エミッタ領域と絶縁されている導
   電性接点を有し、上記窪んだ領域に形成され、上記エミ
   ッタ領域に接する上記真正ベース領域とつながっている
   外部ベース領域と、 を有する縦型バイポーラ・トランジスタ。
2. 【請求項２】第１導電型のエピタキシアル層を有する半
   導体基板を準備し、 上記基板上に、下側の絶縁層およびこの絶縁層上の導電
   層を少なくとも含みかつ実質的に垂直な側壁面を有する
   複合層を形成し、 上記複合層に隣接する上記エピタキシアル層の領域に第
   ２導電型の真性ベース領域を形成し、 上記側壁面に沿って、上記第１導電型にドープされた導
   電性側壁を形成し、 上記複合層および上記導電性側壁によって覆われていな
   い上記エピタキシアル層の領域を所定深さまで垂直方向
   にエッチングし、 上記導電性側壁から上記真性ベース領域へドーパントを
   拡散させてエミッタ領域を形成し、 上記導電性側壁及び上記エミッタ領域の側面に沿って上
   記エピタキシャル層の窪んだ領域に達するまで絶縁層を
   形成し、 上記エッチングされた上記エピタキシアル層の領域に、
   上記エミッタ領域に接する上記第２導電型の真正ベース
   領域とつながっている第２導電型の外部ベース領域を形
   成すること、 を含む縦型バイポーラ・トランジスタの製造方法。
3. 【請求項３】第１導電型のエピタキシアル層を有する半
   導体基板を準備し、 上記基板上に、実質的に垂直な側壁面を有する絶縁層を
   形成し、 上記絶縁層に隣接する上記エピタキシアル層の領域に第
   ２導電型の真性ベース領域を形成し、 上記真正ベース領域と分離領域上に形成され、上記側壁
   面に沿って形成された側壁部と、上記分離領域および上
   記絶縁層上に形成された導電部とが一体構造を成す上記
   第１導電型にドープされた導電体を形成し、 上記絶縁層および上記導電体によって覆われていない上
   記エピタキシアル層の領域を所定の深さまで垂直方向に
   エッチングし、 上記側壁部から上記真性ベース領域へドーパントを拡散
   させてエミッタ領域を形成し、 上記側壁部及び上記エミッタ領域の側面に沿って上記エ
   ピタキシャル層の窪んだ領域に達するまで絶縁層を形成
   し、 上記エッチングされた上記エピタキシアル層の領域に、
   上記エミッタ領域に接する第２導電型の真性ベース領域
   につながった第２導電型の外部ベース領域を形成するこ
   と、 を含む縦型バイポーラ・トランジスタの製造方法。