JPH0646792B2 - 異種映像信号の同一画面表示方式 - Google Patents
異種映像信号の同一画面表示方式Info
- Publication number
- JPH0646792B2 JPH0646792B2 JP62250798A JP25079887A JPH0646792B2 JP H0646792 B2 JPH0646792 B2 JP H0646792B2 JP 62250798 A JP62250798 A JP 62250798A JP 25079887 A JP25079887 A JP 25079887A JP H0646792 B2 JPH0646792 B2 JP H0646792B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- video signals
- line
- same screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 4
- 230000015654 memory Effects 0.000 claims description 29
- 238000005070 sampling Methods 0.000 claims description 8
- 238000012935 Averaging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は異種映像信号の同一画面表示方式，すなわち系
統の異なる複数の映像信号を同一の画面上に同時に表示
するための表示方式に関するものである。
統の異なる複数の映像信号を同一の画面上に同時に表示
するための表示方式に関するものである。
従来，この種の表示回路は，第２図に示すように，サン
プリング構造の異なる映像信号Ｓ4，Ｓ5を別々の表示用
メモリ７，８に書き込んだ後，合成回路９で合成して一
画面上に表示するという方式をとっていた。
プリング構造の異なる映像信号Ｓ4，Ｓ5を別々の表示用
メモリ７，８に書き込んだ後，合成回路９で合成して一
画面上に表示するという方式をとっていた。
上述した従来の表示方式は，サンプリング構造の異なる
映像信号を別々の表示用メモリに書き込むため，映像信
号の種類に対応した数の表示用メモリを必要とし，さら
にそれらを合成するための回路が必要となる。従って，
多くの周辺回路を必要とし，回路規模が大きくなるとい
う問題点がある。
映像信号を別々の表示用メモリに書き込むため，映像信
号の種類に対応した数の表示用メモリを必要とし，さら
にそれらを合成するための回路が必要となる。従って，
多くの周辺回路を必要とし，回路規模が大きくなるとい
う問題点がある。
本発明は従来のもののこのような問題点を解決しようと
するもので，一個の表示用メモリを使用し，回路規模を
小さくした異種映像信号の同一画面表示方式を提供する
ものである。
するもので，一個の表示用メモリを使用し，回路規模を
小さくした異種映像信号の同一画面表示方式を提供する
ものである。
本発明によると、基準映像信号と該基準映像信号に対し
てサンプリング構造の異なる第２の映像信号を、１ライ
ンごとに奇数ラインは第１のＦＩＦＯメモリに、偶数ラ
インは第２のＦＩＦＯに書き込み、前記第１のＦＩＦＯ
メモリから書き込み速度の２倍の速度で読み出した奇数
ラインの信号と、前記第２のＦＩＦＯメモリから書き込
み速度の２倍の速度で読み出した偶数ラインの信号と、
前記奇数ラインの信号と偶数ラインの信号の平均を取っ
た補間信号とを、奇数ラインの信号、偶数ラインの信
号、及び補間信号をサンプリング構造が等しくなるよう
に予めきめられる順序に従って一画面分の表示用メモリ
に書き込み、該表示用メモリの内容を一定の速度で読み
出し、前記基準映像信号と第２の映像信号を同一画面上
に同時に表示することを特徴とする、異種映像信号の同
一画面表示方式がられる。
てサンプリング構造の異なる第２の映像信号を、１ライ
ンごとに奇数ラインは第１のＦＩＦＯメモリに、偶数ラ
インは第２のＦＩＦＯに書き込み、前記第１のＦＩＦＯ
メモリから書き込み速度の２倍の速度で読み出した奇数
ラインの信号と、前記第２のＦＩＦＯメモリから書き込
み速度の２倍の速度で読み出した偶数ラインの信号と、
前記奇数ラインの信号と偶数ラインの信号の平均を取っ
た補間信号とを、奇数ラインの信号、偶数ラインの信
号、及び補間信号をサンプリング構造が等しくなるよう
に予めきめられる順序に従って一画面分の表示用メモリ
に書き込み、該表示用メモリの内容を一定の速度で読み
出し、前記基準映像信号と第２の映像信号を同一画面上
に同時に表示することを特徴とする、異種映像信号の同
一画面表示方式がられる。
次に，本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路構成図であり、第
３図は、本方式において取り扱う異種の入力映像信号Ｓ
１とＳ２を、Ｓ１はノンインターレース信号である基準
映像信号とし、Ｓ２はインターレース信号である映像信
号とした場合の構成および動きを示す図であり、(a) は
原画像データとサンプリングデータの構造を、(b) は基
準映像信号Ｓ１がＦＩＦＯ２，３から表示メモリ６に書
き込まれる様子を、(c) は映像信号Ｓ２が同じく表示メ
モリに書き込まれる様子をそれぞれ示している。２つの
映像信号Ｓ１，Ｓ２は、スイッチにより切り換えられ，
空間フィルタ１に送られる。空間フィルタ１は折り返し
雑音の発生を防ぐためのＬＰＦであり，信号の間引き率
に応じて制限帯域を変化させることができる。空間フィ
ルタ１で制限帯域の変化を受けた基準映像信号Ｓ１及び
Ｓ２は、１フレームの映像信号を偶数ラインと奇数ライ
ンに分けられ、ＦＩＦＯメモリ２，３に１ラインごとに
奇数ラインはＦＩＦＯ２，偶数ラインはＦＩＦＯ３に交
互に書き込まれる。ＦＩＦＯ２，３に書き込む際，Ｓ1
についてはそのまま書き込むが，Ｓ２については、１フ
ィールドには偶数または奇数ラインの信号しか存在しな
いので、第２図(c) の左側に示すように、は水平方向の
間引きを行ない，１ラインの画素数がＳ1の1/2になるよ
うにして書き込む。そして，信号Ｓ1については書き込
みと同じ速度で、信号Ｓ2については信号Ｓ１の２倍の
速度で交互に読み出される。
３図は、本方式において取り扱う異種の入力映像信号Ｓ
１とＳ２を、Ｓ１はノンインターレース信号である基準
映像信号とし、Ｓ２はインターレース信号である映像信
号とした場合の構成および動きを示す図であり、(a) は
原画像データとサンプリングデータの構造を、(b) は基
準映像信号Ｓ１がＦＩＦＯ２，３から表示メモリ６に書
き込まれる様子を、(c) は映像信号Ｓ２が同じく表示メ
モリに書き込まれる様子をそれぞれ示している。２つの
映像信号Ｓ１，Ｓ２は、スイッチにより切り換えられ，
空間フィルタ１に送られる。空間フィルタ１は折り返し
雑音の発生を防ぐためのＬＰＦであり，信号の間引き率
に応じて制限帯域を変化させることができる。空間フィ
ルタ１で制限帯域の変化を受けた基準映像信号Ｓ１及び
Ｓ２は、１フレームの映像信号を偶数ラインと奇数ライ
ンに分けられ、ＦＩＦＯメモリ２，３に１ラインごとに
奇数ラインはＦＩＦＯ２，偶数ラインはＦＩＦＯ３に交
互に書き込まれる。ＦＩＦＯ２，３に書き込む際，Ｓ1
についてはそのまま書き込むが，Ｓ２については、１フ
ィールドには偶数または奇数ラインの信号しか存在しな
いので、第２図(c) の左側に示すように、は水平方向の
間引きを行ない，１ラインの画素数がＳ1の1/2になるよ
うにして書き込む。そして，信号Ｓ1については書き込
みと同じ速度で、信号Ｓ2については信号Ｓ１の２倍の
速度で交互に読み出される。
ＦＩＦＯ２，３から読み出された１ライン分の映像信号
は，ａ，ｂ，ｃの３通りに分かれて表示用メモリ６に書
き込まれる。ａはＦＩＦＯ２から読み出された奇数ライ
ンの信号，ｃはＦＩＦＯ３から読み出された偶数ライン
の信号，ｂは加算器４と係数器５を介し得られるａとｂ
の平均をとった補間信号である。
は，ａ，ｂ，ｃの３通りに分かれて表示用メモリ６に書
き込まれる。ａはＦＩＦＯ２から読み出された奇数ライ
ンの信号，ｃはＦＩＦＯ３から読み出された偶数ライン
の信号，ｂは加算器４と係数器５を介し得られるａとｂ
の平均をとった補間信号である。
基準信号Ｓ1についてはａとｃを交互に表示用メモリ６
に書き込み，Ｓ2についてはＳ１の倍の速度でａ，ｂ，
ｃを順に書き込む。これにより，Ｓ2の垂直方向のライ
ン数をＳ1の２倍にすることができる。さらに，Ｓ１，
Ｓ２のライン数が等しく無いときは、Ｓ1とＳ2のライン
数が等しくなるように，表示用メモリ６に書き込む際，
Ｓ2のラインを適宜間引きする。例えばＳ１よりＳ２の
方が多いときは、Ｓ２を表示用メモリ６に書き込む際に
間引き行う。例えばＳ１が４００でＳ２が５００の場
合、５ライン毎に１ラインの書き込みを省略することに
よりＳ２も４００ラインと成る。またＳ１よりＳ２の方
が少ないときは、Ｓ２を表示メモリに書き込む際に２度
書きを行う。例えばＳ１が５００でＳ２が４００の場
合、５ライン毎に１ラインは同じデータを２度書きする
事により、Ｓ２も５００ラインとなる。また１ラインの
画素数が等しくない場合は、例えば１ラインの画素数を
等しくするため，Ｓ2については１画素の信号をある割
合で２度書きする。
に書き込み，Ｓ2についてはＳ１の倍の速度でａ，ｂ，
ｃを順に書き込む。これにより，Ｓ2の垂直方向のライ
ン数をＳ1の２倍にすることができる。さらに，Ｓ１，
Ｓ２のライン数が等しく無いときは、Ｓ1とＳ2のライン
数が等しくなるように，表示用メモリ６に書き込む際，
Ｓ2のラインを適宜間引きする。例えばＳ１よりＳ２の
方が多いときは、Ｓ２を表示用メモリ６に書き込む際に
間引き行う。例えばＳ１が４００でＳ２が５００の場
合、５ライン毎に１ラインの書き込みを省略することに
よりＳ２も４００ラインと成る。またＳ１よりＳ２の方
が少ないときは、Ｓ２を表示メモリに書き込む際に２度
書きを行う。例えばＳ１が５００でＳ２が４００の場
合、５ライン毎に１ラインは同じデータを２度書きする
事により、Ｓ２も５００ラインとなる。また１ラインの
画素数が等しくない場合は、例えば１ラインの画素数を
等しくするため，Ｓ2については１画素の信号をある割
合で２度書きする。
以上により，Ｓ1，Ｓ2は等しいサンプリング構造で表示
用メモリ６に書き込まれる。そして，この表示用メモリ
６を一定の速度で読み出すことにより，Ｓ1，Ｓ2は同じ
大きさで同一画面上に同時に表示される。
用メモリ６に書き込まれる。そして，この表示用メモリ
６を一定の速度で読み出すことにより，Ｓ1，Ｓ2は同じ
大きさで同一画面上に同時に表示される。
以上説明したように，本発明は，一画面分の表示用メモ
リを用い，サンプリング構造の異なる映像信号を同一の
表示用メモリに書き込むことにより，異種の映像信号を
同一の画面上に同時に表示することを可能とした。
リを用い，サンプリング構造の異なる映像信号を同一の
表示用メモリに書き込むことにより，異種の映像信号を
同一の画面上に同時に表示することを可能とした。
本発明により，従来の方式に対して回路規模を小さくす
ることが可能となり，装置のコンパクト化，低コスト化
が実現できるという効果がある。
ることが可能となり，装置のコンパクト化，低コスト化
が実現できるという効果がある。
第１図は本発明の一実施例を示す回路構成図，第２図は
従来の表示方式を示す構成図、第３図は本方式において
取り扱う異種の映像信号Ｓ１とＳ２の構成および動きを
示す図である。 Ｓ1，Ｓ2……入力映像信号，Ｓ3……出力映像信号，１
……空間フィルタ，２，３……FIFO型メモリ，４……加
算器，５……係数器（Ｋ＝1/2），６……表示用メモ
リ，Ｓ4，Ｓ5……入力映像信号，Ｓ6……出力映像信
号，７，８……表示用メモリ，９……合成回路。
従来の表示方式を示す構成図、第３図は本方式において
取り扱う異種の映像信号Ｓ１とＳ２の構成および動きを
示す図である。 Ｓ1，Ｓ2……入力映像信号，Ｓ3……出力映像信号，１
……空間フィルタ，２，３……FIFO型メモリ，４……加
算器，５……係数器（Ｋ＝1/2），６……表示用メモ
リ，Ｓ4，Ｓ5……入力映像信号，Ｓ6……出力映像信
号，７，８……表示用メモリ，９……合成回路。
Claims (1)
- 【請求項１】基準映像信号と該基準映像信号に対してサ
ンプリング構造の異なる第２の映像信号を、１ラインご
とに奇数ラインは第１のＦＩＦＯメモリに、偶数ライン
は第２のＦＩＦＯに書き込み、前記第１のＦＩＦＯメモ
リから書き込み速度の２倍の速度で読み出した奇数ライ
ンの信号と、前記第２のＦＩＦＯメモリから書き込み速
度の２倍の速度で読み出した偶数ラインの信号と、前記
奇数ラインの信号と偶数ラインの信号の平均を取った補
間信号とを、奇数ラインの信号、偶数ラインの信号、及
び補間信号をサンプリング構造が等しくなるように予め
きめられら順序に従って一画面分の表示用メモリに書き
込み、該表示用メモリの内容を一定の速度で読み出し、
前記基準映像信号と第２の映像信号を同一画面上に同時
に表示することを特徴とする、異種映像信号の同一画面
表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250798A JPH0646792B2 (ja) | 1987-10-06 | 1987-10-06 | 異種映像信号の同一画面表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62250798A JPH0646792B2 (ja) | 1987-10-06 | 1987-10-06 | 異種映像信号の同一画面表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0193963A JPH0193963A (ja) | 1989-04-12 |
| JPH0646792B2 true JPH0646792B2 (ja) | 1994-06-15 |
Family
ID=17213205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62250798A Expired - Lifetime JPH0646792B2 (ja) | 1987-10-06 | 1987-10-06 | 異種映像信号の同一画面表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646792B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646795B2 (ja) * | 1985-02-07 | 1994-06-15 | 松下電器産業株式会社 | ２画面テレビ受信機 |
| JPS61256877A (ja) * | 1985-05-08 | 1986-11-14 | Nec Corp | 遠隔ｃｒｔ表示装置 |
| JPS6221381A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 二画面テレビ受信機 |
-
1987
- 1987-10-06 JP JP62250798A patent/JPH0646792B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0193963A (ja) | 1989-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681304B2 (ja) | 方式変換装置 | |
| US6593965B1 (en) | CCD data pixel interpolation circuit and digital still camera equipped with it | |
| US5083208A (en) | Electronic zoom apparatus | |
| US20030117525A1 (en) | Method for outputting video images in video monitoring system | |
| JPH05100647A (ja) | 画像表示装置 | |
| JPH0646792B2 (ja) | 異種映像信号の同一画面表示方式 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2687346B2 (ja) | 映像処理方法 | |
| JP3543657B2 (ja) | 電子ズーム回路 | |
| JP3096562B2 (ja) | 立体画像再生装置 | |
| JP3712138B2 (ja) | 記録装置、記録再生装置、記録方法及び記録再生方法 | |
| JP2737557B2 (ja) | ２画面表示テレビジョン受信機及び２画面処理回路 | |
| JPH0429196A (ja) | 画像信号処理装置 | |
| JP3331227B2 (ja) | 撮像装置 | |
| JP2001057654A (ja) | 高感度撮像装置 | |
| JPS61244183A (ja) | 走査変換方式 | |
| KR20020096869A (ko) | 영상 감시 시스템의 영상 출력방법 | |
| JP2008294574A (ja) | 画像処理装置、画像処理装置の制御方法。 | |
| JPH1169258A (ja) | マルチチャンネル表示装置 | |
| JPS62118680A (ja) | デイジタルｔｖにおける多画像表示方法 | |
| JPH02117279A (ja) | 映像信号処理装置 | |
| JPH01263778A (ja) | 画像メモリのアドレス制御方法 | |
| JP2002010218A (ja) | 画像データ方式変換処理方法 | |
| JPS60154782A (ja) | 挿入画像信号作成装置 |