JPH06500397A - センサ用検査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 センサ用検査回路 本発明は、センサの機能状態を検査するための回路に関する。センサは正常機能 するか、またはエラーのある信号を出力し得る。このことは例えばアースへの短 絡、供給電圧への短絡または断線に起因する。

以下トランジスタに関連して、“電子受容電極”という概念を使用する。Ｎ導電 形トランジスタではこれは、ドレインないしコレクタであり、Ｐ導電形トラン従 来の技術 比較的長い時間間隔でのみ観察され得、またはそのンサに対しては、状態識別が 特に重要である。このような場合では通常、動作パラメータが連続的に監視され 、２値状態信号が出力される。

センサの機能正常性を検査する際には、種々異なる機能状態をできるだけ簡単に 識別し得ることが所望される。従って種々異なる機能状態を簡単に識別し得るセ ンサ用検査回路を提供するのが課題である。

発明の開示 本発明のセンサ用回路は、構成される。

３つの検査トランジスタの切換状態を前記のように組合わせることにより、３つ のトランジスタ信号しがない４つのセンサ機能状態を検査することができる。

有利な実施例のように２つまたは３つの検査トランジスタを直列に接続すると評 価がさらに簡単になる。もちろんこの場合も、トランジスタ直列回路と残りの検 査トランジスタの切換状態の組合せから、センサのそれぞれの機能状態が明白に なる。トランジスタの遮断状態が“１“により、導通状態（アースへの接続）が “Ｏ”により表されれば、４つの状態は２ビット信号として“００″、１０１″ 、”１０″および“１１”で相互に区別される。

図面 図１は、センサ検査用回路の有利な実施例の回路図である。この回路はそれぞれ ２つの状態のうちから１つをとる２つの検査信号により、全部で４つのセンサ機 能状態を区別する。

図２は、２つの検査信号の状態とセンサの機能状態とを関連付ける表を示す。

実施例の説明 図１は、熱電素子ＩＩがセンサとして２つの入力側ＥＬとＥＨを介して接続され た検査回路１０を示す。

入力側ＥＬとは、熱電素子１１の線路のうち他方の線路（高電位線路ＨＰＬ）よ りの電位の低い線路（低電位線路ＬＰＩ、）が接続されている。高電位線路は他 方の入力側Ｅ　Ｈに接続されている。これら入力側の信号は高電位線路ＨＰＬな いし低電位線路ＬＰＬを介して直接信号出力側ＳＡＨないしＳＡＬに送出される 。この出力側にて後続の処理のためにこれらの信号が取り出される。２つの線路 の信号はまた検査回路１０でも評価され、評価信号は２つの検査出力側ＰＡＬと ＰＡ２に出力される。

熱電素子１１には全部で以下の３つのエラーが発生し得る。図１にＩで示したア ースへの短絡、ＩＩで示した供給電圧への短絡、ＩＩＩで示した断線である。

短絡および断線は２つのセンサ線路の片方のみでまたは両方で生じ得る。

そのために、電圧源の電圧として＋１２Ｖのバッテリ電圧Ｕ　Ｂａｔ、ｔが印加 され、トランジスタにより検査回路１０で＋５Ｖの供給電圧＋Ｖｃｃが使用され ることを前提とする。

検査回路１０の機能に対して重要なのは、検査回路がオフセット電圧源Ｖ　ＯＳ を有していることである。

この電圧源は低電位線路ＬＰＬの電位をアースの対してプルアップする。すなわ ち、トランジスタ最小制御電圧よりも高いオフセット電圧だけ高くする０図１の 実施例では、ベース−エミッタ電圧降下が約０．７ＶであるＮＰＮシリコントラ ンジスタが使用される。実施例のオフセット電圧は従いＩＶが選択されている。

高電位線路とアースとの間にはプルダウン抵抗ＰＤが接続されている。この抵抗 を介して連続的に、熱電素子１１の内部抵抗Ｒ１で電圧降下を引き起こす電流が 流れるから、この抵抗は測定精度に相応するよりも僅かしかセンサ信号に影響を 与えないほど高低値に選択されている。選択的にセンサの内部抵抗で降下する電 圧をセンサ信号の評価の際に考慮することができる。

しかしこれは、センサの内部抵抗の抵抗値とプルダウン抵抗の抵抗値とが時間的 に実質上一定であるような適用例でのみ実用となる。

センサが正常に動作しているかぎり、低電位線路ＬＰＬの電位はオフセット電位 に相応し、高電位線路の電位はそれよりセンサ電圧だけ高い。これに対して断線 の場合には、高電位線路の電位はプルダウン抵抗ＰＤによりアース電位に引き下 げられる。同様に高電位線路がアースに短絡した場合は、高電位線路はアース電 位になる。低電位線路ＬＰＬがアースに短絡した場合は、この低電位線路はアー ス電位になり、高電位線路ＨＰ　Ｌの電位はこれよりセンサ電圧だけ高い。これ に対して、アース線路が電圧Ｊ（バッテリー）の高電位と、または供給電圧の電 位のみと接触すると、アース線路は相応の電位をとる。その際高電位線路の電位 はセンサ電圧だけこれより高い。これに対して、高電位線路が前記２つの比較的 に高い電位の１つと接触すると、高電位線路はそれぞれ比較的に高い電位をとる 。

一方低零位線路ＬＰＬの電位はセンサ電圧だけそれより低い、２つの線路の電位 差はアースへの短絡または前述の比較的に高い電位への短絡の場合、最大センサ 電圧がトランジスタの導通電圧よりも低ければ無視できる。このことは実施例に おいて有利である。

高電位線路ＨＰＬの電位により制御されるトランジスタは図１にＴＲＩとして示 されている。このトランジスタのベースは高電位線路と抵抗装置を介して接続さ れているう抵抗装置は１つの抵抗として図示されている。コレクタは抵抗を介し て動作電圧Ｖｃｃと接続され、エミッタはアースと接続されている。コレクタか らは、第２の検査出力側ＰＡ２に供給される信号が取り出される。この信号はト ランジスタが導通しているかぎり、アース電位に相応する（状ｉ”ｏ“）。これ は高電位線路の電位が少な（ともオフセット電圧源Ｕ　Ｏ３の電位にある場合で ある。これに対して電位が、断線またはアースへの短絡のためこの値を下回ると 、トランジスタは遮断され、前記の信号は動作電圧の電位を有する（状態“１” ）。

相応して、トランジスタＴＲＩが高電位線路にオフセット電位を上回るかまたは 下回る電位が存在するか否かを検査するのと同じように、トランジスタＴＲ２は この関係を低電位線路ＬＰＬに対して検査する。このトランジスタもＮ　Ｐ　Ｎ 　Ｓ　ｉ−トランジスタである。

そのベースは抵抗装置を介して低電位線路と接続されている。コレクタは抵抗を 介して動作電圧Ｖｃｃと接続されている。コレクタの信号は第１の検査出力（Ｉ ＩＰＡ１に供給される。エミッタはトランジスタＴＲＩの場合のように直接はア ースされず、エミッタとアースとの間にトランジスタＴＲ３の切換区間が接続さ れている。従い第１の検査出力側ＴＲＩには、トランジスタＴＲ２が導通したと きに既に信号″０″が発生するのではなく、トランジスタＴＲ３も開放したとき に初めて発生する。この２つのトランジスタの１つが遮断されるとき、検査出力 側ＰＡＬの信号は状態“１”をとる。

上記のトランジスタＴＲ３のベースはトランジスタＴＲ４により制御される。こ のトランジスタはＰ−チャネル−ＭＯＳＦＥＴであり、そのソースは＋５ｖの供 給電圧に接続されている。ゲートは抵抗を介して高電位線路ＨＰＬと接続されて いる、そのドレインはトランジスタＴＲ３を制御する。このＰ−チャネル−ＭＯ ＳＦＥＴは、そのゲートに電位が印加されるとき、すなわち高電位線路の電位が ソース電位、つまり供給電圧よりも低いときに導通する。次いでトランジスタＴ Ｒ３も導通する。しかしこれは変化し、高電位線路の電位は少なくとも＋５■の 供給電圧Ｖｃｃの電位まで上昇する。これは例えば、電圧！（バッテリー）の１ ２Ｖの電圧に対して短絡した場合である。トランジスタＴＲ４が前記の場合に正 常にスイッチングするためには、供給電圧Ｖｃｃがセンサの出力電圧子オフセッ ト電圧＋トランジスタＴＲ’４の最小制御電圧の和よすも大きくなければならな い。

図２は、前に述べた機能状態に対する検査出力側ＰＡ１とＰＡ２での信号状態を 示す、４つのことなる場合が、２つの２進検査信号により明確に相互に区別され ることがわかる。

図１の実施例では、トランジスタＴＲ３のベースを制御するトランジスタは電界 効果トランジスタである。

これには、電界効果トランジスタが、プルダウン抵抗ＰＤを介して流れなければ ならないような制御電流を必要としないという利点がある。これによりプルダウ ン抵抗を非常に高抵抗に選択することができる。このことは前に述べた理由から 、センサ信号の測定精度に対して有利である。検査回路が特に他の回路部分と共 に集積化されるべき場合、すべての回路素子が実質的に同じ方法ステップで製造 する、二とができれば、すなわち回路素子すべてがバイポーラトランジスタかま たは電界効果トランジスタであれば有利である。従い適用例に応じて、トランジ スタＴＲ４は電界効果トランジスタまたはバイポーラのＰＮＰトランジスタとし て構成する。この場合、電界効果トランジスタを使用することは、漏れ電流が非 常に少なく、かつ無電流の制御が可能であるため、バイポーラトランジスタより も有利である。図１の回路は相応に適用される。しかしトランジスタＴＲＩから ＴＲ３においてそれぞれのＦＥＴのソースがエミッタに、ゲートがベースに、ド ラインがそれぞれのバイポーラトランジスタのコレクタに相応する。その際オフ セット電圧はＦＥＴの比較的に高い導通制御電圧に相応して高く設定しなければ ならない。すなわち、ｌＶの代わりに例えば２．５■にする。

国際調査報告

Claims (4)

【特許請求の範囲】
1. １．センサ（１１）に対する検査回路（１０）において、 オフセット電圧源（ＵＯＳ）が、他方のセンサ線路（高電位線路、ＨＰＬ）の電 位よりも電位の低い方のセンサ線路（低電位線路、ＬＰＬ）と接続されており、 該オフセット電圧源は低電位線路に、アースに対するオフセット電圧を供給し、 該オフセット電圧は、トランジスタを導通制御するために制御電極に印加される 最小制御電圧（トランジスタ最小制御電圧）よりも高く選定されており、一方が 高電位線路と、他方がアースと接続されたプルダウン抵抗（ＰＤ）が設けられて おり、制御電極が抵抗装置を介して高電位線路と接続された第１の検査トランジ スタ（ＴＲ１）が設けられており、当該トランジスタは高電位線路の電位がトラ ンジスタ最小制御電圧よりも低い場合に遮断され、このような場合はセンサがア ースに短絡した場合か、またはプルダウン抵抗に起因して断線した場合であり、 制御電極が抵抗装置を介して低電位線路と接続された第２の検査トランジスタ（ ＴＲ２）が設けられており、当該トランジスタは低電位線路がアースに接続した 場合に遮断され、このような場合はアース短絡の場合であり、 制御電極がＰチャネルトランジスタ（ＴＲ４）の出力側と接続された第３の検査 トランジスタ（ＴＲ３）が設けられており、該Ｐチャネルトランジスタの制御電 極は２つのセンサ線路のうちの一方と接続されており、 当該Ｐチャネルトランジスタは、当該線路の電位が最小制御電圧を加えた電子受 容電極の電位に少なくとも相応し、これに基づいて第３のトランジスタが遮断さ れる場合に遮断されるように接続されており、前記３つの検査トランジスタの切 換状態の組合せによりセンサの機能状態が表され、すなわち正常機能、アースヘ の短絡、供給電圧への短絡および断線を区別することができることを特徴とする 検査回路。
2. ２．３つの検査トランジスタのうちの２つのトランジスタ（ＴＲ２，ＴＲ３）は 直列に接続されており、当該トランジスタ直列回路の切換状態と残りの検査トラ ンジスタ（ＴＲ１）の切換状態の組合せによりセンサの機能状態が表される請求 の範囲第１項記載の検査回路。
3. ３．前記Ｐチャネルトランジスタ（ＴＲ４）はＰ−チャネル−ＦＥＴである請求 の範囲第１項または第２項記載の検査回路。
4. ４．プルダウン抵抗（ＰＤ）は高抵抗である請求の範囲第１項から第３項までの いずれか１項に検査回路。