JPH06504902A - 低電圧直流電源 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 低電圧直流電源 本発明は高圧直流電源からより低い直流電圧を得るための装置に関する。

種々の電子回路のために直流の低電圧を得るための標準的な方法は、トランス内 で交流の主ラインの電圧を変換し、交流の低電圧を得て、次にこれを整流する方 法であった。この方法は大電流かつ大電力が要求されているとき、集中電源ユニ ットから太い導線を接続しなければならず、かつ一般に電力損失が大きくて効率 が低く、電力損失を冷却により除かなければならないという欠点が本発明の一般 的目的は、長（て太い導線が不要となるよう負荷の近く設置できるよう十分に小 型の低電圧直流電源を得ることにある。

本発明の別の目的は、主ラインの回路に外乱を生じることなく高周波のサージ電 流を取り除くことができる低電圧の直流電源を得ることにある。

第３の目的は損失の小さい低電圧直流電源を得ることにある。

発明の概要 上記およびそれ以外の目的および利点は、本発明に係わる直流電圧入力端および 直流低電圧出力端を有する低電圧直流電源であって、複数の変換ユニットを含み 、前記各ユニットは、前記直流入力端および出力端の各々に接続された端子を有 し、前記各ユニットは、前記直流電圧入力端に接続される一次巻線および前記直 流出力端に接続される二次巻線が設けられたトランスコアと、接続ネットワーク とを備え、接続ネットワークは、前記直流電圧入力端をクロックパルスシーケン スの制御により交互に変わる極性で前記−次巻線にスイッチング自在に接続する ためのｆＦＩＩｔｌＪ自在なスイッチ手段と、前記直流電圧出力端をクロックパ ルスシーケンスの制御により交互に変わる極性で二次巻線にスイッチング自在に 接続するためのスイッチ手段を備え、前記複数の変換ユニットは１つの変換ユニ ットがスイッチングされている時、少なくとも１つの他の変換ユニットはスイッ チングされないようにスイッチングを行う共通制御ネットワークを有することを 特徴とする低電圧直流電源によって得られる。

好ましい実施例によれば、複数のユニットの各々に対し４つの制御自在なスイッ チを有する一部ブリッジと、更に４つの制御自在なスイッチを備えた少なくとも １つの二次ブリッジが設けられる。

代表的な例では、かかる電源は３００Ｖの直流電源から給電され、５■の直流を 出力できる。出力端に急速なサージ電流がある場合、入力側でも同様なサージを 検出する。このサージ電流は３００Ｖの入力端にてコンデンサおよび／またはイ ンダクタのネットワークにより効果的に取り除くことができ、このネットワーク は同じサージダンピング効果を有し、装置の出力側に接続されたコンデンサより も約３６００分の１の小さいコンデンサを有することができる。更に低電圧の極 めて大きいコンデンサ内に必ず存在する直流のインダクタンス値を考慮すれば、 必要な大キャパシタンスで同じダンピング効果を得ることは困難である。

好ましい実施例によれば、共通部品内で２つ変換ユニットが接続され、フェライ トトランスコアおよびコイル、スイッチ手段および制御回路は適当な形状の冷却 フィンとなっているポリマーフォイルに実装されている。

制御回路が過負荷状態を処理するだけでなく、短時間で入力端と出力端との接続 およびそれぞれの巻線の接続がはずれた時に負荷の入力側キャパシタンスまたは 出力側の追加した並列コンデンサにより直流出力電圧を実質的に保持することに より低負荷状慈を処理できるように配置することが好ましい。

ある用途では、一方のユニットがスイッチングされているときに他方のユニット が常に作動するよう時間をずらして作動させれば、２つの変換ユニットだけで充 分であるが、別の用途では常に多くて１つのユニットだけがスイッチングされる よう、変換ユニットの数を３つ以上にすることもてきる。スイッチング中に１つ の変換ユニットが除去てきないことにより生じる損失は、複数の池の変換ユニッ トにより除去される。

制御ネットワークでは制御電力および制御回路用電力の必要なスイッチングを行 うための複数の補助巻線を設けることが好ましい。始動を可能とするため一次巻 線のスイッチング用の制御回路は、直流入力電圧から給電できるが、二次巻線の スイッチング用の制御回路用電力はすべて補助巻線から得られる。このように全 電力の供給は自ら充分であり、入力用直流の給電のみしか必要でない。直流出力 電圧は直流電気的に入力端から分離できるので、アース電流を防止できる。

一次および二次巻線用のスイッチは、−次側ではＭＯＳパワートランジスタにて き、二次側で高電流が生じる場合、並列に結合した自己のスイッチを備えた数本 の単一巻線を設けることが好ましい。スイッチおよび巻線はフェライトコアが貫 通するための開口が設けられたプラスチックフォイルにＴＡＢテープで実装でき る。

以下、図示した実施例により本発明をより詳細に説明するが、この実施例は本発 明を限定するものてはなく、本発明の特徴および利点のいくつかを明らかにする ためのものである。

第１図は、複数の協働するスイッチング自在なトランスのうちの１つと、その制 御回路のみを示す略図である。

第２図は、ブラックボックスとして示した本発明の電源に増設される一組のセン サを略図で示す。

第３図は、制御システムのステート図である。

第４図は、スイッチ時間の時間分布を略図て示す。

第５図は、２つの協働するトランスユニットの二次巻線上で測定された電圧を示 す。

第６図および第７図はそれぞれ一次巻線および二次巻線を示す。

第８図は１つのトランスコア上の巻線形状を示す。

第９図〜第１１図は１つの部品となるよう、冷却フィン上に実装された本発明の 一実施例を示す。

第１図は、例えば、３００ｖの直流入力から５ｖの直流出力へ変換するだめの複 数の回路の１つの略式の例を示す。フェライトのトランスのコア（図示せず）は 、６０回巻の一次巻線Ｌｌと、１回巻の二次巻線と、８本の補助巻線ＡＬＩ−Ａ Ｌ８を有する。−次巻線Ｌｌのまわりには、図示するような電子スイッチＭ１〜 Ｍ４を含む一次ブリッジが形成されており、二次巻線Ｌ２のまわりには電子スイ ッチＭ５〜Ｍ８を含む二次ブリッジが形成されている。それぞれのスイッチは対 に導通し、別モードてはＭ２およびＭ３が導通し、第２モードでは、どのスイッ チも非導通となる。第１モードでは、第２ブリツジ内のＭ５およびＭ６が導通し 、第２モードては、Ｍ６およびＭ７が導通される。このような状態が得られるこ とを条件に、導通位相中の第２ブリツジは５Ｖの直流電圧を出力する。スイッチ ング時には、少なくとももう１つの同様なデバイス（図示せず）が直流の５Ｖを 出力する。

第１図に示すようなブリッジ内の他の部品も、上記ユニットスイッチを構成して いる。それぞれＭＯＳスイッチＴＩ−Ｔ４およびＴ５〜Ｔ８から成るそれぞれの トリガーブリッジによりスイッチングがトリガーされる。最初に述べたトリガー ブリッジは、極めて高いインピーダンス、例えば３００モー／　１　ｎ　Ｆを取 り得る分圧器りからスタートエネルギーを得て、充電コンデンサＣ１３を１０モ ー／　３０　ｎ　Ｆの電源レベルで充電する。したがって、直流の３００Ｖが入 力されると、それぞれＴＩ＋Ｔ４およびＴ２＋Ｔ３にてパルスにより一次トリガ ーブリッジが附勢される。いったん導通状態となると、−次ブリッジは一次巻線 Ｌ２、さらにスイッチングを増進するような極性に配置された補助巻線ＡＬ５〜 ＡＬ８にも電圧を発生する。

電子スイッチＭ１〜Ｍ８はＣＭＯＳトランジスタであり、奇数のトランジスタは ｐチャンネルであり、偶数のトランジスタはｎチャンネルとなっている。

本発明に係わる直流電源は、互いに協働する２つ以上のトランスとブリッジの対 すなわちインバータを備える。

本実施例では、２対のトランスとブリッジが設けられている。

従って、２つの並列インバータの各々は、２つのブリッジを備え、一方のブリッ ジはトランスの一次側にあり、他方のブリッジは二次側にある。

各ブリッジは双安定性フリップフロップを形成する。

各フリップフロップは、オフ、正モードまたは負モードとなり得る。正モードで はブリッジは導通してトランスに正の電圧を生じさせ、負モードではこの電圧は 負となる。これらいずれの場合でもｎおよびｐチャンネルトランジスタの一方の トランジスタしか導通しない。

従って、各ブリッジは正ラインの近くの２つのチャンネルトランジスタＭｌ、Ｍ ３　、Ｍ５．Ｍ７と、アースラインの近くの２つのｎチャンネルトランジス２Ｍ ２．Ｍ４　；Ｍ６．Ｍ８と、トランスとを備える。トランスは主要なパワー−次 巻線と二次巻線を含み、さらに各フリップフロップ内でフィードバックとして使 用される４本の補助巻線もある。

補助巻線ＡＬＩ−ＡＬ８は、中心端子か正ラインおよびアースラインに接続され る中心にタップの付いた巻線に形成されている。巻線の極性は、ＣＭＯＳフィー トノくツク状に作動するようになっている。少なくとも主ブリッジでは、補助巻 線は低抵抗の抵抗器Ｒ１−Ｒ４に直列に接続されている。

フリップフロップのゲートは、トランス上の巻線により制御されるので、制御さ れていない場合すフステートとなるような性質を有している。ゲート電荷はトラ ンスにより供給される。

一次ブリッジは正ラインと負ラインとの間で３００ｖの公称電圧を有し、ゲート ソース間電圧は、−５Ｖ、ＯＶ、＋５Ｖのいずれかであり、公称電流は０．２Ａ てある。ブリッジのうちの各コラム内のゲートは、ゲートを制御するようにコン デンサで接続されている。各サイドは、自己の制御信号を存し、このｆ「号はト ランスを通る出力信号と同じ形状となっている。

ドレインとゲート間のキャパシタンスと、トランジスタと、ゲートドライバの入 力抵抗とは、１つの積分器を構成しており、スイッチング損失を生じることなく フリップフロップを制御できるようにするには、ドライバのインピーダンスを低 くして、過渡時にはゲート・ソース間電圧がスレッショルド電圧より常に低くな るように保持しなければならない。

二次ブリッジでは、正ラインと負ラインとの間の電圧は５ｖの公称電圧であり、 ゲート・ソース間電圧は一５Ｖ、ＯＶ、＋５Ｖのいずれかであり、公称電流は１ ２Ａであり、−次ブリッジと同一タイプのドライバを使用している。

インバータは第１図の１０で略式に示されているステートマシンにより制御され 、このステートマシンは２５０ｋＨｚで作動できるクロックからの入力端を有し ている。

発振器は、自走リング式発振器であり、発振周波数は外部のアナログクロックに 位相ロックされている。発振器の出力は約０．１〜０，３サイクルだけ遅延され 、送り出される。

１つの発振器が位相ロック基準入力信号を出力するようなリング式にすべて発振 器を構成すると、すへての発振器は同じ周波数を用い、位相シフトされる。この 方法により、異なる電源の過渡現象を一周期にわたって広げることができ、よっ てノイズを低減できる。

発振器の周波数は　３０９６内になっている。

このステートマシンは、本例では３０ビツトを使用する通常のダイナミック式Ｄ ラッチから構成できる。２ビツトがモード（オフ、オン、低負荷、過負荷）を判 別するのに使用され、３ビツトがインバータのうちの１つの位相（オフ、ｐｈｏ Ｓｐｈｌ、ｐｈ２）として使用され、１つのビットはカウンタのセツティングに 使用され、２７ビツトがカウンタとして配置され、このカウンタは２２０または ２！７のいずれかをカウントするｒカウンタセツティング」ビットによりセット でき、よって２つの異なる過負荷状態が生じる。

第２Ｕ！Ｊに略図で示すように、電源はブリッジ内の電流および電圧を測定する のに使用される多数のセンサを有しており、これらセンサはスレッショルドを有 する通常のアンプである。次のセンサが必要である。

”　＝　ｖｃｏｎｔｒｏｌ〉９ｖ ｇ２−　Ｖ３ｏＯ＞２５０　Ｖ ６３ヨＶ３　ｏｏ　）３５０Ｖ ｓ４−１３ｏｏ＞１．５　Ａ ｓ５ＩＩＩＩＳ〉１ｏｕＡ ｓ６−　Ｖ５＞４．５　Ｖ １７　諺　Ｔ〉フＱＣ 最初の３つの電圧は制御ユニット電源上のスタティックな分圧器を使用すること により測定でき、次の電流は５Ｖの電源バス上の電圧の傾きとして測定できる。

■、およびＶ、センサは二次側でアイソレートされている。２つの側の間では容 量性差分結合が使用される。

センサのステートを変えるのにエツジが使用されるので、フリップフロップのセ ットおよびリセット入力端に容量性信号か直接入力される。このフリップフロッ プはパワーアップ時にリセットされる。

第１図に略図で示すように、これらセンサは制御回路　。

への入力となっており、第３図に従ってステート変化を判別する。

ステートマシン１０は第１図には示していないが、実際には複数の電圧トランス 、本例では３つのユニットを制御する。それぞれのステートおよび過渡現象はセ ンサＳ１〜Ｓ７により制御されるように第３図に示されている。

制御ユニットの機能は、ステート図に示されている移行であり、次の主な移行が 使用される。

１、　制御ユニットの電源のＶ　ｃａｓｌ＋ｅｌ　＜９　Ｖまたは３００ｖのパ ワーバス電圧Ｖ、。。＜２５０Ｖとなると、ステートは即座に（オフ、不定）状 態となる。これはスタートアップ時、またはパワーがなくなった時に使用される 移行である。

２　オンステート時に３００Ｖのパワーバス電流■３゜。＞１．５Ａまたはイン バータの温度〉８０にとなると、ステートは即座に（過負荷０、カウンタ）とな る。

これは過負荷検出用の移行である。

外部の移行は発振器のクロックにより同期されている。

３、制御ユニット電源の電圧Ｖ　ｅ＊＠ＩＩ＠Ｉ　〉９　Ｖかつ３００Ｖのパワ ーバス電圧Ｖ、。。＞２５０Ｖとなっているオフステートでは、次のステートは （オン　ｐｈＯオフ、０）ステートとなる。この移行はパワーダウンした後にイ ンバータをスタートさせる移行である。

４、出力電流Ｉｓ＜ｔｏμＡのステートでは、次のステートは（低、カウンタ） ステートとなる。これは極小電流時にインバータをオフするのに使用される移行 である。５ｖのバス上の充電コンデンサに電流がロードされる。

５．５Ｖのパワーバス電圧Ｖｓ＜４．５Ｖとなる低ステート時では、次のステー トは（オン　ｐｈＯオフ、０）ステートとなる。充電コンデンサの電荷は使用済 みであり、コンデンサの充電がスータートされる。

６、ステートが（（過負荷　２２°）、０）であるとき、過負荷条件がステート （（オン　ｐｈＯ才〕）、Ｏ）にオフされる。

７、ステートが（（過負荷２２７）、１）であるとき、過負荷条件がクリアされ 、次のステートは（（オンｐｈＯ才〕）、ｌ）となる。

８、ステートが（（オンａｂ）、１）のとき、障害カウンタがクリアされ、次の ステートは（（オンａｂ）、０）となる。

オンステート時では２つのユニットが作動し、第５図に略図で示すようにそれぞ れの電圧を送る。このことは特定の時刻においてユニットの少なくとも一方が５ Ｖの電圧を送ることが第５図から明らかである。良好に理解できるようにするた め、オーブン時間はかなり誇張しである。

従って、オンステート時の２つのユニットの各々は、それらのスイッチングを交 互に切り換える。これら２つのユニットに対して第５図ではそれぞれの位相すな わち基本オフ、ｐｈｏ、　ｐｈｌ、　ｐｈ２、ｐｈ３が生じる。

１つのユニットがオンステートになっている期間は、一連の位相ｐｈｏ、ｐｈｉ 、ｐｈ２、ｐｈ３、ｐｈＯから成る。

次に第２ユニツトは第５図に示すように、はぼ１位相後にオフステートからオン ステートへの変化を開始し、ユニットａはｐｈＯで始動し、この時ユニットｂは オフのままであり、ユニットａがｐｈｌになった時ｐｈＯに切り換わる。明らか なように、各場合のスイッチングはｐｈ３からｐｈＯへの切り換え時、およびｐ ｈｌからｐｈ２への切り換え時に行われる。

本実施例では次の主要電子部品が使用されている。

ＣＩＯ，Ｃ１ｌ、Ｃ１２１００ｎＦ Ｌ９．ＬＩｏ　１０μＨ 並列インバータの各々では、次の部品が使用されている。

Ｃ１，Ｃ２，Ｃ３，Ｃ４，１０ｎＦ ｌｌ、ｉ１２．ｉｌｌ、１４　１オ一ムＭｌ、　Ｍ３　９！ｌｏｇ Ｍ２．　Ｍ４　ｒｕａｏｓ ディスクリート部品はサーフエースマウントのチップコンデンサ、チップコイル およびプリント抵抗器であり、すべてセラミック基板上に配線がされる。

制御ユニットはセパレートの集積回路であり、ＩＯＶの論理回路を使用している 。インバータの二次ブリッジおよび出力上のセンサは１つの集積回路内に設けら れ、−次ブリッジは４つのセパレートの標準部品により形成されている。　各イ ンバータでは特殊設計のトランスが１つ設けられる。　−次ブリッジは高圧のｐ −およびｎ−チャンネル形ＭＯＳパワートランジスタを使用している。オン時の 抵抗は約５Ωであり、これらトランジスタはゲート・ソース間の電圧すなわち− ５，０、＋５Ｖにより制御される。維持すべき通常電流は０．２Ａであるが、１ ．２Ａのピーク電流も可能である。代表的な市販トランジスタの特性は次の通り である。

ｎ−チャンネル　ｐ−チャンネル ｒｍ　１２オーム　１２オーム ｎ Ｖ　、　２．０Ｖ　−２，ＯＶ ＣＧｓ　−１２５ｐＦ　３フ５　ｐＦ ＣＤｃＪ＝　６　ｐＦ　ｉｌｌ　ｐＦ ＶＤｓ＞　４００　Ｖ　−４００Ｖ ７１１Ｖ　Ｗ　２．４　Ｖ　２．４　Ｖ、　０．２　Ａトランジスタを通過する 通常の電流は０．２Ａであり、この電流は２ｘ２．４Ｖの抵抗による低下を生じ させ、全損失は０．９６Ｗとなる。

ＶＤＧ、　ＶＤＳおよびＶＧＳＩ；ｌれぞｔＬ３０５Ｖ、３００ＶおよびＩＯＶ に切り換え、これら電圧は１７５ｋＨｚで高キャパシタンスをスイッチングし、 それぞれ１．１２Ｗ、１．２６Ｗおよび２５ｍＷのかなりの損失を生じさせる。

図示するように、スイッチングによる損失が主である。

しかしながら二次ブリッジはこれよりも低いインピーダンスのトランジスタを使 用しなければならない。これらトランジスタのゲート・ソース間の電圧−５，０ ，＋５ｖにより制御される。オン時の抵抗は約５モーであり、作動電圧は５ｖで ある。

かかるトランジスタは市販されていない。しかしながら電圧レベルおよび電流レ ベルはマイクロプロセッサチップと同しであるので通常の０．８μｍ技術が使用 される。インダクタンス処理のため、各トランジスタは４っの並列のＭＯ３Ｉ− ランジスタから成る。

５Ｖのパワーバスの電圧用センサもこのチップ内に組み込まれている。このチッ プの主要部分はパワートランジスタであり、チップは４つのパワ一端子と２つの 論理端子から成る。

ＣＧｓ”　５７５　ｐＦ　１．７　ｎＦＩＤ＞　１８Ａ　−１８Ａ ＶＤｓ　”５　Ｖ　−５Ｖ ΔＶ　−２８ｍＷ　２８ｍＷ、３Ａ トランジスタを通過する通常の電流は４ｘ３Ａであり、２ｘ２８ｍＶの抵抗によ る電圧低下を生じさせ、全損失は６７２ｍＷとなる。

ＶＤＧ、　ＶＤＳおよびＶＧＳｉ；ｔ（−れぞ１ｌＯＶ、５Ｖおよび１０Ｖをス イッチングし、これら電圧は１７５ｋＨｚで高キャパシタンスをスイッチングし 、それぞれ１７．５ｍＷ、４．４ｍＷおよび１１４ｍＷのかなりの損失を生じさ せる。図示するようにスイッチングによる損失は無視てきるものである。　本実 施例では、ポリマーシート状に巻いた平面状の巻線と共に特別な’ｆｌｉＭのフ ェライトトランスを使用しており、このポリマーシートはＴＡＢ（テープ自動ボ ンディング）技術を使用してスイッチング電子部品のほとんどを支持している。

このような概念により、電源は極めて小さくでき、かつエネルギー損失を小さく できる。

上記から明らかなように、第１図に示すような二次ブリッジは、実際は４つの並 列なブリッジから成るので、出力電流を４本の並列な１回巻巻線に分流しており 、各巻線には４つの電子スイッチＭ５〜Ｍ８が設けられている。

第８図にはそれぞれの巻線およびトランスのコアが示されており、ここでは−次 巻線は折り畳まれたポリイミドシート３０上に取り付けられ、シート３０は２つ の突。

起を存し、各突起はトランスのコア３１が貫通する開口を存している。第６図に はこれら突起のうちの１つの片側が示されており、この図示された側では１回巻 補助巻線の一本があり、その内部に１５回巻の螺旋巻線が設けられており、この 螺旋巻線は下面にて１６回以上の螺旋巻線に続いており、螺旋巻線は更に１回巻 の補助巻線に囲まれている。他方の突起も同様であり、２つの１５回巻螺旋巻線 を支持しており、各巻線は１つの補助巻線により囲まれている。１５回巻の４つ の一次巻線の各々は直列であり、１６回巻の巻線を形成している。２つのチップ ユニット３２（第８図）にはスイッチＭ１〜Ｍ４が形成されている。

第８図にも示すように４つの並列二次ユニット３もＴＡＢユニットであり、これ らユニットは第７図に示すような形状であり、各ユニットには二次巻線および外 部の４つの補助巻線が設けられ、本例ではこれら巻線のすべては片側のみに設け られ、各巻線にはチップ３５内のスイッチＭ５〜Ｍ８が設けられている。

トランスはＮ４７材料を使用した標準ＲＭ５フェライトコアであり、このコア材 料は低損失であり、ＩＭＨｚまで良好に作動する。この材料はプラスマイナス３ ００ｍＴに磁化され、損失は６３ｍＷである。

二次巻線は１２５μｍのポリイミドのフィルムから形成され、フィルムの各側は ７０μｍのＣｕでメッキされている。４枚の同じかかるシートが使用される。こ れらシートは重ねられ、コアの中心に設けられた孔にネジ止めされている。片側 では一次巻線が１５＋１＋１＋１＋１回巻かれ、他方の側では二次巻線が１＋１ ＋１＋１＋１回巻かれ、すべての巻線は互いに同軸状に設置されている。

フィルムは１０．１ｍｍの外径と５．０ｍｍの内径を有し、これら内外径の間に 巻線が設置されている。補助巻線はいずれも０．１ｍｍの太さであり、主要巻線 は１゜９５ｍｍの太さである。すべての離隔距離は５０μｍであり、−次巻線は ０．１ｍｍに等しい導線の太さを有する。巻線は次の特性を有する。

一次巻線： 二次巻線　（４本並列）； 補助巻線　（８本同一）　： 巻線シートはパワートランジスタ取り付は用のＴＡＢテープとしても働き、トラ ンスは９枚のポリイミドシートを含む。出力ブリッジには４枚のシート３４が使 用され、出力ブリッジには２枚のシート（折り畳まれた状態で３０と表示）が使 用され、アイソレーションのため３枚のシート（３３と表示）が使用される（第 ８図）。

入力ブリッジ用シートは１枚の折り畳まれたシート３０のみから成るので、全巻 線（６０＋４ｘ１回巻）およびすべてのワイヤ、パワーＭＯＳトランジスタおよ び４つの抵抗器がシート状に設置されている。抵抗器はメッキされたワイヤから 形成されるので、シートは２つのパワ一端子と４つの制御用端子しか有していな い。これら端子はリボンケーブル状に形成され、セラミック製の制御ユニット基 板に接合される。　このように構成された２つのユニットは、全体がＵ字形の１ つの主要冷却フィン１００に取り付けられ、第９図に略図で示すような寸法２５ ｘ２２ｘ２０ｍｍの全ユニットを構成し、図示するように頂部に４つのコバール （ｋｏｖａｒ）端子５１を有し、セラミック基板５０の頂部に取り付けられてい る。セラミック基板５０は第１θ図に示すような制御ユニットチップと共に、下 面にすべてのディスクリート部品、例えばコンデンサＣＩＯ〜ＣＩ２およびイン ダクタＬ９、ＬＩＯ（第１図）を支持しており、第１Ｏ図は第９図のＸ−Ｘ線に 沿った断面図を示す。第９図のＸｌ−Ｘｌ線に沿った断面図である第１１図に示 すように、スプリング５１および蓋５２によりロックされた孔にフェライトコア ３１が挿入されている。

第１図と比較すると、巻線を構成するポリマーシートに取り付けられたそれぞれ のチップ３２および３５は、冷却フィン内に形成された２ｘ６の大きさのタワー に取り付けられており、この冷却フィンにはＵ字状の開口が形成され、５３にエ ポキシによりパワートランジスタが取り付けられている。第８図と比較すると、 第１１図では一部ブリッジのスイッチ（６０）はコア３１に対して一方向に巻か れ、二次ブリッジのスイッチは逆方向に巻かれ、それぞれの二次スイッチは可撓 性リード線６２により接合され、これらリード線はセラミック基板５０の下面に 導かれている。

従って、基板５０はその下面に入力フィルタコイルおよびコンデンサ、出力充電 コンデンサ、二次制御ワイヤ用の１６個のコンデンサ、制御ユニット用の２つの 局部パワー充電コンデンサＣ１３、Ｃ１４、（それぞれＴＩ−Ｔ４およびＴ５− Ｔ８から成る）２つの制御ユニットチップ、および−次制御ユニット用直流分圧 器を支持している。

主な損失は一部ブリッジのスイッチングトランジスタで生じる。通常の６０Ｗの 負荷では効率は約９３％であり、３６０Ｗのピークパワ一時では損失は７３Ｗま で増加し、効率は７９．６％まで低下した。

通常の出力抵抗は３．６モーであり、この結果通常の負荷ては４３．２ｍＶの電 圧低下が生じ、３６０Ｗのピーク負荷時では電圧定価は２６０ｍＶである。

以上で説明した装置は、２つの間欠的に作動する電圧トランスを有する直流低圧 電源であり、これらトランスはタンデム状に作動するよう必要な作動スイッチン グ期間が一致しないようになっている。同一の原理を用いて任意の数のユニット を配置することもできる。２つのユニットしか用いない場合、一方のユニットが 不作動状態の時、他方のユニットは双方の負荷を負わなければならない。ユニッ ト数がこれよりも多くなると、２つ以上が不作動になることはないので、このこ とは他の作動状態のユニットにかかる余分な負荷は少なくなる。このような配列 により過渡時のディップなしに常時電圧が生じる。

エネルギー蓄積のためのコンデンサ、コイル等は不要である。

常時容量性負荷がない場合、休止負荷状態中に充電するための小さい出力コンデ ンサを配置することが好ましい。このようにすると、上記ステートマシンにより 電源がオフにできる相対的エネルギー損失をかなり減少できる。

入力側のフィルタ（Ｌ９〜Ｌ１２；Ｃ１Ｏ〜ＣＩ２、第１図）は、二次側の極め て高速のサージ電流でも除くことができるので、外乱から主ラインを保護できる 。３００ｖに対しては１００ｎＦのコンデンサが適当な大きさであり、寄生イン ダクタンスが小さいが、５ｖ側で必要となる３６０μＦのコンデンサでは大きく 、寄生インダクタンスが不可能なほど大きくなるので、例えば２０ＭＨｚのサー ジには対処できない。

従って、本発明は回路、例えばコンピュータで要求される低電圧で大電流を供給 するのに極めて好ましい性質を有する。かかる装置は、一般的には安定化された 電圧は必要でなく、よって直接三相の主電源に接続された通常の６個のパルス整 流器から給電できる２００Ｖのバスにより１つ以上の本発明の低電圧直流電源に 給電することが提案される。全期間で主電源のリップルが生じるが、一般にこれ は重大ではない。全システムでは３００ｖのバッテリー電源を設けてもよい。更 に小さい寸法にできるので、数個のかかるユニットに分散し、３００ｖのバスで 給電すれば長い低電圧リード線をなくすことができ、これにより数ＭＨｚのサー ジを運ぶ長い５Ｖのバスを用いた場合よりも電子ノイズを小さくできる。

）々 Ｐ）ｔｏ　ＰＩ−１１ＰＨ２ρ１−１３　ＰＨ０ＰＨＩＦＩ０５ 国際調査報告　゛ ＋＋ｍ＋＋＋ｔ＋＋ｔｍ＋＋＝ＩｆＴ／＜ｌ：０フ１１１１１１ｊ４国際調査報 告 フロントページの続き （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＳＥ）、０Ａ（ＢＦ 、ＢＪ、ＣＦ、ＣＧ、ＣＩ、ＣＭ、ＧＡ、ＧＮ、ＭＬ、ＭＲ，ＳＮ、ＴＤ、ＴＧ ）、ＡＵ、　ＢＢ、　ＢＧ、　ＢＲ，ＣＡ、　ＣＳ、　ＦＩ、　ＨＵ、ＪＰ。

ＫＰ、ＫＲ，ＬＫ、ＭＧ、ＭＮ、ＭＷ、Ｎｏ、ＰＬ、ＲＯ，ＲＵ、　ＳＤ、　Ｕ Ｓ

Claims (26)

【特許請求の範囲】
1. １．直流電圧入力端および直流低電圧出力端を有する低電圧直流電源であって、 複数の変換ユニットを含み、前記各ユニットは、前記直流入力端および出力端の 各々に接続された端子を有し、前記各ユニット（第１図）は、前記直流電圧入力 端に接続される一次巻線（Ｌ１）および前記直流出力端に接続される二次巻線（ Ｌ２）が設けられたトランスコアと、接続ネットワークとを備え、接続ネットワ ークは、前記直流電圧入力端をクロックパルスシーケンスの制御により交互に変 わる極性で前記一次巻線（Ｌ１）にスイッチング自在に接続するための制御自在 なスイッチ手段（Ｍ１〜Ｍ４）と、前記直流電圧出力端をクロックパルスシーケ ンスの制御により交互に変わる極性で二次巻線にスイッチング自在に接続するた めのスイッチ手段（Ｍ５〜Ｍ８）を備え、前記複数の変換ユニットは１つの変換 ユニットがスイッチングされている時、少なくとも１つの他の変換ユニットはス イッチングされないようにスイッチングを行う共通制御ネットワークを有するこ とを特徴とする低電圧直流電源。
2. ２．前記直流入力端にはフィルター回路（Ｌ９，Ｌ１０，Ｃ１０〜Ｃ１２）が配 置されていることを特徴とする請求項１記載の低電圧直流電源。
3. ３．前記スイッチング手段の各々は、トランス内の補助巻線（ＡＬ１〜ＡＬ８） の一端に接続された制御電極を有し、補助巻線の他端は直流入力端および出力端 を構成するリード線の１つに接続されていることを特徴とする請求項１記載の低 電圧直流電源。
4. ４．前記接続ネットワークは、一次巻線（Ｌ１）を備えた一次ブリッジと、二次 巻線（Ｌ２）を備えた二次ブリッジとを含み、前記各ブリッジは別々に制御され る４つの電子バルブを備え、各バルブは導通状態と、非導通状態を有することを 特徴とする請求項１記載の低電圧電源。
5. ５．前記バルブはＭＯＳトランジスタであることを特徴とする請求項４記載の低 電圧電源。
6. ６．前記バルブはバイポーラトランジスタであることを特徴とする請求項４記載 の低電圧電源。
7. ７．一次ブリッジの導通期間は、導通変化時の一部にて二次巻線に負荷が生じな いよう対応する二次ブリッジの導通期間を含むよう周期的にスイッチングするよ う共通制御ネットワークが配置されていることを特徴とする請求項４記載の低電 圧電源。
8. ８．トランスのインダクタンスおよび浮遊キャパシタンスを含むキャパシタンス 、更にトランス上の材料のキャパシタンスから形成されるＬＣ回路によりブリッ ジのスイッチングが制御されることを特徴とする請求項７記載の低電圧電源。
9. ９．トランスのコアはフェライト材料のコアであること、およびそれぞれの巻線 は薄い絶縁支持体上に設けられたメッキされた材料から成ることを特徴とする請 求項１記載の低電圧電源。
10. １０．巻線は前記支持体の２つの両側に設けられた巻線から成ることを特徴とす る請求項９記載の低電圧電源。
11. １１．前記一次巻線は前記支持体の両側に設けられた螺旋状に配置されたリード 線から成り、これらリード線の各々は周辺端子を有し、螺旋のそれぞれの内側の 端部は薄い支持体の厚み方向に互いに接続されていることを特徴とする請求項１ ０記載の低電圧電源。
12. １２．前記薄い絶縁支持体は、ポリマーのフィルムから成ることを特徴とする請 求項９記載の低電圧電源。
13. １３．前記薄い絶縁支持体はセラミックのウェーハであることを特徴とする請求 項９記載の低電圧電源。
14. １４．前記プラスチックのフィルムは複数の層を得るように折り畳まれているこ とを特徴とする請求項１２記載の低電圧電源。
15. １５．前記層は、互いに折り畳まれた外側が絶縁された層により絶縁されている ことを特徴とする請求項１４記載の低電圧電源。
16. １６．前記制御ネットワークは低負荷電流時に導通を不能にするよう配置されて おり、別々の並列コンデンサにより小型の充電器が構成されることを特徴とする 請求項１記載の低電圧電源。
17. １７．前記共通制御ネットワークは２つの別々のドライバステージ（Ｔ１〜Ｔ４ ；Ｔ５〜Ｔ８）を備え、１つのステージは一次ブリッジ用であり、一方のステー ジは二次ブリッジ用であることを特徴とする請求項４記載の低電圧電源。
18. １８．コンデンサ（Ｃ１〜Ｃ８）を介して前記ブリッジに前記ドライバステージ が接続されていることを特徴とする請求項１７記載の低電圧電源。
19. １９．前記ドライバステージは前記ブリッジに接続されたトランスであることを 特徴とする請求項１７記載の低電圧電源。
20. ２０．ユニットの前記巻線のすべてに対し１つの同じトランスが使用されている ことを特徴とする請求項１７記載の低電圧電源。
21. ２１．前記トランスはブリッジ制御および前記ドライバステージおよび共通制御 ネットワークにエネルギーを供給するよう作動することを特徴とする請求項１７ 記載の低電圧電源。
22. ２２．主ブリッジのすべての巻線を単一の折り畳まれたフィルムが支持している ことを特徴とする請求項１４記載の低電圧電源。
23. ２３．前記制御自在のスイッチ手段（Ｍ１〜Ｍ８）はセラミック基板に実装され ていることを特徴とする請求項２２記載の低電圧電源。
24. ２４．前記セラミック基板は外側の冷却シンク手段に接触して実装されているこ とを特徴とする請求項２３記載の低電圧電源。
25. ２５．前記セラミック基板は金属カプセルに接触していることを特徴とする請求 項２３に記載の低電圧電源。
26. ２６．前記ユニットのすべては１つの機械式ユニット内に一体的に実装されてい ることを特徴とする請求項１記載の低電圧電源。