JPH06505127A - バイポーラトランジスタ構造及びその製造方法 - Google Patents
バイポーラトランジスタ構造及びその製造方法Info
- Publication number
- JPH06505127A JPH06505127A JP4503903A JP50390392A JPH06505127A JP H06505127 A JPH06505127 A JP H06505127A JP 4503903 A JP4503903 A JP 4503903A JP 50390392 A JP50390392 A JP 50390392A JP H06505127 A JPH06505127 A JP H06505127A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- bipolar transistor
- transistor structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
- H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
バイポーラトランジスタ構造及びその製造方法集積回路において集積密度を上げ
るために、いわゆる酸化膜縁部境界形バイポーラトランジスタ構造が益々多用さ
れている。酸化膜縁部境界形バイポーラトランジスタとはエミッタとベースとが
少なくとも一方の側面において酸化膜縁部によって境界付けられているバイポー
ラトランジスタをいう、このようなバイポーラトランジスタはキャパシタンスが
比較的小さい。
このバイポーラトランジスタ構造を作るには先ず基板の上に酸化膜の縁部を形成
する。イオン注入によりベースを形成した後基板及び酸化膜縁部の表面にドープ
されたポリシリコンの層が形成され、この層からエミッタが拡散により作られる
。この場合ポリシリコン層の形成の前に基板の表面は、例えばフッ酸水の浸漬に
より前処理されねばならない、その場合酸化膜エツジ部におけるベース部分が薄
くなることがある。これにより出来上がったバイポーラトランジスタにおいて特
にエミッターベース断面形状が非常に平坦な場合エミッターコレクタ間ゲイン及
び破壊電圧が減少する。
この発明の課題は、絶縁領域によって境界づけられたエミッターコレクタ構造を
持ち、エミッターコレクタ間破壊電圧が高くかつエミッターコレクタ間ゲインが
改善されたバイポーラトランジスタ構造及びその製造方法を提供することにある
。
これらの課題はこの発明によれば、請求の範囲lに記載のバイポーラトランジス
タ構造および請求の範囲5に記載の製造方法により解決される。
この発明によるバイポーラトランジスタ構造においては、ベース縁部領域をベー
スのその他の部分よりも強くドープするとともにこのベース縁部領域を絶縁領域
に隣接するベースの縁部に配置することによりエミッターコレクタ耐電圧及びゲ
インが著しく向上する。
この発明の範囲内として絶縁領域は第一の部分と第二の部分を含むことができる
。第一の部分はその高さがエミッタ部の範囲における基板の表面を越え、エミツ
タ及びベースに対向しかつ基板の表面に平行しない傾斜側面を備える。絶縁領域
のこの第一の部分は例えばLOGOSプロセス、特にコプレーナプロセスによっ
て形成される。
第一の部分の傾斜側面には側面部スペーサとして第二の部分が設けられる。この
側面部スペーサはベース縁部領域の上部に配置される。この部分はドープされた
絶縁材料よりなり、ベース縁部領域を形成するための拡散源として適する。ドー
プされた絶縁材料としては例えばホウ素−ケイ酸ガラスが適当である。この実施
例ではベース縁部領域はベースの縁部の絶縁領域に対してセルファライニングで
形成される。側面部スペーサがスペーサ技術によって絶縁領域の第一の傾斜側面
にセルファライニングで作られ得るからである。
この発明によるバイポーラトランジスタ構造を作る際にはエミッタ端子を形成す
るためドープされた多結晶シリコン層を形成する前の表面処理に際してそれ以外
の表面が削り取られることがある。しかかしながらベースの縁部はベース縁部領
域によって厚く形成されているので、ベースが薄くなることがなく、従ってエミ
ッターコレクタ耐電圧の弱点部が形成されることはない。
この発明の他の実施態様は他の請求の範囲に記載されている。
以下、この発明の実施例を図を参照して説明する。
図1ないし図4はこの発明によるバイポーラトランジスタ構造であって、そのベ
ース、エミッタ構造が両側において酸化膜縁部によって境界づけられているもの
の製造工程を示し、
図5は完成したバイポーラトランジスタ構造を示し、図6は図5のバイポーラト
ランジスタ構造のVl−Vl線断面を示し、図7は外部スペーサ形トランジスタ
の断面を示す。
例えばp形にドープされているシリコンからなる基板1にマスクした後例えばヒ
素戚いはアンチモンのイオン注入により埋め込みコレクタ層2を形成する(図1
参照)。
この埋め込みコレクタ層2が形成された基板の表面にn形にドープされたエピタ
キシャル層3が形成される。このエピタキシャル層3の比抵抗は、例えば10c
mである。
次いで絶縁構造4が局部酸化プロセスにより形成される。この局部酸化プロセス
としてはよく知られたLOGOSプロセスの変形であるいわゆるコプレーナプロ
セスが適している。コプレーナプロセスではLOGOSプロセスで使用される酸
化膜と窒化膜との間にポリシリコン層が挿入される。絶縁構造4は対向する両側
の側面においてエピタキシャル層3の表面部を境界づけており、この部分に後で
エミッタ及びベースが作られる。絶縁構造4はその高さがシリコンの表面を越え
ている。絶縁構造4はシリコンの表面に向かって傾斜した側面41を備えている
。
コレクタ接触を形成する部分以外をマスクした後イオン注入及びそれに続く拡散
によりコレクタ接触5が形成される(図6参照)、コレクタ接触5はトランジス
タの活性領域の側部に配置される。この部分はトランジスタの活性領域から絶縁
構造42によって絶縁され、エピタキシャル層3の表面から埋め込みコレクタ層
2に迄達している。
適当な部分をマスクした後例えばホウ素を15keVのエネルギーでかつ3×1
0” 01−”のドープ量でイオン注入することにより絶縁構造4の内側に活性
なベース6が形成される(図2参照)。
次いで例えばホウ素−ケイ酸ガラスからなる絶縁層7が全面にわたってかつ一様
に形成される。この絶縁層7の形成は、例えば析出管のボロンガラスから低圧で
気相からの析出(低圧化学気相成長、LPGVD)により行われる。その場合ト
リスチリメチルシリルボラートB (O3i (CHs)s)sが08と共に析
出管に導入される。
側面部スペーサ8は、例えばCHF 3の異方性エッチバックにより側面部41
に形成される。この側面部スペーサ8はホウ素がドープされており、拡散源とし
て適当である(図3参照)。
例えば900℃で、15分間の熱処理によりドープ材、即ちホウ素は側面部スペ
ーサ8から拡散される。その場合側面41に隣接するベース6の縁部のドープ濃
度が局部的に高められる。これによりベース縁部領域61が形成される(図4参
照)。
続いて通常の方法でベース端子11(図6参照)が形成される。このためにp形
にドープされたポリシリコン層が析出され、次いで活性ベース6が不活性ベース
62を介してベース端子11に接続されるように構成される。ベース端子11は
活性ベース6が絶縁構造4によって境界づけされていないベース側に設けられる
。ベース端子11は絶縁層12を析出及びエッチバックすることによって覆われ
る。絶縁層12は活性ベース6及びコレクタ接触5の表面は覆わないようにする
。
次いで全面にわたってn形にドープされたポリシリコン層9が析出される(図4
参照)、構造化によりn形にドープされたポリシリコン層9からエミ・ツタ端子
10が形成される(図5及び図6参照)、このエミッタ端子10は側面部スペー
サ8及び絶縁層12によって境界づけられるシリコン領域を覆っている。さらに
n形にドープされたポリシリコン層9からコレクタ端子13(図6参照)が形成
、される。
例えば1050℃、10秒間の熱処理工程でエミッタ端子10からの拡散により
エミッタ14が活性ベース6の上に形成される。
バイポーラトランジスタ構造のコレクタ15(図5及び図6参照)はエピタキシ
ャル層3の活性ベース6の直ぐ下にある部分に形成されている。コレクタ15は
埋め込みコレクタ層2及びコレクタ接触5を介してコレクタ端子13に接続され
ている(図6参照)、ベース縁部領域61により活性ベース6の縁部を介するエ
ミッタ14とコレクタ15との間の短絡が確実に阻止される(図5参照)。
図5は図6のバイポーラトランジスタ構造のV−V線断面図である0図6は図5
のバイポーラトランジスタ構造の■−■線断面図である0図6に示すバイポーラ
トランジスタ構造は内部スペーサ形トランジスタと呼ばれる0図6において、4
2はコレクタ端子13をトランジスタの活性領域6.14.15から分離する絶
縁構造を示す、43は基板1及びエピタキシャル層3内のバイポーラトランジス
タを隣接の回路素子に対して絶縁する絶縁構造を示す。
製造工程は公知の如くパフシベーシッン膜の全面蒸着、接触孔の開口及びその金
属化により終了する。
図7にはこの発明によるバイポーラトランジスタ構造の他の実施例を示す、この
構造は図6に示されたものとは、例えばn形のポリシリコンからなるエミッタ端
子101がその側面側で側面部スペーサ121によって外部から境界づけられて
いる点で異なる。エミッタ14はエミッタ端子101からの拡散により形成され
る。不活性のベース62は例えばイオン注入により絶縁構造42.43及び側面
部スペーサ121との間に、側面側で活性ベース6に接触するように形成されて
いる。このバイポーラトランジスタ構造は外部スペーサ形トランジスタと呼ばれ
る0図7のv−v線断面は図5で示す断面と同じである。
FIG 3
FIG5
FIG6
FIG 7
田際調査報告
Claims (1)
- 【特許請求の範囲】 1.a)エミッタ(14)、ベース(6)及びコレクタ(15)が基板(1)上 に形成されたエピタキシャル層(3)に垂直方向にこの順番で、かつエミッタ( 14)がエピタキシャル層(3)の表面にくるように設けられ、b)エピタキシ ャル層(3)の表面にエミッタ(14)を覆うエミッタ端子(10)が設けられ 、 c)エミッタ(14)及びベース(6)は少なくともその一方の側面において共 通の絶縁領域(4、8)によって境界づけられており、d)ベース(6)は基板 (1)の表面に対して平行にドープ材プロフィルを有し、従って絶縁領域(4、 8)に隣接するベース(6)の縁部に、ベース(6)のその他の部分より強くド ープされ、かつ絶縁領域(4、8)及びベース(6)のその他の部分以外でエミ ッタ(14)、エミッタ端子(10)及びコレクタ(15)に接するベース縁部 領域(61)が設けられることを特徴とするバイポーラトランジスタ構造。 2.基板(1)及びエピタキシャル層(3)は単結晶シリコンからなり、絶縁領 域(4、8)はSiO2を含んだ請求の範囲1記載のバイポーラトランジスタ構 造。 3.a)絶縁領域(4、8)が少なくとも一つの第一の部分(4)及び第二の部 分(8)を含み、 b)この第一の部分(4)はその高さがエミッタ(14)の範囲におけるエピタ キシャル層(3)の表面の高さを越えており、かつエミッタ(14)及びベース (6)に向かった側に、基板(1)の表面に平行でない傾斜側面(41)を備え 、 c)第二の部分(8)は側面部スペーサとしてベース縁部領域(61)の上側に おいて第一の部分(4)の側面(41)に設けられ、かつドープされた絶縁材料 よりなり、従ってベース縁部領域(61)の形成のための拡散源として適する ことを特徴とする請求の範囲1又は2記載のバイポーラトランジスタ構造。 4.絶縁構造(4、8)の第二の部分(8)がホウ素−ケイ酸塩ガラスからなる 請求の範囲3記載のバイポーラトランジスタ構造。 5.基板の上に検出されたエピタキシャル層に垂直方向に順番に積み重ねられた エミッタ、ベース及びコレクタを備え、このエミッタがエピタキシャル層の表面 にくるとともに、このエピタキシャル層の表面にエミッタを覆うエミッタ端子が 設けられたバイポーラトランジスタ構造の製造方法において、a)ベース(6) 及びエミッタ(14)が少なくともその一方の側面において境界づけられており 、かつこの側面側に基板(1)の表面に対して平行でない傾斜側面(41)を有 する絶縁領域が形成される工程と、b)ベース(6)を形成するためのドーピン グ工程の後でかつエミッタ電極(10)を形成する前にこの傾斜側面(41)に 絶縁材料からなる側面部スペーサ(8)が形成される工程 とを含むことを特徴とするバイポーラトランジスタ構造の製造方法。 6.エミッタ電極(10)がエミッタ(14)の導電形にドープされたポリシリ コン層(9)の全面形成及びそれに続く構造化により形成される請求の範囲5記 載の方法。 7.側面部スペーサ(8)がベース(6)と同一の導電形にドープされており、 この側面部スペーサ(8)からの拡散によりベース(6)の他の部分より強くド ープされたベース縁部領域(61)が形成される請求の範囲5又は6記載の方法 。 8.側面部スペーサ(8)が絶縁材料からなる層(7)の析出及びそれに焼く異 方向性のエッチバックによって形成される請求の範囲5ないし7の一つに記載の 方法。 9.側面部スペーサ(8)がホウ素をドープしたガラスから形成される請求の範 囲5ないし8の一つに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4103898.3 | 1991-02-08 | ||
| DE4103898 | 1991-02-08 | ||
| PCT/DE1992/000045 WO1992014267A1 (de) | 1991-02-08 | 1992-01-27 | Bipolartransistorstruktur und verfahren zu deren herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06505127A true JPH06505127A (ja) | 1994-06-09 |
| JP3255916B2 JP3255916B2 (ja) | 2002-02-12 |
Family
ID=6424687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50390392A Expired - Fee Related JP3255916B2 (ja) | 1991-02-08 | 1992-01-27 | バイポーラトランジスタ構造及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5455185A (ja) |
| EP (1) | EP0570447B1 (ja) |
| JP (1) | JP3255916B2 (ja) |
| DE (1) | DE59209505D1 (ja) |
| WO (1) | WO1992014267A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10310128B4 (de) * | 2003-03-07 | 2006-08-31 | Infineon Technologies Ag | Verfahren zum Erzeugen von Halbleiterzonen mit n-Leitfähigkeit in einem Halbleiterkörper |
| KR101009402B1 (ko) | 2008-11-07 | 2011-01-19 | 주식회사 동부하이텍 | 바이폴라 트랜지스터 및 그의 제조방법 |
| FR3000842B1 (fr) | 2013-01-08 | 2016-07-29 | Stmicroelectronics Rousset | Transistor de selection d'une cellule memoire |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135263A (en) * | 1977-04-28 | 1978-11-25 | Nec Corp | Production of semiconductor device |
| JPS558818A (en) * | 1978-07-03 | 1980-01-22 | Sumitomo Jukikai Envirotec Kk | Washing of precipitated sand in waste water treatment |
| JPS5647703A (en) * | 1979-09-27 | 1981-04-30 | Toshiba Corp | Sodium penetrating device |
| US4263066A (en) * | 1980-06-09 | 1981-04-21 | Varian Associates, Inc. | Process for concurrent formation of base diffusion and p+ profile from single source predeposition |
| NL8103032A (nl) * | 1980-08-04 | 1982-03-01 | Fairchild Camera Instr Co | Werkwijze voor het vervaardigen van een snelwerkende bipolaire transistor en transistor vervaardigd volgens deze werkwijze. |
| JPS58141564A (ja) * | 1982-02-17 | 1983-08-22 | Nec Corp | バイポ−ラ・トランジスタ |
| EP0170250B1 (en) * | 1984-07-31 | 1990-10-24 | Kabushiki Kaisha Toshiba | Bipolar transistor and method for producing the bipolar transistor |
| EP0409370A3 (en) * | 1985-05-07 | 1991-02-27 | Nippon Telegraph And Telephone Corporation | Bipolar transistor |
| JPH01134970A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5289024A (en) * | 1990-08-07 | 1994-02-22 | National Semiconductor Corporation | Bipolar transistor with diffusion compensation |
-
1992
- 1992-01-27 JP JP50390392A patent/JP3255916B2/ja not_active Expired - Fee Related
- 1992-01-27 US US08/098,299 patent/US5455185A/en not_active Expired - Fee Related
- 1992-01-27 WO PCT/DE1992/000045 patent/WO1992014267A1/de not_active Ceased
- 1992-01-27 EP EP92904270A patent/EP0570447B1/de not_active Expired - Lifetime
- 1992-01-27 DE DE59209505T patent/DE59209505D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5455185A (en) | 1995-10-03 |
| DE59209505D1 (de) | 1998-10-29 |
| WO1992014267A1 (de) | 1992-08-20 |
| JP3255916B2 (ja) | 2002-02-12 |
| EP0570447B1 (de) | 1998-09-23 |
| EP0570447A1 (de) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003510842A (ja) | トレンチゲート半導体デバイスの製造方法 | |
| JPS62156869A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| KR100401036B1 (ko) | 에스오아이상에서자기정렬된수직바이폴라트랜지스터제조방법 | |
| US5629554A (en) | Semiconductor device with a bipolar transistor formed in a layer of semiconductor material provided on an insulating substrate | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| JP3781087B2 (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JP3242000B2 (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JPH09186170A (ja) | バイポーラトランジスターの製造方法 | |
| EP0619612B1 (en) | Method of manufacturing a semiconductor device having a bipolar transistor | |
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| KR100402143B1 (ko) | 반도체몸체의제조방법 | |
| JP2751336B2 (ja) | 半導体装置の製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| KR0132837B1 (ko) | 도판트의 농도가 다른 도전층으로 구성된 스토리지전극을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
| JPH0831843A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS60241249A (ja) | 半導体装置 | |
| JPH02256242A (ja) | 半導体装置およびその製造方法 | |
| JPH05243247A (ja) | 半導体装置およびその製造方法 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| JPS6060761A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0824130B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |