JPH0650738B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0650738B2
JPH0650738B2 JP2003870A JP387090A JPH0650738B2 JP H0650738 B2 JPH0650738 B2 JP H0650738B2 JP 2003870 A JP2003870 A JP 2003870A JP 387090 A JP387090 A JP 387090A JP H0650738 B2 JPH0650738 B2 JP H0650738B2
Authority
JP
Japan
Prior art keywords
region
regions
semiconductor substrate
charged particles
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003870A
Other languages
English (en)
Other versions
JPH03209726A (ja
Inventor
明彦 大澤
嘉朗 馬場
光彦 北川
哲次郎 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003870A priority Critical patent/JPH0650738B2/ja
Priority to KR1019910000314A priority patent/KR940002916B1/ko
Publication of JPH03209726A publication Critical patent/JPH03209726A/ja
Priority to US07/959,465 priority patent/US5250446A/en
Publication of JPH0650738B2 publication Critical patent/JPH0650738B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/128—Proton bombardment of silicon

Landscapes

  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はライフタイムが制御される半導体装置及びそ
の製造方法に関する。
（従来の技術） 荷電粒子の照射による局所的なライフタイムの制御技術
にプロトン（陽子）照射技術が知られている。この技術
は、半導体基板内にプロトンを注入したとき、プロトン
の停止領域に多量の結晶欠陥が形成される現象を利用
し、局所的にキャリアのライフタイムを短くする技術で
ある。
プロトンの加速エネルギーを変化させ、基板表面からプ
ロトンが停止するまでの深さを調節する。これにより、
ディープレベル（伝導帯Ｅｃから０．３９ｅＶ低いレベ
ル）の結晶欠陥密度が第４図のプロファイルに示すよう
になる。第４図中のＡはプロトンの停止領域である。す
なわち、多量の結晶欠陥が存在する領域Ａを任意に局在
化することができる。
このような技術により、例えば低電圧でオンする高速ス
イッチング素子が実現される。第５図は従来の高速スイ
ッチング用のダイオードの構成を示す断面図である。Ｎ
型の不純物が高濃度に導入されたＮ＋型のシリコン基板
31上に低濃度のＮ型のＮ−エピタキシャル層32が形成さ
れている。このエピタキシャル層32の一部表面領域に高
濃度のＰ型のＰ＋型領域33が形成されている。
このダイオードに、順方向電圧を印加した場合、オン状
態になる。次に、このダイオードに適当な逆方向電圧を
印加した場合、オフ状態に変わる。このオフ状態のとき
にはＰ型とＮ型の接合付近に図中破線で示すように空乏
領域34が広がる。ところが、このオフ状態のなり始めに
は空乏領域34にわずかにキャリヤが残留する。このキャ
リヤの存在によって、このダイオードのスイッチング動
作が緩慢になる。
そこで、上記空乏領域34が形成されるＰＮ接合付近にプ
ロトンを導入して、多量の結晶欠陥によるキャリヤのト
ラップ領域35を形成する。これにより、オフ状態のなり
始めに空乏領域34に存在する残留キャリヤをトラップす
る。シリコン内へのプロトンのイオン注入は局所的に結
晶欠陥領域を形成できるため、素子の抵抗成分にはほと
んど影響を与えない。
このように、基板からの所定の深さに多量の結晶欠陥領
域を局所的に形成し、キャリヤのライフタイムを制御す
ることによって、高速スイッチングでしかも低電圧でオ
ンする素子が得られる。この技術はトランジスタやサイ
リスタ等、ＰＮ接合を有する種々の素子に応用できる。
ところで、プロトン照射によるライフタイム制御技術の
基本的なパラメータとなるのは、プロトンの加速電圧と
ドーズ量（基板への照射量）の２種類である。上記加速
電圧が決定すればシリコン内でのプロトンの停止領域が
設定され、ドーズ量が決定すればプロトンの停止領域の
結晶欠陥密度が設定される。このため、加速電圧とドー
ズ量を固定した基板表面への１回のプロトン照射では、
上記第４図に示されるように、結晶欠陥領域Ａが１領域
のみ形成されるだけである。
従って、基板表面からの深さ方向に多くのＰＮ接合を有
するサイリスタ等、ライフタイムを制御すべく２箇所以
上の結晶欠陥領域の形成を要する素子については、その
結晶欠陥領域の所望数だけ加速電圧を変えてプロトンを
照射する必要がある。しかしながら、何度もプロトンを
照射すると工程数が増加し、コスト的にも高くなり、生
産性も悪くなる。
（発明が解決しようとする課題） このように、従来では、２箇所以上の結晶欠陥領域を形
成する必要がある素子には、その結晶欠陥領域の所望数
だけ加速電圧を変えてプロトンを照射する必要がある。
この結果、工程数が増加し、コスト的にも高くなり、生
産性が悪くなるという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、工程数を増加させずに複数のライフ
タイムの異なる領域が形成される半導体装置及びその製
造方法を提供することにある。
［発明の構成］ （課題を解決するための手段） この発明の半導体装置は、電荷量を質量で割った値がほ
ぼ同値の２種類以上の荷電粒子が半導体基板内に導入さ
れ、この半導体基板の表面から深さ方向に３種類以上の
ライフタイムの異なる領域が形成される。
この発明の半導体装置の製造方法は質量分析器を備えた
荷電粒子加速装置を用い、電荷量を質量で割った値がほ
ぼ同値の２種類以上の荷電粒子が混合された混合荷電粒
子を所定の加速電圧及びドーズ量で半導体基板内に注入
することにより、前記半導体基板の表面から深さ方向に
３種類以上のライフタイムの異なる領域を形成する。
（作用） この発明では、電荷量を質量で割った値がほぼ同値の２
種類以上の電荷粒子、すなわち、水素分子イオン（Ｈ２
＋）と重水素イオン（Ｄ＋）が混合された混合荷電粒子
を荷電粒子加速装置により加速させる。その際、上記加
速装置に備えられている質量分析器ではこのＨ２ ＋とＤ
＋を分離できないため、Ｈ２ ＋とＤ＋の両荷電粒子共に
加速される。そして、Ｈ２ ＋は基板に衝突したときに２
Ｈ＋（２つの水素イオン）になる。シリコン内部ではＨ
＋とＤ＋の飛程が異なることにより、１回のプロトン照
射工程で基板内に多量の結晶欠陥を含む領域が２箇所形
成される。この結果、半導体基板の表面から深さ方向に
３種類以上のライフタイムの異なる領域が形成される。
（実施例） 以下、図面を参照してこの発明を実施例により説明す
る。
第１図はこの発明の一実施例による半導体装置であり、
高速スイッチング用のダイオードの構成を示す断面図で
ある。Ｎ型の不純物が高濃度に導入されたＮ＋型のシリ
コン半導体基板11上に低濃度のＮ型のＮ−エピタキャル
層12が形成されている。このエピタキシャル層12の一部
表面領域に高濃度のＰ型のＰ＋領域13が形成されてい
る。
このようなダイオードにキャリヤのライフタイムを制御
するため、プロトンが導入されている。すなわち、ＰＮ
接合付近には重水素イオン（Ｄ＋）が導入され、多量の
結晶欠陥を含む結晶欠陥領域14が形成されている。さら
に、Ｎ＋型のシリコン基板11内の所定の深さには水素イ
オン（Ｈ＋）が導入され、結晶欠陥領域15が形成されて
いる。
この発明では、上記結晶欠陥領域14，15は、１回のプロ
トン照射工程で形成される。ここで、Ｈ＋はＤ＋の結晶
欠陥領域14を通過して結晶欠陥領域15を形成することに
なる。これにより、Ｈ＋はＤ＋の結晶欠陥領域14を散乱
させ、この結晶欠陥領域14が過度に局所的に形成されな
いように寄与する。以下、その製造方法について説明す
る。
第２図は荷電粒子加速装置を示す構成図である。21はイ
オン発生装置、22は例えば磁石を用いた質量分析器、23
は粒子加速領域、24は照射領域、そして、25はイオンが
照射されるシリコン半導体基板である。
このような構成の荷電粒子加速装置を用い、電荷量を質
量で割った値（ｅ／ｍ）がほぼ同値の２種類以上の荷電
粒子が混合された混合荷電粒子を基板に照射すること
で、多量の結晶欠陥領域を２箇所以上形成する。
すなわち、この発明では、Ｈ２ ＋（水素分子イオン）Ｄ
＋（重水素イオン）の混合荷電粒子を第２図中のイオン
発生装置21から発生させる。Ｈ２ ＋とＤ＋のｅ／ｍの値
はほぼ同一である。よって、質量分析器22ではＨ２ ＋と
Ｄ＋は分離できず、両者共に粒子加速領域23において加
速される。他の元素はｅ／ｍの値がＨ２ ＋やＤ＋と大き
く異なるため、質量分析器22により分離される。この結
果、Ｈ２ ＋とＤ＋以外の元素は加速されないので、基板
25上に照射されるのはＨ２ ＋とＤ＋の２種類になる。
このような照射過程において、Ｈ２ ＋における水素原子
どうしの結合は弱いため、Ｈ２ ＋は基板に衝突した瞬間
にＨ＋＋Ｈ＋になる。これにより、Ｄ＋及びＨ＋の両イ
オンは基板25に注入される。Ｄ＋とＨ＋はシリコン内で
は飛程が異なるため、同じ加速電圧で注入してもシリコ
ン内での停止領域は区別される。従って、基板25の表面
から深さ方向に多量の結晶欠陥を含む領域を２箇所形成
することができる。
第３図は、第２図の荷電粒子加速装置を用いてＨ２ ＋と
Ｄ＋の２種類のイオンを加速電圧５ＭｅＶで加速し、ド
ーズ値１×１０１３ｃｍ−２（Ｈ＋とＤ＋を合わせた
値）で比抵抗２Ωｃｍ、Ｎ型、面方位（１００）のシリ
コン半導体基板に照射した場合のディープレベル（伝導
全Ｅｃから０．３９ｅＶ低いレベル）における結晶欠陥
密度のプロファイルである。
この図に示されるように、結晶欠陥密度が高い領域が
Ａ，Ｂと２つ形成されている。このような領域は荷電粒
子の停止領域とほぼ一致する。つまり、領域ＡはＤ＋の
停止領域であり、領域ＢはＨ２ ＋の停止領域である。前
述したように、Ｄ＋及びＨ＋の両プロトンは同じ加速電
圧で注入しても、シリコン内では飛程が異なる。従っ
て、Ｈ＋はＤ＋の停止領域領域Ａを通過して領域Ｂに停
止する。Ｈ＋が領域Ａを通過することによって、Ｄ＋を
散乱させ、領域Ａ付近に過度に局所的になるのを防いで
いる。この結果、半導体基板の表面から深さ方向に上記
領域Ａ，Ｂと、その間を挟む領域Ｃの３種類のライフタ
イムの異なる領域が形成される。
この発明の実施例方法によれば、第１図の実施例装置の
ダイオードはもとより、基板表面からの深さ方向に多く
のＰＮ接合を有するサイリスタ等、ライフタイムを制御
すべく２箇所以上の多量の結晶欠陥領域の形成を要する
種々の素子に応用できる。そのような素子には、Ｈ２ ＋
の停止領域ＢもＰＮ接合付近のキャリヤのトラップ領域
として寄与することも可能である。
この結果、結晶欠陥領域の所望数だけ加速電圧を変えて
プロトンを照射する必要がなくなり、半導体装置の製造
工程数の短縮、コスト低減化が図れる。
［発明の効果］ 以上説明したようにこの発明によれば、工程数を増加さ
せずに複数のライフタイムの異なる領域が形成される半
導体装置及びその製造方法が提供できる。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置の構成を
示す断面図、第２図はこの発明の一実施例による半導体
装置の製造方法を説明するための構成図、第３図はこの
発明の方法によって形成されるディープレベルにおける
結晶欠陥の分布図、第４図は従来の方法によって形成さ
れるディープレベルにおける結晶欠陥の分布図、第５図
は従来の高速スイッチング用のダイオードの構成を説明
するための断面図である。 11，25……シリコン半導体基板、12……Ｎ−エピタキシ
ャル層、13……Ｐ＋領域、14，15……結晶欠陥領域、21
……イオン発生装置、22……質量分布器、23……粒子加
速領域、24……照射領域。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】電荷量を質量で割った値がほぼ同値の２種
    類以上の荷電粒子が半導体基板内に導入され、この半導
    体基板の表面から深さ方向に３種類以上のライフタイム
    の異なる領域が形成されたことを特徴とする半導体装
    置。
  2. 【請求項２】質量分析器を備えた荷電粒子加速装置を用
    い、電荷量を質量で割った値がほぼ同値の２種類以上の
    荷電粒子が混合された混合荷電粒子を所定の加速電圧及
    びドーズ量で半導体基板内に注入することにより、前記
    半導体基板の表面から深さ方向に３種類以上のライフタ
    イムの異なる領域を形成することを特徴とする半導体装
    置の製造方法。
  3. 【請求項３】前記混合荷電粒子は水素分子イオン（Ｈ２
    ＋）と重水素イオン（Ｄ＋）を含んでいることを特徴と
    する請求項２記載の半導体装置の製造方法。
JP2003870A 1990-01-11 1990-01-11 半導体装置及びその製造方法 Expired - Fee Related JPH0650738B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003870A JPH0650738B2 (ja) 1990-01-11 1990-01-11 半導体装置及びその製造方法
KR1019910000314A KR940002916B1 (ko) 1990-01-11 1991-01-11 반도체장치 및 그 제조방법
US07/959,465 US5250446A (en) 1990-01-11 1992-10-09 Method of manufacturing a semiconductor device by forming at least three regions of different lifetimes of carriers at different depths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003870A JPH0650738B2 (ja) 1990-01-11 1990-01-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH03209726A JPH03209726A (ja) 1991-09-12
JPH0650738B2 true JPH0650738B2 (ja) 1994-06-29

Family

ID=11569227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003870A Expired - Fee Related JPH0650738B2 (ja) 1990-01-11 1990-01-11 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US5250446A (ja)
JP (1) JPH0650738B2 (ja)
KR (1) KR940002916B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146113B2 (ja) * 1994-08-30 2001-03-12 シャープ株式会社 薄膜トランジスタの製造方法および液晶表示装置
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5883403A (en) * 1995-10-03 1999-03-16 Hitachi, Ltd. Power semiconductor device
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US20020031920A1 (en) 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3488599B2 (ja) * 1996-10-17 2004-01-19 株式会社東芝 半導体装置
US6071751A (en) * 1997-04-28 2000-06-06 Texas Instruments Incorporated Deuterium sintering with rapid quenching
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
EP2172976A3 (en) * 1998-09-10 2010-05-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor Device
JP2001177114A (ja) * 1999-12-17 2001-06-29 Fuji Electric Co Ltd 半導体装置
US6521977B1 (en) * 2000-01-21 2003-02-18 International Business Machines Corporation Deuterium reservoirs and ingress paths
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
DE10048345A1 (de) * 2000-09-29 2002-05-16 Eupec Gmbh & Co Kg Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP4858527B2 (ja) * 2008-11-10 2012-01-18 トヨタ自動車株式会社 半導体装置の製造方法
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1420065A (en) * 1972-01-31 1976-01-07 Mullard Ltd Methods of manufacturing semiconductor bodies
NL7901139A (nl) * 1978-02-13 1979-08-15 Dearnaley G Werkwijze voor de vervaardiging van uit galliumarsenide bestaande inrichtingen.
JPS592185B2 (ja) * 1980-02-04 1984-01-17 日本電信電話株式会社 半導体基体内への絶縁領域の形成法
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
JPS61166032A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 半導体基板
US4752818A (en) * 1985-09-28 1988-06-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device with multiple recombination center layers
EP0343369A1 (de) * 1988-05-19 1989-11-29 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Thyristors

Also Published As

Publication number Publication date
KR910015007A (ko) 1991-08-31
KR940002916B1 (ko) 1994-04-07
US5250446A (en) 1993-10-05
JPH03209726A (ja) 1991-09-12

Similar Documents

Publication Publication Date Title
US5250446A (en) Method of manufacturing a semiconductor device by forming at least three regions of different lifetimes of carriers at different depths
US6168981B1 (en) Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices
US20200381515A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR102206507B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
Rimini Ion implantation: basics to device fabrication
US3515956A (en) High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
US6504230B2 (en) Compensation component and method for fabricating the compensation component
US3971059A (en) Complementary bipolar transistors having collector diffused isolation
US3562022A (en) Method of doping semiconductor bodies by indirection implantation
CN107408576A (zh) 半导体装置及半导体装置的制造方法
US4004950A (en) Method for improving the doping of a semiconductor material
JPH03171777A (ja) 半導体装置
US9054035B2 (en) Increasing the doping efficiency during proton irradiation
TWI553714B (zh) 半導體裝置之製造方法
US3615875A (en) Method for fabricating semiconductor devices by ion implantation
KR100196488B1 (ko) 실리콘내에 n-형 또는 p-형 확산을 억제하기 위해 게르마늄의 전자 특성을 적용하는 방법
US4318750A (en) Method for radiation hardening semiconductor devices and integrated circuits to latch-up effects
JPS62298120A (ja) 半導体装置およびその製造方法
US3881963A (en) Irradiation for fast switching thyristors
JP3210013B2 (ja) 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法
CA1085964A (en) Irradiation for rapid turn-off reverse blocking diode thyristor
EP1298717A1 (en) Method for manufacturing a semiconductor device having a pn junction area
US4167425A (en) Method for producing lateral bipolar transistor by ion-implantation and controlled temperature treatment
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
EP0032386A2 (en) A method for tailoring forward voltage drop (VTM) switching time (tq) and reverse-recovery charge (Qrr) in a power thyristor using nuclear particle and electron irradiation

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees