JPH0650775B2 - 半導体デバイス - Google Patents

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 この発明は、一般的にはマイクロエレクトロニクス・デ
バイスに関し、より詳しくは、位相コヒーレンス長のオ
ーダーまたはそれ以下の極く小さい寸法をもつメソスコ
ピック(mesoscopic)デバイスに関する。

Ｂ．従来の技術 最近のＶＬＳＩ製造技術の進歩により、サブミクロン寸
法の固体デバイスを製造することが可能になってきた。
マイクロエレクトロニクス・デバイスの輸送特性と動作
特性は、そのようなデバイスが原子の寸法に近付いてゆ
くにつれて、相当に変化すると期待されている。「メソ
スコピック」とは、位相コヒーレンス長のオーダーの寸
法をもつデバイスを示すための造語であり、位相コヒー
レンス長とは、キャリアが、非弾性または磁性散乱によ
って位相記憶を失う前に進む距離である。

古典的な輸送モデルは、メソスコピック・デバイス中に
生じる量子力学的輸送を考慮していないことが明らかに
なってきた。多くの散乱部位を含む大きいデバイスで
は、測定されたコンダクタンスが、生じる全ての散乱の
平均を反映する。これとは対照的に、小さいデバイス
（ＬＬφ）では、実際的な結果をもたらすように散乱
を平均するには、散乱に提供される散乱部位が少な過ぎ
る。これらの小さいデバイスおいては、散乱の微細な出
来事が、デバイス特性に大きい影響を及ぼす。そして、
サンプルの散乱部位の特定の分布が、電子をして、異な
る風に量子干渉を起こさせる。この量子干渉が、リング
形状の微細構造に周期的な磁気コンダクタンス振動をも
たらし、線状微細構造に非周期的擾乱をもたらす。しか
し、これらのメソスコピック・デバイスは、従来技術の
ＶＬＳＩデバイスで現在製造されているデバイスよりも
はるかに小さいという訳ではない。このことは、ＶＬＳ
Ｉデバイスが小さくなってゆくにつれて、その動作特性
が、メソスコピック現象によって、おそらくは有害の影
響を受けるであろうことを示唆する。

最近になって、直径約１μｍ程度の小さい円筒体及びリ
ングにおける磁束周期的抵抗振動を理論的に予測し実験
的に観察することによって、多大の関心が引き起こされ
ている。例えば、Ｃ．Ｐ．Ｕｍｂａｃｈ他による、Phys
ical Review B,Volume 30,Number 7,October 1,1984,pp
4048-4051の「小さい、擬似１次元通常金属リング及び
ラインの磁気抵抗(Magnetoresistance of Small,Quasi
One-dimentional,Normal-Metal Rings and Lines)」と
題する論文は、低温で測定された非常に小さいリング及
び線の磁気抵抗振動における非周期的擾乱を最初に報告
したものである。Ｒ．Ａ．Ｗｅｂｂ、Ｓ．Ｗａｓｈｂｕ
ｒｎ、Ｃ．Ｐ．Ｕｍｂａｃｈ及びＲ．Ｂ．Ｌａｉｂｏｗ
ｉｔｚによるPhys.Rev.Letter542696(1985)は、小さい
リング中の磁束量子ｈ／ｅ中の磁性抵抗振動周期を初め
て観察したことを述べている。

より最近になって、文献中に、量子干渉効果に基づくデ
バイスがあらわれ始ている。例えば、米国特許第４５５
０３３０号公報は、導電経路中の電子の平均自由行程の
数倍のオーダーの経路長をもつ二股分岐導電経路を使用
して構成されたメソスコピック干渉計を教示する。これ
においては、その導電経路のうちの１つにゲート電圧を
印加すると、その経路のある電子の波長が変化するとい
うものである。その変化した波長によって引き起こされ
た２つの導電経路中の電子行程の位相差によって、干渉
効果が生じ、デバイスのコンダクタンスに制御可能な偏
差がもたらされる。

Ｓ．ＤａｔｔａによるApplied Physics Letter Vol.48,
No.7,1986,pp.487-489の「大きい量子干渉効果のための
提案的構造(Proposed Structure for Quantum Interfer
ence Effects)」と題する論文は、２つの平行な井戸中
の波長のを変化させることによって引き起こされた位相
差から生じる量子干渉にも基づくメソスコピック・リン
グ・デバイスについて述べている。この刊行物による
と、このデバイス構造は、ＡｌＧａＡｓバリアによって
隔てられた２つの平行なＧａＡｓ量子井戸からなる。こ
のデバイスを通る電流は、２つの平行な井戸の間の量子
干渉によって決定され、その電流は、２つの平行な量子
井戸中の波長の差を変化させる第３の端子によって制御
することができる。

Ｃ．発明が解決しようとする課題 この第１の発明の目的は、メソスコピック現象に基づく
新規なマイクロエレクトロニクス・デバイスを提供する
ことにある。

この発明の主要な目的は、新規な極小固体デバイスを提
供することにある。

この発明の別の目的は、ＶＬＳＩ回路に組み込むように
適合可能な新規な固体デバイスを提供することにある。

この発明のさらに他の目的は、ＶＬＳＩ製造技術を使用
して容易に製造することができる固体デバイスを提供す
ることにある。

Ｄ．課題を解決するための手段 上記目的は、次のような特徴をもつ新規なメソスコピッ
ク・デバイス構造を提供することによって達成される。
すなわち、そのデバイスにおいて、さまざまのエネルギ
・レベルでの位相を変化させる散乱部位が、導電チャネ
ルの近傍に配置され、チャネル中のキャリアは、メソス
コピック・デバイスの絶縁ゲートに十分に大きい電圧が
印加されていない場合、ポテンシャル・バリアによって
分離されて、位相変更散乱部位と実質的な相互作用をも
たない。そして、その絶縁ゲートにおける電位を調節す
ることによって、チャネルに沿って局所化された電界が
印加され、位相変更散乱部位と相互作用を生じるように
チャネル中のキャリアのアクセスが制御され、以てチャ
ネルのコンダクタンスが制御可能に変更される。

Ｅ．実施例 第１図を参照すると、導電チャネル１６と、チャネル１
６と物理的に近傍にあり、散乱性材料からなる薄い部分
２０をもつ絶縁層３０と、導電ゲート４０をもつメソス
コピック位相コヒーレント長デバイス１が示されてい
る。メソスコピック・デバイス１の寸法は、チャネル１
の位相コヒーレント長よりも小さいかまたは、それに相
当する。メソスコピック・デバイス１は、好適には、ソ
ース領域１２と、ドレイン領域１４と、ソース１２及び
ドレイン１４の間に配置された導電チャネル１６をもつ
シリコン基板１０から構成される。この導電チャネル１
６は、ゲート４０上のＤＣバイアス電圧の印加の下でシ
リコン基板１０の表面上に形成される２次元的電子ガス
でもよい。ゲート４０は、アルミニウムなどの導電材料
からなっていてよい。導電チャネル１６と物理的に近接
する薄い部分２０は、好適にはシリコン・カーバイド
（ＳｉＣ）または、基板材料１０自体よりも比較的大き
いバンドギャップをもつ他の適当な材料からなり、Ｓｉ
Ｃ部分２０のバンドギャップ内部の異なるエネルギ・レ
ベルに位相変更散乱部位が形成されるように、砒素また
は硼素などの材料でドープされ、よってそのエネルギ・
レベルは、導電チャネル１６のフェルミ・レベルよりも
高くなる。薄い部分２０及びチャネル１６を導電ゲート
４０から分離する絶縁層３０は、好適には、例えばドー
プしていないシリコン・カーバイドまたはダイヤモンド
のような絶縁材料などの、薄い部分２０よりもバンドギ
ャップが高いかまたはそれに相当する大きいバンドギャ
ップの材料からなる。静止モードでは、薄い部分２０に
よって確立されるポテンシャル・バリアが、位相変更散
乱部位２５をチャネル１６中のキャリアから実質的に分
離する。

あるいは、薄い部分２０と、位相変更散乱部位を含む薄
い層７０は、大きいスピン軌道散乱をもたらす材料、す
なわち、金などの大きい原子番号をもつ材料か、電子ト
ラップ・すなわちサーフィス・ステートを含む材料か、
例えばニッケルまたは鉄などの常磁性及び強磁性材料を
含む磁性材料か、好適にはイオン打ち込みによって形成
される、弾性散乱部位の固有の分布をもつ材料のどれか
であるか、それらを含む材料でもよい。尚、層２０及び
７０は、連続的な層として示されているけれども、アイ
ランドまたは不連続層の一部でもよく、そのような位相
変更散乱部位２５及び７５は、そのような散乱材料のラ
ンダムに配置された原子の形態で配置されていてもよ
い。

本発明に従う他の構成も可能であって、それは、よく知
られたＶＬＳＩ製造技術を用いて容易に製造することが
できる。

第４図を参照すると、第１図の代替実施例が示されてい
る。第４図においても、第１図と同様に、基板１０によ
って支持されるメソスコピック・デバイス１は、ソース
１２と、ドレイン１４と、導電チャネル１６と、絶縁層
３０と、導電ゲート４０を有する。しかし、これにおい
ては、チャネル１６に亙って配置された散乱材料の薄い
部分２０のかわりに、そのような散乱材料の散乱部位２
５がチャネル１６に沿って端部１５に配置される。この
構成では、静的状態において、散乱部位２５はチャネル
１６の外側にあり、チャネル１６中のキャリアとは実質
的な散乱相互作用が存在しない。そして、ゲート４０の
電位が増大して縁の電界と導電チャネルが拡がり、散乱
部位２５とキャリアの間のポテンシャル・バリアに打ち
勝つとき、チャネル１６中のキャリアが位相変更散乱部
位と接触して相互作用するようになり、以て第４図の実
施例のチャネル１６の導電性が制御可能に変更される。

第２Ａ図を参照すると、メソスコピック・リング構造の
典型的な磁気コンダクタンス周期的振動が示されてお
り、第２Ｂ図を参照すると、メソスコピック・ライン構
造における非周期的磁気コンダクタンス擾乱が示されて
いる。そのようなメソスコピック・デバイスの磁気コン
ダクタンス振動の振幅は、次の式で与えられる。

ΔＧ（ｅ^２／ｈ）（Ｌφ／Ｌ）^２ ここで、Ｇは磁気コンダクタンス、ｅは、電子の電荷、
Ｌφは、位相コヒーレンス長、Ｌはデバイスの寸法であ
る。原理的には、振動の振幅は、Ｌφ／Ｌが増加するに
つれて、非限定的に増加する。ＧａＡｓ／ＡｌＧａＡｓ
ヘテロ構造リングでは、ΔＧ／Ｇ２０％が報告されて
いる。より詳しく述べると、第４図の実施例で散乱部位
２５を形成する、例えば薄いＮｉ層などの常磁性材料を
使用した本発明に従うと、デバイス１のチャネル１６は
ゲート４０上のゼロ・バイアスまたは適当なＤＣバイア
スで所与のコンダクタンスをもつ。このバイアス・モー
ドでは、位相変更散乱部位２５はチャネル１６中のキャ
リアと実質的な相互作用の関係になく、デバイスは、リ
ングとラインのそれぞれの構造の場合において、第２Ａ
図及び第２Ｂ図のそれぞれの場合において、振動磁気コ
ンダクタンス曲線の状態１７にある。ゲート４０におけ
る信号によるポテンシャルの上昇により、チャネル１６
中のキャリアのエネルギ・レベルが上昇され、このこと
はキャリアを位相変更散乱部位２５との実質的な相互作
用状態へと移行させ、以てチャネル１６の導電性を制御
可能に変更してデバイスを第２Ａ図及び第２Ｂ図の破線
の磁気コンダクタンス曲線の状態１８へ移行させる。換
言すると、メソスコピック・デバイス１のチャネル１６
中の導電性の変化は、絶縁されたゲート４０におけるポ
テンシャルによって制御される。ゲート４０での電位を
調節することによって、チャネル３０に沿う絶縁層３０
上に局所化された電界が印加され、位相変更散乱部位２
５と相互作用するために、チャネル１６中のキャリアの
アクセスが制御される。チャネル１６中のキャリアは、
薄い層２０によって確立されるポテンシャル・バリアの
ために、ゲート４０に十分に大きい電圧がない場合、位
相変更散乱部位２５と実質的な相互作用を行うことがで
きない。

第３図を参照すると、第２の好適な実施例が示されてい
る。本発明に従うと、基板５０によって支持される、位
相コヒーレンス長デバイス１は、基板５０よりも比較的
バンドギャップが大きいバリア層６０によって、位相変
更散乱部位７５を含む薄い層７０から分離された導電チ
ャネル５６をもち、導電ゲート９０は、バリア層６０よ
りも高いバンドギャップをもつ大きいバンドギャップの
材料８０によって層７０から分離されている。また、第
１図の好適な実施例と同様に、第２の実施例のデバイス
１の寸法も、チャネル５６の位相コヒーレンスよりも小
さいかそれに相当する。デバイス寸法上のこの制約は、
基板１０として使用される材料の選択に依存し、例え
ば、ＧａＡｓの場合、位相コヒーレンス長は、７７℃で
１μｍのオーダーである。この制約はまた温度の関数
で、一般的に温度が減少するにつれて緩和される。

本発明に従うデバイス１は、光学的及び電子ビーム・リ
ソグラフ技術や、分子線エピタキシャル被膜付着や、抵
抗性源または電子ビーム銃源を用いた熱的蒸着などの既
知のＶＬＳＩ製造技術を利用して形成することができ
る。第３図のメソスコピック・デバイス１は、好適に
は、ドレイン５４と、ソース５２と、ドレイン５４及び
ソース５２の間に配置された導電チャネル５６をもつガ
リウム砒素基板５０で製造することができる。バリア層
６０は、好適には好適には、導電チャネル５６をもつア
ルミニウム・ガリウム砒素で形成され、そのとき導電チ
ャネル５６は、アルミニウム・ガリウム砒素６０と、ガ
リウム砒素５０のヘテロ接合構造の界面に形成された２
次元電子ガスである。好適には、Ｎｉなどの磁性原子の
単層が薄い層７０中の位相変更散乱部位７５を形成し、
その位相変更散乱部位７５は、バリア層６０によって確
立されるチャネル５６中のキャリアから実質的に分離さ
れる。大きいバンドギャップの材料８０は、ＳｉＯ_２な
どの絶縁材料であってよく、これは、アルミニウムなど
の導電材料からなるゲート９０を分離するように働く。

ゲート９０に適切に印加されたＤＣバイアス電圧によっ
てチャネル５６中に導電経路が確立された後、デバイス
１の動作には、チャネル・キャリアをして薄い層７０中
の位相変更散乱部位７５と実質的に相互作用をさせるに
は不十分であるが、それに近いエネルギ・レベルにチャ
ネル・キャリアを初期的に設定するようにゲート９０を
バイアスする必要がある。この分離は、バリア層６０に
よって確立されるポテンシャル・バリアによって達成さ
れる。ゲート９０に対する小さい信号電圧の追加的印加
により、チャネル５６中のキャリアのエネルギが高めら
れ、キャリアが、位相変更散乱部位７５との位相変更的
な衝突を生じるようになる。この追加的な位相変更散乱
部位７５との相互作用によってもたらされるチャネル５
６中のキャリア中の正味の量子干渉の変化が、チャネル
５６の導電率の制御された変化をもたらし、これは、信
号利得に変換可能であり、また、デバイス１にスイッチ
をもたらすことも可能である。

尚、位相変更散乱部位２５が第１図及び第４図の実施例
では薄い層２０に含まれるものとして示され説明されて
いるけれども、散乱部位２５は、ゲート４０に信号電圧
を印加したときに、チャネル１６と散乱部位２５の間に
実質的な衝突が生じるように散乱部位２５が導電チャネ
ル１６に物理的に近接してありさえすればよい、という
ことを理解されたい。

また、この好適な実施例では、ポテンシャル・バリア
は、バリア層２０、６０によって確立されるものとして
示され説明されているけれども、ポテンシャル・バリア
の他の実現手段も適用可能である。例えば、第１図の絶
縁層３０及びバリア層２０を、金属ゲート４０と基板１
０との間に自然に形成されるショットキ・バリアで置き
換えてもよい。さらに、散乱部位２５は、前述の散乱性
材料の、ランダムに配置された原子の態様で配置されて
いてもよい。

さらに、キャリアという用語で位相コヒーレンス長デバ
イス１の動作を示し説明してきたけれども、この分野の
当業者には、チャネル１６、５６はｐドープトと、ｎド
ープトのどちらでもよく、そのようなチャネル１６、５
６中のキャリアは、正孔でもよく電子でもよいことが理
解されるであろう。

さらにまた、基板１０、５０は、好適な実施例ではＳｉ
またはＧａＡｓなどの半導体材料として示され説明され
ているけれども、III−Ｖ族化合物及び金属などの他の
適当な材料を使用することができる。

Ｆ．発明の効果 以上説明したように、この発明によれば、メソスコピッ
ク現象に基づく新規なマイクロエレクトロニクス・デバ
イスが提供される。

【図面の簡単な説明】

第１図は、本発明に従う位相コヒーレンス長デバイス構
造の概要斜視図、 第２Ａ図は、メソスコピック・リング微細構造の典型的
な周期的磁気コンダクタンス振動を示す図、 第２Ｂ図は、典型的なメソスコピック・ライン微細構造
中で発生する非周期的磁気コンダクタンス擾乱を示す
図、 第３図は、本発明に従う第２の位相コヒーレンス長デバ
イス構造の概要斜視図、 第４図は、本発明に従うデバイスのチャネルに沿って縁
部に位相変更散乱部位を配置してなる位相コヒーレンス
長デバイス構造の平面図である。

Claims (2)

【特許請求の範囲】
1. 【請求項１】(a)ソース領域と、ドレイン領域と、該ソ
   ース領域と該ドレイン領域の間に配置された導電チャネ
   ルをもつ所与のバンドギャップの基板と、 (b)上記導電チャネルの近傍に存在して、さまざまなエ
   ネルギ・レベルにある位相変更散乱部位と、 (c)上記導電チャネル中のキャリアから上記位相変更散
   乱部位を分離するためにポテンシャル・バリアを形成す
   るためのバリア手段と、 (d)上記導電チャネル中のキャリアのエネルギ・レベル
   を変更し、以て該キャリアの位相変更相互作用を変化さ
   せて上記導電チャネルの導電性を制御するように、上記
   導電チャネルに沿って上記バリア手段上に配置される局
   所化された電界を印加するための手段とを具備する、 半導体デバイス。
2. 【請求項２】(a)ソース領域と、ドレイン領域と、該ソ
   ース領域と該ドレイン領域の間に配置された導電チャネ
   ルをもつ所与のバンドギャップの基板と、 (b)さまざまなエネルギ・レベルにある位相変更散乱部
   位をもつ散乱性材料と、 (c)上記導電チャネル中のキャリアから上記位相変更散
   乱部位を分離するためにポテンシャル・バリアを形成す
   るためのバリア手段と、 (d)上記散乱性材料上に配置され、上記バリア手段のバ
   ンドギャップよりも大きいバンドギャップをもつ絶縁層
   と、 (e)上記導電チャネル中のキャリアのエネルギ・レベル
   を変更し、以て該キャリアの位相変更相互作用を変化さ
   せて上記導電チャネルの導電性を制御するように、上記
   導電チャネルに沿って上記バリア手段上に配置される局
   所化された電界を印加するための手段とを具備する、 半導体デバイス。