JPH06510163A - 表面放出レーザおよび他のシャープな形状の選択的領域再成長 - Google Patents

表面放出レーザおよび他のシャープな形状の選択的領域再成長

Info

Publication number
JPH06510163A
JPH06510163A JP4500712A JP50071292A JPH06510163A JP H06510163 A JPH06510163 A JP H06510163A JP 4500712 A JP4500712 A JP 4500712A JP 50071292 A JP50071292 A JP 50071292A JP H06510163 A JPH06510163 A JP H06510163A
Authority
JP
Japan
Prior art keywords
etching
growth
mask
detailed
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4500712A
Other languages
English (en)
Inventor
クラウセン、エドワード　マーチン、ジュニア
コラス、エチエンヌ　ガイ
ヴォン　リーメン、アン　クリスティーン
Original Assignee
ベル　コミュニケーションズ　リサーチ　インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ベル　コミュニケーションズ　リサーチ　インコーポレーテッド filed Critical ベル　コミュニケーションズ　リサーチ　インコーポレーテッド
Publication of JPH06510163A publication Critical patent/JPH06510163A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/272—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/095—Laser devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 表面放出レーザおよび他のシャープな形状の選択的領域成長 発明の分野 本発明は全般的に半導体処理に関し、特に半導体本体のンヤープステソプに隣接 する半導体再成長に関する。
背景となる技術 垂直空洞・表面放出半導体レーザは何年にもわたり研究者の調査対象となってき た。同レーザは高記憶密度を提供し、ウェーハのレベルての一括処理によってレ ーザ製作費用を大幅に削減することか可能となる。その光空洞か非常に小さいた め低電力レベルの操作を提供するか、工・ソシエミ・ソション（吸収端発光）で はこの低電力レベルを成し遂げるために長し）年月を費やしてきた。垂直空洞・ 表面放出レーザの研究は、Ｊｅｗｅｌｌらによる米国特許４．９４９．３５０で 発表されたように、ミリアンペアレベルのスレショルド電流を有するさまざまな レーザの製作よって激化していった。簡単に述へると、レーザ波長によって分け られた２つの半導体干渉ミラーの横向き無ノくターン垂直光空洞構造を成長する 。その成長はまた、同波長で放出された活性量子ウェル領域をミラーの中間地点 て成形する。次に自立ピラーを成形するため、垂直構造全体を通して、イオンビ ームエ・ソチングでアレイにおける個別レーザを形作る。各ピラーは独立したレ ーザてあり、その高さは５．５μの、直径はマイクロメーターの範囲である。伝 導半導体基盤か共通の対電極となっており、レーザはピラーの最上部に個別に接 触する。レーザ光はこの基盤を通して放出される。
自立・高アスペクト比ピラーはレーザアレイの実用化を困難にしていることは研 究初期に既に気づかれていた。基盤上に５゜５μの伸びた１μｍのピラー最上部 への電気的接触は通常の半導体処理技術では不可能である。Ｊｅｗｅｌｌらはポ リイミドのような低インデックス素材でピラーを囲むことを提案した。他の研究 者による最近の研究ではこのポリイミドプレーナ化をさらに追いめているか、結 果は必ずしも満足のゆくものではなかった。
高分子ポリイミドは背の高いピラーに必要な厚さを完全に硬化させることかでき ない。軟質ブレーナ化ポリイミドは蒸着メタライゼーション後にサポートとして 働き、過度の熱がポリマーを溶かし流動させるために、メタライゼーションに対 する接触ワイヤの点溶接を困難にする。
Ｊｅｗｅｌｌらを含む多くの研究者はピラーの回りにＩＩＩ−Ｖ素材を再成長さ せることを提案した。現在まで、再成長の構造はさまざまな欠点で問題かあった 。ＡｒｎｏｔらはｒＰｈｏｔｏｌｕｗ＋１ｎｅｓｃｅｎｃｅ　５ｔｕｄｉｅｓ　 ｏｆ　ｏｖｅｒｇｒｏｗｎ　ＧａＡｓ／ＡｌＧａＡｓ　ＭＯＣＶＤ　ａｎｄ　Ｍ ＢＥ　Ｑｕａｎｔｕａ　Ｄ。
ｔｓ　（過剰に成長したＧａＡｓ／ＡｌＧａＡｓ　ＭＯＣＶＤおよびＭＢＥ量子 ドツトのホトルミネセンスの研究）　Ｊ　（Ｑｕａｎｔｕｍ　Ｗｅｌｌ　ｆｏｒ 　０ｐｔｉｃｓ　ａｎｄ　０ｐｔｏｅｌｅｃｔｒｏｎｉｃｓ、　１９８９年Ｔｅ ｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ　５ｅｒｉｅｓ、第１０巻、コンフェレンス版、 ８３〜８７頁）において量子ドツトピラーの回りの再成長について述へている。
それらのピラーは多重量子ウェルを有しており、これは高分子マスクで成形され るが、このマスクは再成長前に除去される。再成長前および後にルミネセンスか 測定された結果、再生長か分子線エピタキシ（ＭＢＥ）によるものか有機金属化 学蒸気蒸着（ＯＭＣＶＤ）によるものかはともかく、小さいピラーては再成長後 にルミネセンスの劣化が見られた。しかしプレーナ化は成し遂げられた。Ｉｚｒ ａｅｌらは［Ｍｉｃｒｏｆａｂｒｉｃａｔｉｏｎ　ａｎｄ　ｏｐｔｉｃａｌ　５ ｔｕｄｙ　ｏｆ　ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｅｄＩｎＧａＡｓＰ／Ｉ ｎＰ　ａｎｄ　ＧａＡｓ／ＧａＡｌＡｓ　ｑｕａｎｔｕｍ　ｗｉｒｅ　（反応イ オンエツチングされたＩｎＧａＡｓＰ／　ＩｎＰおよびＧａＡｓ／ＧａＡｌＡｓ 量子ワイヤの起生形製作および光学研究）　ｊ　（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉ ｃｓ　Ｌｅｔｔｅｒｓ、第５６巻、１９９０年、８３０〜８３２頁）にて同様に 実験について述へている。
彼らの量子ワイヤ構造は、アルミニウムまたはニッケルのマスクで覆う反応イオ ンエツチング（ＲＩＥ）を用いて成形される。
同金属マスクはエツチングの後および０ＭＣＶＤによる再成長の前に除去される 。再成長はエツジ再結合を大幅に削減したが、プレーナ化しようとはしなかった 。構造のプレーナ化は成し遂げられなかった。これらの２つの結果に見られる劣 化の相違は、その構造の両方がエツチング部分と再成長部分の間の雰囲気に曝露 したためだと考えられる。
ＬｅｂｅｎｓらはｒＡｐｐｌｉｃａｔｉｏｎ　ｏｆ　５ｅｌｅｃｔｉｖｅ　ｅｐ ｉｔａｘｙ　ｔｏ　ｆａｂｒｉｃａｔｉｏｎ　ｏｆ　ｎａｍｏｍｅｔｅｒ　５ｃ ａｌｅ　ｗｉｒｅ　ａｎｄ　ｄｏｔ　５ｔｒｕｃｔｕｒｅｓ　（ナノメートルレ ベルのワイヤおよびドツト構造の製作に対する選択的エピタキシの応用）　Ｊ　 （Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ、第５６巻、１９９０年、 ２６４２〜２６４４頁）において選択的領域成長による量子ドツト構造の製作に ついて発表した。ドツトパターンはＳｉ３Ｎ４のマスクにエツチングされ、Ａｌ ＧａＡｓ基盤を覆う。その後、１００　ｎｉの厚さのＧａＡｓ層か０ＭＣＶＤに よって成長させられる。しかし、ＧａＡＳはＳｉ３Ｎ４マスクの開口部のみに成 長するため、量子ドツトを成形することになる。
トクミツらはｒＭｏｌｅｃｕｌａｒ　ｂｅａＩｌｅｐｉｔａｘｉａｌ　ｇｒｏｗ ｔｈ　ｏｆ　ＧａＡｓｕｓｉｎｇ　ｔｒｉｒｎｅｔｈｙｌｇａｌｌｉｕｎ　ａｓ 　ａ　Ｇａ　５ｏｕｒｃｅ　（Ｇａソースとしてのトリメチルカリウムを用いた ＧａＡｓの分子線エピタキシアル成長）　Ｊ　（Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐ ｌｉｅｄ　Ｐｈｙｓｉｃｓ、第５５巻、１９８４年、３１６３〜３１６５頁）に おいて有機金属分子線エピタキシ（ＯＭＭＢＥ）での同様の処理について発表し ている。ＯＭＭＢＥはその構成要素の一部としてＭＢＥを使用するが、それ以外 には０ＭＣＶＤを使用する。
故に、最終的には成長表面での化学的蒸気蒸着（ＣＶＤ）および付随の化学反応 に依存する。トクミッらはマスキング層として５ｉ０ｘを使用した。ＳｉＯｘマ スクの開口部における再成長後、同マスクが剥離された。
低分子量ＳｉＯｘおよびＳｉ３Ｎ４マスクの使用は垂直空洞・表面放出レーザの 製作には不利である。これは同レーザの製作に高アスペクト比垂直形状を成形で きるようイオンビームエツチングか必要不可欠だからである。
０ＭＣＶＤやＯＭＭＢＥとは対照的に、ＩＩＢＥはそれぞれのソースがらの共蒸 着多重柱の純粋に弾道学的処理である。故に、ＭＢＥは選択的成長に対して０Ｍ ＣＶＤよりもずっと感度が低い。ＨａｒｂｉｓｏｎらはｒＴｕｎｇｓｔｅｎ　ｐ ａｔｔｅｒｉｎｇ　ａｓ　ａ　ｔｅｃｈｎｉｑｕｅ　ｆｏｒ　５ｅｌｅｃｔｉｖ ｅ　ａｒｅａ　ＩＩＩ−Ｖ　ＭＢＥ　ｇｒｏｗｔｈ　（選択領域ＩＩＩ−Ｖの技 術としてのタングステンパターンニング）　ｊ　（Ｊｏｕｒｎａｌ　ｏｆ　Ｖａ ｃｕｕｍ　５ｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎ。
１ｏｇｙ　Ｂ、第３巻、１９８５年、７４３〜７４５頁）においてＭＢＥに対す る選択的領域再成長の延長の試みを発表した。同研究者は、Ｌｅｂｅｎｓらによ るものと同様の方法てＧａＡｓ基盤上で金属マスクにパターンを取るが、マスク はタングステンからなっている。続いてＧａＡｓ層を成長させる。このＧａＡｓ 層はマスクの開口部でエピタキシアルに成長するか、タングステンの上ではポリ クリスタライトとして成長する。次にタングステンは剥離されて除去され、故に ポリクリスタライト（、ａＡｓか除去される。Ｈａｒｂｉｓｏｎらは、フッ素プ ラズマエツチングはＩＩＩ−Ｖ素材を残したままタングステン除去するが、塩素 エツチングはタングステンを残したままＩＩＩ−Ｖ素材を除去することについて 言及している。ピラーのＭＢＥ再成長は、成長の指向特性および非選択性のため 、もつと制限かある。つまり、高アスペクト比（背の高い）構造の側壁での均一 の成長は困難である。さらに、ＭＢＥは非常に高精度の厚さの制御を提供すると はいえ、これはたいへん速度の遅い成長処理となる。
従って、本発明の目的は自立ピラーまたはメサの回りにおける選択的再成長を提 供することにある。
さらに、再成長によってプレーナ化を提供することにある。
さらに、プレーナ化の後、ピラーまたはメサの最上部への接触を容易にすること にある。
本発明は、深くエツチングされた半導体形状の回りのエピタキシアル化合物半導 体素材の再成長の方法である要約することかできる。超硬合金（例えばタングス テン）マスクか形状のパターンを取り、その形状はマスクの回りをイオンエツチ ングする。指向性のあるエツチング、できれば塩素で補助されたイオンビームエ ツチング、か形状の側壁の一部分を除去する。次に、半導体素材は化学的蒸気蒸 着によって蒸着される。この成長処理は曝露した半導体上での再成長を提供する か、タングステンはとんな成長も受け付けない。よって半導体素材は選択的に再 成長する。さらに、塩素プラズマエツチングは、タングステンをアンダーカット するような方法でタングステンを侵食することはない。よって形状の垂直面での 半導体素材の上向きの移行はマスクから張り出すリップによって停止される。
本発明は、半導体素材の化学蒸気蒸着による選択領域再成長のタングステンマス クの使用に依存している。本発明の実施例は、Ｊｅｗｅｌｌらのピラー型・垂直 空洞・表面放出レーザの例を参照しながら述へることにする。
Ｊｅｗｅｌｌらによる手順に従い、垂直空洞・表面放出グイオートレーサの横向 き不定構造を成長させるために分子線エピタキシ（ＭＢＥ）か使用される。図１ の断面図に示されたように、基盤１０は半絶縁ＧａＡｓから成っている。ＧａＡ ｓのｎ十接触層１２は基盤１０上に蒸着する。絶縁基盤１０を伴うｎ十接触層１ ２の使用はＪｅｗｅｌｌらのものと異なるか、これは０ｒｅｎｓｔｅｉｎらによ って発表されている（米国特許出願、シリアルＮｏ、　０７／４８０．１１７． １９９０年２月１４日登録）。
下部誘電ミラー１４は接触層１２上に蒸着されている。これは中間規則格子を伴 うＡ１．ＡｓおよびＧａＡｓの交代四分の一波長層の約２０周期から成り、これ らは全てＪｅｗｅｌｌらによって発表されている。
ＡＩｏ、　５ＧａＯ，５Ａｓのｎ十下部スペーサは、下部ミラー１４上に蒸着さ れる。下部スペーサ１６上に、少なくとも１枚の薄いＩｎｎ、　２ＧａＯ，８Ａ ｓ量子ウ工ル層、および各量子ウェル層をはさむＧａＡｓ障壁層から成る活性領 域１８か蒸着される。量子ウェル層の組成および厚さは、波長λ−９５８ｒ＋＋ ｎて光を発するように選ばれる。ＡＩｏ、　５ＧａＯ，５Ａｓのｐ十上部スペー サ２０は活性領域に蒸着される。ｐ十上部誘電ミラー２２は、下部ミラー１４と 同様、上部スペーサ２０に蒸着される。
スペーサ１６および２０の厚さ、ミラースタック１４および２２の位相は、波長 λを発するよう共振光学空洞がミラー１４および２２の間て成形される。つまり 、ミラー１４と２２の間の光学的距離（適切な屈折率で乗じた距離）はλ／２の 予め決定された倍数である。
活性領域１８に当たる光度か最高になるよう、できれば最下位が使用される。上 記は全て既知のものである。
次に、スピンしてフォトレジストが塗布され、光学的に曝露され、予定されたピ ラー上に開口部（例えば３μｍの開口部）が作られるよう現像される。ここでは ２本のピラーのみか図示されているか、本発明はレーザの二次元的アレイにも応 用することかできる。タングステン（Ｗ）のマスキング層は、マグネトロンスパ ッタリンクを用いてパターンの付いたフォトレジスト上に蒸着され、厚さ０．２ μのにされる。次に、フォトレジストは、不要なタングステンを剥離してタング ステンマスキング領域２４を残すような形で除去される。これとは対照的に、Ｊ ｅｗｅｌｌらはマスキング素材としてニッケル、クロミウムまたはチタニウムを 使用している。
図２に示されるように、この構造はその後、化学的に補助されたイオンビームエ ツチングによって深くエツチングされる。
例えば、５　ｘ　１０−４　ｔｏｒｒの塩素雰囲気における１０００　ｅＶキセ ノンイオンの５０μＡ／ｃｎ＋２電流なとである。最初の実施例では、エツチン グは、共通の下部接触を提供できるようｎ十接触層１２の前に停止される。自立 ピラーは接触層１２の上に約５μｍ立ち上がる。
図３で示されるように、熱塩素エツチングはピラーのサイスを縮小させる。エツ チングの目的の一つは、ピラーの側面にあるイオンビームの破損を除去すること にある。２５０°Ｃて保たれた試料を５　ｘ　１０−４　ｔｏｒｒのＣ１２雰囲 気で１分間エツチングすると、ＧａＡｓまたはＡｌＧａＡｓの約５００ｎ田か除 去され、ピラーの直径は２μＩに減少する。しかしなから、熱Ｃ１２工・ンチン グは、工、ソチングされたピラーの最上部を取り囲むり・ノブ２６を作り出すた めアンダーカントされたＷマスク２４を侵食することはなし）。
接触層１２へのアクセスを維持するため、レーザから離れたその接触層の一部が 上記したフォトレンスト剥離処理を使用してタングステンでマスクされる。
イオンヒームエッチングおよび塩素エツチングは同一のチャンバで行なわれる。
次の段階はチャンノくからの試料の除去カベ必要になる。除去の前に、同試料は 砒素に１　ｘ　１０−６　ｔｏｒｒの圧力て曝露し、基盤温度−５０°Ｃてパツ シベーシヨンされる。
次に、試料は有機金属化学蒸気蒸着（ＯＭＣＶＤ）成長チャン／＜に移される。
図４に示されたように、再成長領域２８はその後０ＭＣＶＤによってピラーの高 さに対応する程度の深さか成形される。
０ＭＣＶＤは約３０　ｔｏｒｒの低圧力で行なわれる。再成長領域２８は、ピラ ー側面を持った欠陥のないエピタキシアルインターフェースを成形するため、Ｇ ａＡｓ５ＡＩＧａＡｓ、またはその他の関連合金力）ら成る。０ＭＣＶＤは蒸気 位相成長手順であるため、成長は選択的てＷマスク２４の最上部には成形されな い。Ｗマスク２４の１ルンプ２６Ｇよ、ピラー側面に沿った成長素材の上向きの 移行を妨げ、そうてなければマスク２４を取り囲むリムを作り出すことになる。
よって再成長領域２８はピラー構造を硬化的にプレーナ化することカベできる。
再成長は０ＭＣＶＤによって行なわれるため、ＭＢＥよりももつと早く増進する ことかできる。
再成長領域２８の素材はさまざまな設計を可能にするためかなり自由に選ぶこと かできる。同素材は、レーザをお互いに電気的に絶縁するよう、不純物を添加し ない形で蒸着することもできる。再成長領域２８か絶縁している場合、グイオー トレーザの最上部に接触させる必要がある。タングステンは伝導性があるか、ゴ ールド接触およびリフレクタを使用するのか望ましい。
タングステンはＣＦ４　＋　０２プラズマのよって除去されるか、これはレーザ または再成長領域２８のＩＩＩ−Ｖ素材を侵食しない。続いて蒸着された金のパ ターンニングは非常に正確である必要はない。
Ａ１１−ｘＧａｘ、Ａｓ再成長領域２８における合金百分率Ｘのコントロールは 、ピラーレーザの実効率に比較して屈折率ｎをコントロールする。よって、レー ザ内の光をガイドする率の量をコントロールすることかできる。
再成長領域２８の構成は、成長している間では多様である。例えば、図５に示さ れたように、下部再成長領域３０は活性領域１８のすく上に成長する。下部再成 長領域３０は絶縁している。ｐ＋　Ａ１０、５Ｇａ０．５Ａｓの上部再成長領域 ３２はピラーの最上部に成長する。
別のマスキングとエツチングステップにより、上部再成長領域３２は、レーザ間 て電気的分離を提供するため下部再成長領域３０まてエツチングされる。ｐ÷上 部再成長領域３２は、活性層１８のすぐ上のスペーサ２０に対し高伝導、オーム 接触を提供する。よって、多重接合上部ミラー２２を通して電流か流れる必要が ないため、レーザダイオートの抵抗は減少する。この概念は、図６に示されたよ うに、レーザの下半分へも拡張することか可能である。ｎ十下部層３４は活性領 域１８のすく下に成長する。絶縁層３６は活性領域１８に隣接して成長する。次 に、ｐ十上部層３８は最上部まで成長する。３４．３６および３８の３つの全て の層か通して工・ンチレクされる。よって、電流も下部ミラー１４を避けること になる。
ここで本発明のレーザの行列アドレス可能３ｘ３アレイについて説明する。図７ に示されたように、垂直レーザ構造の成長後、３つの３００　ｎｍタングステン ・リッジマスク４０は、リソグラフィー成形および剥離の最初のシーケンスに従 い、レーザ領域でパターンか付けられる。リッジマスク４０はレーザ領域の片側 からもう片側へ連続して伸ひている。成形と剥離の２つ目のシーケンスでは、１ ００　ｒ＋ｍタングステンマスク４２か側面全てのレーザ領域を取り囲むように パターンか付けられる。フレオン＋０２エソチンクでタングステンにパターンを 付けるため、剥離の代わりにフォトレジストの付いた２つ目のレベルのリソグラ フィーステップに取り替えることも可能である。二重高さマスク４０および４２ はイオンヒームエッチングの単一ステフプにおし１て示差エソチンクデブスを提 供する。図８に示されるように、リッジマスク間のマスクされていない仰域は絶 縁基盤１０まてエンチングされ、レーザの列の間で分離トレンチを成形する。各 列の下にはｎ十接触層１２から成形される通常の電気リート線か走っている。イ オンビームはＷマスキング素材を何限率て工・ンチングする。イオンヒームエソ チング処理の途中で、レーザ領域を取り囲む薄いＷマスク４２かエツチングされ 、下にあるＩＩＩ−Ｖ素材かエンチングされ始める。その結果、取り囲む領域は ｎ十接触層１２まてのみエツチングされることになる。
図９に示されるように、プレーナ化の前に、レーザアレイ領域を取り囲む曝露さ れた接触層１２はタングステン層４３てそれを覆うことで保護され、これは別の 一連のフォトリソグラフィーおよび剥離によって成形される。次に、レーザの列 に伸びる半絶縁ＧａＡｓ素材の再成長領域４４を蒸着するため０ＭＣＶＤが使用 される。再成長領域はＷ領域４０および４３を選択的に避ける。
本実施例では、レーザは、全般に０ｒｅｎｓｔｅｉｎらの発表による方法に従っ て、イオンインプランテーションは横向きに成形される。図１０に示されるよう に、フレオン＋０２プラズマへの曝露の前のりツクラフイーステップにおいて、 タングステン層４０および４３は、９つの予定されたレーザおよび３つの予定さ れたｎ＋接触リすト線４８を覆うマスクに成形される。残りのタングステンは、 陽子または他の電気伝導度を減少させるイオンのインプランテーションマスクと して働く。インプランテーションは、各レーザを取り囲み、活性領域１８を通っ て伸びる柱状絶縁領域５０を作り出す。絶縁領域５０は、並んだ３つの異なるレ ーザの上部電極を電気的に分離する。またこのイオンインプランテーションは、 ｎ＋リート線４８を分離する表面絶縁領域５２も作り出す。
フレオン＋　０２プラズマかさらに用いられ、残りのタングステンマスクは除去 される。１つ目のリソグラフィーステップでは、３つのオームＡｕ／Ｚｎ　（１ ３％）ｐ側接触およびリート線かレーザ柱上に成形される。Ａｕ／Ｚｎオーム接 触はＪｅｗｅｌｌらのＢｅ接触層に取つて代わるものである。２つ目のリソグラ フィーステ・ノブでは、３つのオームＡｕ／Ｇｅ　ｎ側接触パット５６かｎ＋リ ート線４８上に蒸着される。これらのバット５６は相互接続にすることも可能で ある。
イオンインプランテーションに対する別の方法として、レーザはイオンビームエ ツチングステップによって成形することかでき、これは図８の構造を作り出す。
この場合、均一に厚１．ｔリッジマスク４０は、個別のレーザを覆う厚さ３００ 　ｎｍの工・ンチングマスクに取り替えられる。また熱Ｃ１２工・ンチングは、 エツチングされた柱をパッシベーションする。
最後に、集積回路の外へ電気的結線か必要であるなら、ボンディング線５８が接 触バット５６および柱リート線５４に取付けられる。
本発明は表面放出レーザの製作を参照して説明されたか、本発明はそれに限定さ れるものではない。エツチング用のマスクおよび選択的領域再成長の両方に使用 されたノくターンの付けられたタングステンは、広くさまざまな半導体装置、特 に半導体でシャープな形状か成形される部分で応用するこ占ができる。
形状か深くエツチングされる場合、特に有用である。
タングステンは効果的な選択的成長マスクとして説明されたが、本発明はそれに 限定されるものではない。他の超硬合金、すなわち■、Ｎｂ、　Ｔａ、　Ｃｒお よびＭＯは、Ｗによって提供される化学的に補助された蒸着の触媒作用に同様に 欠けることを証明するものである。側面エンチング中に効果的なマスク素材も塩 素エツチングを通さないか、フッ素エツチングでは溶解する。
説明された実施例において、再成長傾城を選択的に成形するためＯｌｌ［ＣＶＤ か使用されたか、他の蒸気位相エピタキシアル成長（ＶＰＥ）、例えば化学的蒸 気蒸着（ＣＶＤ）およびＯＭＭＢＥを使用することも可能である。蒸着技術は、 成長させられる素材の構成要素を成形するため、表面で蒸着される異なる蒸着構 成要素に関する化学反応に少なくとも部分的に依存しなければならない。
故に、ＧａＡｓの０ＭＣＶＤ成長において、結晶ＧａＡｓを成形するＧａおよび Ａｓを提供するため、トリメチルガリウムおよびアルシン（（ＣＨ３）３Ａｓ） は表面において反応する。ＯｉｌＭＢＥにおいては、多重種トリメチルカリウム の表面反応によってＧａか同様に提供されるが、Ａｓは分子線によって単体形で 提供される。さまざまな形のＶＰＥは一般的に、ＭＢＥて使用された圧力より相 当高い成長チャンバにおける蒸気圧に依存している。加えて、液相エピタキシ（ ＬＰＥ）も本発明に使用できる。ＶＰＥと同様に、ＬＰＥは化学的に反応するエ ピタキシアル成長処理で、少なくとも１つの多重種（非単体）前駆体と関連して いる。
本発明は、単一のタングステンマスクかエツチングマスクおよび選択的再成長マ スクの両方として働くことを可能とする。
タングステンは、化学的位相エピタキシにおける再成長を選択的に防ぐため、比 較的形状のない再成長をすばやく、経済的に実行することかできる。
図面の簡単な説明 図１から図４は、本発明の一実施例による垂直空洞・表面放出レーザのアレイ製 作におけるステップを説明する断面図である。
図５から図６は、本発明のさらに２つの実施例を説明する、図４に対応する断面 図である。
図７から図１０は、本発明のもう一つの実施例製作におけるステップを説明する 断面図である（図１０は部分的に透視図で示されている）。
図１ 図４ 図５ 図７ 国際調査報告 フロントページの続き （７２）発明者　コラス、エチェンヌ　ガイアメリカ合衆国、０７０１７　ニュ ーシャーシー州、レッド　バンク、シャピン　アベニュー　４７ （７２）発明者　ヴオン　リーメン、アシ　クリスティーンアメリカ合衆国、０ ７７３９　ニューシャーシー州、リトル　シルバー、ウェストウッドロード　２ ７

Claims (16)

    【特許請求の範囲】
  1. １．半導体をエッチングおよび再成長させる方法で、下記のステップを包含する もの： 第１化合物半導体を包含する本体の表面上の超硬合金を包含するマスクを成型す ること； 底面および側面を有する、該本体における構造を製作するために該マスクを通し て該半導体を指向的にエッチングする第１エッチングステップ；および 少なくとも１つの非単体前駆物質が化学的に反応する成長処理によって該底面お よび該側面上に第２化合物半導体素材を成長すること。
  2. ２．主張１で詳述された方法で、該第１エッチングステップ後および該成長ステ ップの前に塩素エッチング処理によって該側面をエッチングする第２エッチング ステップをさらに包含するもの。
  3. ３．主張１で詳述された方法で、該超硬合金がタングステンを包含するもの。
  4. ４．主張１で詳述された方法で、成長処理が蒸発位相蒸着を包含するもの。
  5. ５．主張４で詳述された方法で、化合物半導体基盤上に複数の化合物半導体層を 包含する垂直光学空洞構造を蒸着することによって該本体を成形することをさら に包含するもので、該成型ステップが複数の該タングステンマスクのアレイを成 型するもので、該第１エッチングステップが光学空洞のアレイを成形するもの。
  6. ６．主張５で詳述された方法で、該垂直空洞光学構造の中央部分に活性層を蒸着 する蒸着ステップで、該成型ステップが表面放出レーザのアレイを成型するもの 。
  7. ７．主張６で詳述された方法で、該活性層が少なくとも１枚の量子ウェル層を包 含するもの。
  8. ８．主張６で詳述された方法で、該成長ステップが該レーザのアレイを実質上プ レーナ化するもの。
  9. ９．主張６で詳述された方法で、該第１エッチングステップ後および該成長ステ ップの前に塩素エッチング処理によって該レーザのアレイの該側面をエッチング する第２エッチングステップをさらに包含するもの。
  10. １０．主張６で詳述された方法で、該成長ステップが該活性層に水平に隣接する 絶縁化合物半導体を蒸着するもの。
  11. １１．主張１０で詳述された方法で、該成長ステップが、該活性層から離れて垂 直に配列された該垂直光学空洞構造の該一部に水平に隣接する伝導化合物半導体 をさらに蒸着するもの。
  12. １２．光学垂直空洞構造を成形する方法で、下記のステップを包含するもの： 下部ミラー、スペーサ領域、および上部ミラーの少なくとも一部を包含する垂直 空洞構造を基盤上にエピタキシアルに蒸着すること； 超硬合金を包含するマスクのアレイを該構造上に成形すること；および 該エッチングからの該構造の一部を保護するために該マスクを使用して該上部ミ ラーの少なくとも一部を通して該構造を指向的にエッチングし、よって垂直空洞 のアレイをつくる第１ステップ；および 蒸気位相蒸着によって該垂直空洞の側面において素材を成長させるもので、該素 材は該マスク上で実質上成長しないもの。
  13. １３．主張１２で詳述された方法で、該第１エッチングステップおよび該成長ス テップの間で行なわれる塩素でのエッチングの第２ステップをさらに包含するも の。
  14. １４．主張１２で詳述された方法で、該垂直空洞構造が活性領域を含み、該第１ エッチングステップが該活性領域を通してエッチングするもの。
  15. １５．主張１４で詳述された方法で、該第１エッチングステップによって除去さ れた空間において該成長ステップが絶縁素材を成長するもの。
  16. １６．主張１２で詳述された方法で、該成形ステップおよび該蒸着ステップがＩ ＩＩ−Ｖ半導体素材を蒸着するもの。
JP4500712A 1990-11-06 1991-10-09 表面放出レーザおよび他のシャープな形状の選択的領域再成長 Pending JPH06510163A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US609,920 1990-11-06
US07/609,920 US5104824A (en) 1990-11-06 1990-11-06 Selective area regrowth for surface-emitting lasers and other sharp features
PCT/US1991/007582 WO1992008243A1 (en) 1990-11-06 1991-10-09 Selective-emitting lasers

Publications (1)

Publication Number Publication Date
JPH06510163A true JPH06510163A (ja) 1994-11-10

Family

ID=24442895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4500712A Pending JPH06510163A (ja) 1990-11-06 1991-10-09 表面放出レーザおよび他のシャープな形状の選択的領域再成長

Country Status (4)

Country Link
US (1) US5104824A (ja)
EP (1) EP0556317A1 (ja)
JP (1) JPH06510163A (ja)
WO (1) WO1992008243A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277863A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976995B2 (ja) * 1991-10-02 1999-11-10 株式会社アドバンテスト 金属原子細線成長方法及び原子細線デバイス
US5202290A (en) * 1991-12-02 1993-04-13 Martin Moskovits Process for manufacture of quantum dot and quantum wire semiconductors
US5381756A (en) * 1992-03-04 1995-01-17 Fujitsu Limited Magnesium doping in III-V compound semiconductor
US5212701A (en) * 1992-03-25 1993-05-18 At&T Bell Laboratories Semiconductor surface emitting laser having enhanced optical confinement
US5323020A (en) * 1992-12-22 1994-06-21 International Business Machines Corporation High performance MESFET with multiple quantum wells
US6156582A (en) * 1993-06-14 2000-12-05 Motorola, Inc. Method of fabricating top emitting ridge VCSEL with self-aligned contact and sidewall reflector
US5323416A (en) * 1993-08-20 1994-06-21 Bell Communications Research, Inc. Planarized interference mirror
BE1007661A3 (nl) * 1993-10-18 1995-09-05 Philips Electronics Nv Werkwijze ter vervaardiging van een straling-emitterende halfgeleiderdiode.
JP3729210B2 (ja) * 1994-07-26 2005-12-21 富士通株式会社 半導体装置の製造方法
EP0704913B1 (en) * 1994-09-28 1999-09-01 Nippon Telegraph And Telephone Corporation Optical semiconductor device and method of fabricating the same
US5482890A (en) * 1994-10-14 1996-01-09 National Science Council Method of fabricating quantum dot structures
JPH09312378A (ja) * 1996-03-19 1997-12-02 Fujitsu Ltd 半導体装置及びその製造方法
US5960024A (en) 1998-03-30 1999-09-28 Bandwidth Unlimited, Inc. Vertical optical cavities produced with selective area epitaxy
US6493373B1 (en) 1998-04-14 2002-12-10 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
US6760357B1 (en) 1998-04-14 2004-07-06 Bandwidth9 Vertical cavity apparatus with tunnel junction
US5991326A (en) 1998-04-14 1999-11-23 Bandwidth9, Inc. Lattice-relaxed verticle optical cavities
US6487231B1 (en) 1998-04-14 2002-11-26 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
US6493371B1 (en) 1998-04-14 2002-12-10 Bandwidth9, Inc. Vertical cavity apparatus with tunnel junction
US6487230B1 (en) 1998-04-14 2002-11-26 Bandwidth 9, Inc Vertical cavity apparatus with tunnel junction
US6535541B1 (en) 1998-04-14 2003-03-18 Bandwidth 9, Inc Vertical cavity apparatus with tunnel junction
US6493372B1 (en) 1998-04-14 2002-12-10 Bandwidth 9, Inc. Vertical cavity apparatus with tunnel junction
US6204189B1 (en) 1999-01-29 2001-03-20 The Regents Of The University Of California Fabrication of precision high quality facets on molecular beam epitaxy material
US6226425B1 (en) 1999-02-24 2001-05-01 Bandwidth9 Flexible optical multiplexer
US6233263B1 (en) 1999-06-04 2001-05-15 Bandwidth9 Monitoring and control assembly for wavelength stabilized optical system
US6275513B1 (en) 1999-06-04 2001-08-14 Bandwidth 9 Hermetically sealed semiconductor laser device
RU2370890C2 (ru) * 2003-11-11 2009-10-20 Матек, Инк. Устройство двухсторонней связи, содержащее один трансдюсер
WO2005048574A1 (en) * 2003-11-11 2005-05-26 Matech, Inc. Automatic-switching wireless communication device
GB2412008A (en) * 2004-03-11 2005-09-14 Toshiba Res Europ Ltd Single photon optoelectronic device
US8315379B2 (en) * 2004-11-10 2012-11-20 Matech, Inc. Single transducer full duplex talking circuit
CA2930222A1 (en) 2006-06-30 2008-01-10 Smith & Nephew, Inc. Anatomical motion hinged prosthesis
US7839913B2 (en) * 2007-11-22 2010-11-23 Canon Kabushiki Kaisha Surface emitting laser, surface emitting laser array, and image forming apparatus including surface emitting laser
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
CN109906518B (zh) * 2016-12-05 2022-07-01 歌尔股份有限公司 微激光二极管转移方法和微激光二极管显示装置制造方法
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
US11283240B2 (en) * 2018-01-09 2022-03-22 Oepic Semiconductors, Inc. Pillar confined backside emitting VCSEL
US11233377B2 (en) * 2018-01-26 2022-01-25 Oepic Semiconductors Inc. Planarization of backside emitting VCSEL and method of manufacturing the same for array application
JP7424038B2 (ja) * 2019-12-23 2024-01-30 セイコーエプソン株式会社 発光装置、および、プロジェクター
CN111300163B (zh) * 2020-02-29 2021-03-02 湖南大学 一种离子束抛光的大面积单片集成Fabry-Pérot腔滤色器制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142916A (ja) * 1984-07-30 1986-03-01 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイスの作成法
JPS6387784A (ja) * 1986-09-18 1988-04-19 イーストマン・コダック・カンパニー 放出波長が異なるモノリシック集積プレーナレーザーおよびその製造方法
JPS63269135A (ja) * 1987-04-27 1988-11-07 Nec Corp 面処理型半導体光演算装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426767A (en) * 1982-01-11 1984-01-24 Sperry Cororation Selective epitaxial etch planar processing for gallium arsenide semiconductors
JPH0682613B2 (ja) * 1984-03-13 1994-10-19 日本電気株式会社 選択エピタキシヤル成長基板
US4939104A (en) * 1984-10-31 1990-07-03 Texas Instruments, Incorporated Method for forming a buried lateral contact
JPS61288481A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 半導体発光装置の製造方法
JPS6289324A (ja) * 1985-10-16 1987-04-23 Nec Corp 半導体装置の製造方法
US4868633A (en) * 1986-10-22 1989-09-19 Texas Instruments Incorporated Selective epitaxy devices and method
US4949350A (en) * 1989-07-17 1990-08-14 Bell Communications Research, Inc. Surface emitting semiconductor laser

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142916A (ja) * 1984-07-30 1986-03-01 エイ・ティ・アンド・ティ・コーポレーション 半導体デバイスの作成法
JPS6387784A (ja) * 1986-09-18 1988-04-19 イーストマン・コダック・カンパニー 放出波長が異なるモノリシック集積プレーナレーザーおよびその製造方法
JPS63269135A (ja) * 1987-04-27 1988-11-07 Nec Corp 面処理型半導体光演算装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277863A (ja) * 1999-03-24 2000-10-06 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
EP0556317A4 (ja) 1994-05-04
EP0556317A1 (en) 1993-08-25
WO1992008243A1 (en) 1992-05-14
US5104824A (en) 1992-04-14

Similar Documents

Publication Publication Date Title
US5104824A (en) Selective area regrowth for surface-emitting lasers and other sharp features
US5328854A (en) Fabrication of electronic devices with an internal window
EP0858137B1 (en) Surface emitting laser device and its method of manufacture
US5701321A (en) Semiconductor laser producing short wavelength light
US5313484A (en) Quantum box or quantum wire semiconductor structure and methods of producing same
US5316968A (en) Method of making semiconductor surface emitting laser
JPH08316573A (ja) 短波長縦型空洞表面放射レーザおよび製造方法
US20010041410A1 (en) Method for production and formation of semiconductor light emitting diodes
JPH05502331A (ja) 幾何学的ドーピング法および同法により製造の電子デバイス
US20050189315A1 (en) Method for manufacturing gratings in semiconductor materials
US5486490A (en) Method of making semiconductor laser
JPH05283796A (ja) 面発光型半導体レーザ
US5478774A (en) Method of fabricating patterned-mirror VCSELs using selective growth
US8183649B2 (en) Buried aperture nitride light-emitting device
US20050230697A1 (en) Hyperboloid-drum structures and method of fabrication of the same using ion beam etching
KR20060131652A (ko) 단일 ｅｌｏｇ 성장 ｐ-ｎ 횡접합 질화물 반도체 레이저제조 방법 및 반도체 레이저 구조
EP0630084B1 (en) Semiconductor laser
US4888085A (en) Processes for their manufacture of monolithically integrated planar lasers differing in emission wavelengths
CN1036822C (zh) 钨丝做掩膜二次质子轰击垂直腔面发射激光器
KR100460839B1 (ko) 다채널 장파장 수직공진 표면방출 레이저 어레이 및 그제조방법
CN118117442B (zh) Vcsel器件的制作方法及vcsel器件
US5674779A (en) Method for fabricating a ridge-shaped laser in a channel
KR100244237B1 (ko) 매립형 반도체 레이저 다이오드
KR100199005B1 (ko) 레이저 다이오드의 제조방법
KR910005392B1 (ko) 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법