JPH0651810A - Ｐｃのプログラミング装置 - Google Patents

Abstract

(57)【要約】 【目的】ＰＣの動作モニタを高速化すること。 【構成】ＰＣの動作状態をラダー回路で表示するように
したプログラムミング装置において、ラダー回路のプロ
グラミング終了時における日付時刻によりラダー回路の
識別コードを作成し、識別コードと共にラダー回路のソ
ースプログラムを記憶する（１０、１５）。ＰＣにプロ
グラムをロードするとき識別コードと共にロードし、Ｐ
Ｃの動作状態を表示する場合には、データ記憶手段（１
５、１６）に記憶されている識別コードとＰＣに記憶さ
れている識別コードとを照合し、一致する場合に、ＰＣ
から入出力要素の状態データを入力して、データ記憶手
段に記憶されているラダー回路に従ってラダー回路の動
作状態を表示する（１０、１２）。プログラムの照合が
高速化し、動作表示が高速となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルコント
ローラ（以下、「ＰＣ」と記す）の動作状態を高速でモ
ニタできるようにしたプログラミング装置に関する。

【０００２】

【従来技術】従来、ＰＣの動作プログラムを作成する場
合、プログラミング装置を用いてラダー回路図を作成す
ることが行われている。ラダー回路図に対応するソース
プログラムはＰＣで実行できる実行形式のオブジェクト
プログラムに変換されて、ＰＣにロードされる。

【０００３】ＰＣの動作状態を表示する場合には、プロ
グラミング装置の画面にラダー回路図を表示して、その
回路図上で接点がオン又はオフ状態となっていることを
表示している。従って、ＰＣの動作状態を表示するに
は、ＰＣにロードされているプログラムを知る必要があ
る。

【０００４】

【発明が解決しようとする課題】ＰＣにロードされてい
るプログラムを知るには、次の２つの方法が採用されて
いる。第１の方法は、ＰＣに記憶されているオブジェク
トプログラムをプログラミング装置に読み取り、ラダー
回路図に対応したソースプログラムに逆変換して、その
ソースプログラムに従ってラダー回路図を表示する方法
である。又、第２の方法は、ラダー回路図に対応したソ
ースプログラム及びオブジェクトプログラムは、作成時
にＦＤ等の外部記憶媒体に記憶しているので、ＰＣにロ
ードされているオブジェクトプログラムを読み取り、Ｆ
Ｄに記憶されているオブジェクトプログラムと内容の照
合をとるという方法である。

【０００５】上記のいずれの方法も、ＰＣにロードされ
ているプログラムの確認に時間がかかり、画面上にＰＣ
の動作表示を行うまでに多くの時間を要した。ＰＣの動
作モニタは、システムに障害が発生した時に障害を割り
出すために行われる場合が多い。このことが、障害復旧
に時間を要する原因となっていた。

【０００６】本発明は上記の課題を解決するためになさ
れたものであり、その目的は、ＰＣの動作モニタを高速
化することである。

【０００７】

【課題を解決するための手段】上記課題を解決するため
の発明の構成は、プログラマブルコントローラの動作状
態をラダー回路で表示するようにしたプログラミング装
置において、プログラマブルコントローラの動作を規定
したラダー回路のプログラミング終了時を検出する終了
検出手段と、ラダー回路の識別コードを作成する識別コ
ード作成手段と、プログラミングの終了が終了検出手段
で検出されたことにより識別コードと共にラダー回路の
ソースプログラムを記憶するデータ記憶手段と、プログ
ラマブルコントローラにラダー回路に対応したオブジェ
クトプログラムをロードするとき、その識別コードと共
にロードするロード手段と、プログラマブルコントロー
ラの動作状態を表示する場合には、データ記憶手段に記
憶されている識別コードとプログラマブルコントローラ
に記憶されている識別コードとが一致するか否かを判定
する判定手段と、判定手段により２つの識別コードが一
致すると判定された場合には、プログラマブルコントロ
ーラから入出力要素の状態データを入力して、データ記
憶手段に記憶されているラダー回路のソースプログラム
に従ってラダー回路の動作状態を表示する表示手段とを
設けたことである。

【０００８】

【作用及び発明の効果】ラダー回路のプログラミング終
了時にそのラダー回路を特定する識別コードが生成され
る。この識別コードは例えばプログラミング終了時の日
付時刻とすれば異なるラダー回路が同一日付及び同一時
刻で作成完了となることは殆どあり得ない。よって、異
なるラダー回路には異なる識別コードが付されることに
なる。この識別コードはＰＣにラダー回路のオブジェク
トプログラムがロードされる時に共にロードされ記憶さ
れる。プログラミング装置はラダー回路のソースプログ
ラムをその識別コードと共に保存している。ＰＣの動作
モニタ時には、ＰＣに記憶されている識別コードが読み
出され、その識別コードとプログラミング装置に保存さ
れたソースプログラムの識別コードとが一致するか否か
が判定される。そして、２つの識別コードが一致すれ
ば、プログラミング装置に記憶されているラダー回路の
ソースプログラムに従って、ラダー回路図が画面に表示
され、ＰＣから入出力要素の状態データが読み出され
て、接点のオン又はオフ状態が表示される。

【０００９】このように、本発明の装置では、ＰＣに記
憶されているオブジェクトプログラムを全て読み出し
て、逆変換したり、別の記憶媒体に記憶されているプロ
グラムと内容を照合させる必要がないので、ＰＣに記憶
されているプログラムを高速で特定することができる。
よって、ＰＣの動作モニタを高速で行うことができる。
この結果、障害復旧を高速化することができる。

【００１０】

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図２は、複数台のＰＣPC01〜PC32によって制御
されるトランスファ−マシンの構成を示す。トランスフ
ァ−マシンの各ステ−ションST0,ST1L,ST1R,・・・ST3R
は、図示の如く、対応するＰＣPC01〜PC32によってそれ
ぞれ制御され、各ＰＣPC01〜PC32は、リンクラインL に
よって相互に結合されている。また、各ステ−ションST
0,ST1L,ST1R,・・・ST3Rには、図示の如く、それぞれ装
置M1、11M ・・・32M が、配設されている。

【００１１】図１は本実施例のプログラミング装置の具
体的な構成を示したブロック図である。ラダー回路図の
作成、修正、表示、ＰＣの動作表示を行うためのＣＰＵ
１０、その処理のためのプログラムを記憶したＲＯＭ１
１、ラダー回路や動作状態を表示するＣＲＴ１２、ラダ
ー回路を作成するための入出力要素のシンボルのデータ
や各種のコマンドを入力するキーボード１３、ＣＰＵ１
０とＣＲＴ１２及びキーボード１３の間に介在する入出
力インタフェース１４、ラダー回路のソースプログラム
やオブジェクトプログラムをその識別コードと共に記憶
するＲＡＭ１５、ＲＡＭ１５に記憶されるソースプログ
ラムをフロッピィディスクに記憶させるためのフロッピ
ィディスク装置およびＰＣ０１に接続するためのインタ
フェース１７とで構成されている。又、ＲＡＭ１５は、
識別コードを記憶するＩＤ領域１５１、ラダー回路図を
記号で記憶したラダー回路図領域１５２、ラダー回路に
対応したソースプログラムを記憶するソースプログラム
領域１５３、ＰＣの実行形式のオブジェクトプログラム
を記憶するオブジェクトプログラム領域１５４、リンク
パラメータを記憶するリンクパラメータ領域１５５が形
成されている。

【００１２】ＰＣ０１は、図３に示すように、順序制御
及び通信制御用のＣＰＵ２０と、順序制御プログラム
（オブジェクトプログラム）及びリンクパラメ−タを格
納するとともに、被制御対象の入出力要素の状態及びリ
ンクラインから受信されるリンク要素の状態を格納する
ＲＡＭ２５と、ＣＰＵ２０の処理実行用のプログラムの
格納されたＲＯＭ２１を有している。入出力要素２７０
１、２７０２等は駆動回路２７、入出力インタフェース
２４を介してＣＰＵ２０により制御される。又、ＲＡＭ
２５には、入出力要素の状態を記憶する入力要素状態メ
モリ２５１、出力要素状態メモリ２５２、内部リレーメ
モリ２５３、リンク要素メモリ２５４、リンクパラメー
タメモリ２５５、順序制御プログラムメモリ２５６およ
び識別コード（ＩＤ）を記憶するＩＤメモリ２５７が形
成されている。このうち、順序制御プログラムメモリ２
５６には順序制御を規定したラダー回路に対応したオプ
ジェクトプログラムが記憶される。又、内部リレーメモ
リ２５３は、各行のラダー回路を中継するための仮想リ
レーとして用いられる他、故障検出のためのリレーとし
て用いられる。

【００１３】図４、図５、図６は、ＣＰＵ１０によって
処理される手順を示したフローチャートである。図４は
ラダー回路作成時のＣＰＵ１０による処理手順を示して
いる。ステップ１００において、キーボード１３から入
力されたデータに従って、ラダー回路が作成される。ス
テップ１０２で、キーボード１３から入力されたデータ
がEND か否かによりラダー回路の作成終了か否かが判定
される。ラダー回路の作成終了でない場合には、ステッ
プ１００において、継続してラダー回路が作成される。
又、ラダー回路の作成が終了した場合には、ステップ１
０４において、ＣＰＵ１０の有するタイマの値から作成
終了時における日付時刻（西暦年、月、日、時、分、
秒）が演算される。そして、その一連の日付時刻の数値
が、作成されたラダー回路の識別コード（ＩＤ）とされ
る。

【００１４】次に、ステップ１０６において、作成され
たラダー回路図に対応したソースプログラムは識別コー
ドと共にフロッピィディスク装置（ＦＤ）１６に記憶さ
れる。

【００１５】図５は、ＰＣへのプログラムロード時にお
いてＣＰＵ１０によって処理される手順を示したフロー
チャートである。ステップ２００において、キーボード
１３からプログラムロードが指令されたか否かが判定さ
れる。プログラムロードが指令された場合には、ステッ
プ２０２において、ＦＤ１６からＩＤとラダー回路のソ
ースプログラムが入力され、それぞれ、ＲＡＭ１５のＩ
Ｄ領域１５１、ソースプログラム領域１５３に記憶され
る。次に、ステップ２０４において、そのソースプログ
ラムがオブジェクトプログラムに変換されて、ＲＡＭ１
５のオブジェクトプログラム領域１５４に記憶される。
次に、ステップ２０６において、ＲＡＭ１５のＩＤ領域
１５１、オブジェクトプログラム領域１５４に記憶され
た識別コード、オブジェクトプログラムが入出力インタ
フェース１４、２８を介してＰＣにロードされ、ロード
されたそれらは、それぞれ、ＰＣのＲＡＭ２５のＩＤメ
モリ２５７、順序制御プログラムメモリ２５６に記憶さ
れる。

【００１６】図６は、ＰＣの動作モニタのためのＣＰＵ
１０による処理手順を示したフローチャートである。ス
テップ３００において、キーボード１３から入力された
コマンドは、動作モニタか否かが判別される。動作モニ
タ指令であれば、ステップ３０２に移行して、ＰＣのＲ
ＡＭ２５のＩＤメモリ２５７に記憶されている識別コー
ドが読み取られる。次に、ステップ３０３において、こ
のＰＣから読み取られた識別コードをＣＲＴ１２に表示
する。そしてステップ３０４においてＦＤ１６からソー
スプログラムを読み込みのコマンドが入力されるまで待
機し、読み込みコマンドが入力されるとステップ３０５
にてＲＡＭ１５にソースプログラムが識別コードととも
に読み込まれる。次にステップ３０４において、ＰＣか
ら読み取られた識別コードとプログラミング装置のＲＡ
Ｍ１５のＩＤ領域１５１に記憶されている識別コードと
が一致するか否かが判定される。両識別コードが一致す
れば、ステップ３０６に移行して、ＰＣのＲＡＭ２５の
入力要素メモリ２５１、出力要素メモリ２５２、内部リ
レーメモリ２５３から状態データが読み出される。

【００１７】次に、ステップ３０８において、ＲＡＭ１
５のソースプログラム領域１５３に記憶されているソー
スプログラムに従って、ＣＲＴ１２にＰＣの動作点のラ
ダー回路図と共に回路図の接点のオン又はオフ状態が表
示される。次に、ステップ３１０において、ＰＣの動作
終了か否かが判定され、ＰＣの動作終了となるまで、Ｐ
Ｃの動作の流れに従ってステップ３０６と３０８が繰り
返されて、図７に示すようにラダー回路図及び接点状態
が表示される。尚、ＰＣの故障で運転が停止した状態で
動作モニタを行う場合には、ステップ３０６、３０８の
繰り返しにより全ラダー回路と接点状態を順次表示する
ことができる。

【００１８】尚、ステップ３０４で識別コードが不一致
であると判定された場合には、ステップ３１２に移行し
て、ＣＲＴ１２にＰＣにロードされているラダー回路の
ソースプログラムとプログラミング装置１に記憶されて
いるソースプログラムとは不一致である旨の表示がＣＲ
Ｔ１２に表示される。

【００１９】この場合には、他のラダー回路のソースプ
ログラムをその識別コードと共にＦＤ１６からＲＡＭ１
５に読み取った後、ステップ３００から再度実行され
る。このように、識別コードの比較により、ＰＣにロー
ドされているオブジェクトプログラムがＦＤ１６に記憶
されているどのソースプログラムに対応するかが、瞬時
に判定できる。よって、ＰＣの動作モニタの動作を高速
化することができる。また上記実施例では識別コードと
してプログラミング終了時の日付時刻を使用したが、こ
れに限られることなく、プログラミングの開始時刻等、
プログラミング中の時刻であればいつでもよく、さらに
時刻そのものでなくてもよい。

【図面の簡単な説明】

【図１】本発明の具体的な実施例に係るプログラミング
装置の構成を示したブロック図。

【図２】ＰＣを使用したトランスファマシンの構成を示
したブロック図。

【図３】本実施例装置のプログラミング装置が連結され
るＰＣの構成を示したブロック図。

【図４】本実施例のプログラミング装置の処理手順を示
したフローチャート。

【図５】本実施例のプログラミング装置の処理手順を示
したフローチャート。

【図６】本実施例のプログラミング装置の処理手順を示
したフローチャート。

【図７】動作状態を示したラダー回路図。

【符号の説明】

１…プログラミング装置 １０…ＣＰＵ（日付時刻検出手段、識別コード作成手
段、ロード手段、判定手段、表示手段） １３…キーボード １２…ＣＲＴ（表示手段） １５…ＲＡＭ（データ記憶手段） １６…フロッピィディスク装置（データ記憶手段） １５１…ＩＤ領域（データ記憶手段） １５３…ソースプログラム領域（データ記憶手段） ステップ１０４…日付時刻検出手段及び識別コード作成
手段 ステップ１０６…データ記憶手段 ステップ２０２〜２０６…ロード手段 ステップ３００〜３０４…判定手段 ステップ３０６、３０８…表示手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 プログラマブルコントローラの動作状態
   をラダー回路で表示するようにしたプログラミング装置
   において、 プログラマブルコントローラの動作を規定したラダー回
   路のプログラミング終了時を検出する終了検出手段と、 前記ラダー回路の識別コードを作成する識別コード作成
   手段と、 前期プログラミングの終了が、終了検出手段で検出され
   たことにより前記識別コードと共に前記ラダー回路のソ
   ースプログラムを記憶するデータ記憶手段と、 前記プログラマブルコントローラに前記ラダー回路に対
   応したオブジェクトプログラムをロードするとき、その
   識別コードと共にロードするロード手段と、 前記プログラマブルコントローラの動作状態を表示する
   場合には、前記データ記憶手段に記憶されている前記識
   別コードと前記プログラマブルコントローラに記憶され
   ている前記識別コードとが一致するか否かを判定する判
   定手段と、 前記判定手段により２つの識別コードが一致すると判定
   された場合には、前記プログラマブルコントローラから
   入出力要素の状態データを入力して、前記データ記憶手
   段に記憶されている前記ラダー回路のソースプログラム
   に従って前記ラダー回路の動作状態を表示する表示手段
   とを有するＰＣのプログラミング装置。