JPH0652052A

JPH0652052A - 仮想共用記憶方式

Info

Publication number: JPH0652052A
Application number: JP4200993A
Authority: JP
Inventors: Yukio Shimamoto; 幸夫島本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-07-28
Filing date: 1992-07-28
Publication date: 1994-02-25

Abstract

(57)【要約】【目的】データと処理プログラムを一体化して管理し、
プロセッサに一括してロードし、処理の高速化とプロセ
ッサの個数に応じた柔軟な処理の並列化を実現すること
を目的とする。【構成】レジスタファイルと入出力キャッシュを備えた
プロセッサと入出力キャッシュを制御するデバイス管理
部と当該プロセッサのＡＬＵにレジスタファイルの内容
と入力キャッシュの内容をロード又は管理するプロセッ
サ内部レジスタ管理部とバス管理部と当該プロセッサ管
理部とデータにプログラム命令を配分するプログラム命
令配分手段からなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算装置外部からの入
出力処理方式及び装置に係り、通信システムにおける記
憶手段内のデータと送受信処理プログラム命令のＩ／Ｏ
一括処理方法及び並列処理方法並びに構成装置に関す
る。

【０００２】

【従来の技術】従来技術では、シングルプロセッサ構成
におけるＩ／Ｏ処理方式にしか考慮されておらず、シス
テム空間又はプログラム命令格納空間からプログラム命
令をプロセッサにロードし、プログラム命令コードの内
容を解釈した後、当該プログラム命令が必要とするデー
タを別のタイミングを待って、該データが必要となる毎
に記憶手段からプロセッサにロードしていた。

【０００３】ロードしたデータをレジスタに格納してい
るプログラムで解釈し、ＡＬＵで処理を行った後、キャ
ッシュ又はメモリに書き戻し、次のプログラム命令の内
容に応じて、新たにキャッシュ又はメモリからデータを
ロードして、次の処理を行っている。

【０００４】この時、キャッシュにデータを書き戻した
だけでは、次のプログラム命令内容とデータの関連情報
又は関係が一切無いため、一貫性を保証するために、キ
ャッシュの有効性を必ずしも利用せずに、メモリに一旦
書き戻してから再度キャッシュにロードしなおすことも
発生する。

【０００５】この様に、プログラム命令とデータを別々
の次元で管理して、プログラム命令自体がデータを管理
又は指定することによって、一つの処理プロセスに対し
て、多数のタイミングを経過させて、バスにデータを往
復させて、Ｉ／Ｏ処理を行っている。

【０００６】

【発明が解決しようとする課題】従来技術では、シング
ルプロセッサ構成におけるシーケンシャル処理方式しか
考慮されておらず、複数のタイミングで、プログラム命
令とデータを別々にプロセッサにロードし処理が完了す
る仕組みとなっていた。その仕組みでは、プログラム命
令がプロセッサにロードされるまでの処理待ち時間の発
生、プロセッサにプログラム命令がロードされてからデ
ータがレジスタにロードされるまでのロード待ち時間の
発生、その両者がバス権を即座に確保できないためにバ
ス使用権確保待ち時間が発生というＩ／Ｏデータなどの
送信処理又は受信処理に係る時間が長くなる課題があ
る。

【０００７】本発明の目的は、第一の観点では、プログ
ラム命令をプリミティブに分割し、プログラム命令とデ
ータを同時にプロセッサとキャッシュ又はレジスタに転
送し、該処理時間を極小化する方式及び装置を提供する
ものである。

【０００８】また、第二の観点では、マルチプロセッサ
システムにおいて、プロセッサごとに処理を分散させる
ことを可能とし、Ｉ／Ｏデータ処理の並列化を実現し、
データ処理速度を向上させる方式及び装置を提供するも
のである。

【０００９】本発明の他の目的は、通信システムの規模
に応じて、プロセッサの個数を増減させても、該プロセ
ッサの個数に応じて、Ｉ／Ｏ処理能力が選択できる方式
を提供することにある。

【００１０】本発明の更に他の目的は、通信システム特
有の処理内容が特定したヘッダ処理やデータ転送管理処
理や確認応答処理を他のプログラム処理とは切り分け
て、一時的にプロセッサを仮想通信システム専用の処理
装置に変化させ、通信処理の高速性を保証するものであ
る。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、Ｉ／Ｏからメモリ又はキャッシュのよう
にＩ／Ｏ情報を保持できる情報記憶手段からのデータ単
位に対応するＩ／Ｏ処理プログラム命令とリンクさせ
て、プログラム命令とＩ／Ｏデータを一体として仮想的
に共用記憶手段内に管理させ、プロセッサ又は、レジス
タ又は、入力キャッシュのデバイスに空きが発生して、
当該デバイスの使用が可能となったときにプログラム命
令とデータを同時に当該デバイスに転送し、Ｉ／Ｏ処理
を行うものである。

【００１２】また、当該デバイスが複数実装しているシ
ステムにおいて、当該デバイスを監視するデバイス分配
管理手段が、空いている該デバイスを確保し、Ｉ／Ｏ処
理待ちデータ及びプログラム命令を最適順序に配置しな
がら、ロードを行うものである。

【００１３】さらに、一つ又は複数のプロセッサにデー
タ単位に処理プログラム命令コードを付随させ、プロセ
ッサの入力キャッシュとレジスタファイルに格納し、バ
スの使用権とは独立にプロセッサ内部で一貫した処理を
行い、入力キャッシュのデータすべての処理終了するま
で、或は、処理済みデータをユーザプログラム命令また
は記憶手段に転送するためバスの使用権が確保できるま
で出力キャッシュにデータを待機させるプロセッサ単位
のデータ入出力管理を行うものである。

【００１４】

【作用】第一にＩ／Ｏ使用のデータまたはＩ／Ｏからの
データと対応するＩ／Ｏ処理プログラム命令を対応テー
ブル上で仮想的に共用記憶手段に管理することによっ
て、Ｉ／Ｏを使用するデータまたはＩ／Ｏからのデータ
にそれぞれのＩ／Ｏ処理プログラム命令をリンクするこ
とが可能となる。

【００１５】第二にプログラム命令とデータを一体化し
て、キャッシュ又はレジスタにロードすることによっ
て、データとプログラム命令の一貫性が保証され、キャ
ッシュのミスヒットを発生させることなく、一括して処
理を行うことが可能になる。

【００１６】第三に一つ又は複数のプロセッサによっ
て、データ単位に処理を行うことが可能となりトランザ
クション単位の処理時間を短縮できる。

【００１７】第四に、プロセッサに入出力キャッシュを
設けたことによって、バス使用権とは独立にデータ単位
にＩ／Ｏ処理を行うことが可能となり、処理時間の短縮
が可能となる。

【００１８】第五に、さらに、プロセッサ単位のキャッ
シュデータ転送管理部を設けたことによって、プロセッ
サの増減に柔軟に対応でき、システムの変更時にプロセ
ッサの個数に応じた処理能力の提供が可能となる。

【００１９】

【実施例】以下、本発明の１実施例を詳細に説明する。

【００２０】図１は、本発明をＩ／Ｏプロセッサを使用
して、通信を行うシステムに適用した場合の処理手順の
１実施例を示すフローチャートであり、図２は本発明に
係る通信処理装置の内部のデバイスの構成を示すブロッ
ク図である。又、図３は、図１のフローチャートに各デ
バイスからの制御関係を付加して、処理の流れを示した
フローチャートである。図４は、Ｉ／Ｏを使用するデー
タを格納する記憶手段の論理的管理空間を示したブロッ
ク図である。図５は、本発明に係る当該記憶手段の内部
でのプロセッサへの転送の為のデータ構造最適化の処理
手段と記憶手段内のデータとの構成を示すブロック図で
ある。図６は、本発明に係るＩ／Ｏ処理最適化プロセッ
サの内部構成を示すブロック図である。図７は、本発明
のＩ／Ｏ処理システムを単独の高速Ｉ／Ｏ情報処理シス
テムとして、Ｉ／Ｏポートを複数装着して表示装置やデ
ィスク装置やキーボード等の標準入出力装置を備えて使
用する場合の通信システム対応クライアントＷＳの応用
例のブロック図を示している。図８は、本発明のＩ／Ｏ
処理システムをＷＳに接続して高速Ｉ／Ｏ情報処理シス
テムＬＡＮアダプタとして使用する場合の通信システム
対応サーバＷＳの応用例のブロック図を示している。

【００２１】図２において、１は、外部システムとデー
タの入出力を行うＩ／Ｏポートであり、２は、Ｉ／Ｏポ
ートまたはプロセッサとやり取りするデータ及びプログ
ラムを格納する記憶手段であり、３及び４は、当該記憶
手段内のデータを当該記憶手段内のプログラム命令で処
理を行う子プロセッサであり、５は、必要に応じて、当
該子プロセッサの出力結果をさらに処理する親プロセッ
サである。また、５は当該システム全体を制御すること
も可能である。更に、５は、Ｉ／Ｏ入出力以外の通常の
システムプログラムを処理する場合にも使用できる。

【００２２】図４において、６は、当該記憶手段内の論
理的システム空間全体を示し、Ｉ／Ｏ処理の為のシステ
ムプログラム１０とシステム用のバッファ１１を含むも
のであり、７は、当該記憶手段内の論理的ユーザ空間全
体を示し、Ｉ／Ｏ処理の為のユーザプログラム１２とユ
ーザプログラム用のバッファ１３を含むものであり、８
は、システム空間６のバッファ１１またはユーザ空間７
のバッファ１３に存在するデータにシステムプログラム
１０またはユーザプログラム１２の命令コードを最適化
配置して共存管理する共用管理テーブル空間であり、９
は、プロセッサ（図２に示す子プロセッサ３または４）
に転送するためのプログラム命令コード最適化配置した
当該コードとデータの共存した最適化情報を管理する仮
想共用記憶空間であり、１４は、当該プロセッサの空き
状態と当該記憶手段内の当該最適化情報の状態を管理
し、当該プロセッサに当該最適化情報を転送するための
記憶手段管理部である。

【００２３】図５において、２９は、記憶手段管理部
で、その構成要素として、該記憶手段３０の内部に保持
する該システム空間１７のプログラム命令コード２２ま
たは、該ユーザ空間１８のプログラム命令コード２１を
該システム空間１７のバッファ１９または該ユーザ空間
１８のバッファ２１の中のデータに分配するプログラム
命令コード分配手段１５と仮想共用記憶空間に当該バッ
ファの中のデータと当該命令コードを最適化配置するた
めに該システム空間と該ユーザ空間を制御して、仮想的
に切り換える仮想共用記憶空間ポインタ切り換え手段１
６とプログラム分配キャッシュ・レジスタ情報管理部２
５を含む。Ｉ／Ｏバス２８またはシステムバス２７から
当該記憶手段３０のバッファ（１９または２１）に取り
込んだデータを当該記憶手段管理部２９で処理した後、
該処理に関する管理情報を当該共用管理テーブル２３に
管理し、当該プロセッサ（図２に示す子プロセッサ３ま
たは４）に転送するために、仮想共用記憶空間２４にプ
ログラム命令コード（２０または２２）とデータ（１９
または２１のバッファ内）の共存情報を配置し、また、
当該バッファ（１９または２１）のデータの内、該プロ
セッサ（図２に示す子プロセッサ３または４）全ての処
理が完了したか、処理の必要の無いデータは、システム
空間１７のバッファ１９またはユーザ空間１８のバッフ
ァ２１にＩ／Ｏポート（図２に示すＩ／Ｏポート１）か
ら上位システム装置（図８に示すサーバＷＳ）または外
部の装置（例えば、図７に示す表示装置やディスク記憶
装置）またはＬＡＮ（図７または図８に示すＬＡＮの伝
送路）に転送するまで待機する。

【００２４】図６において、４１は、子プロセッサ(図
２における子プロセッサ３または４)であり、その構成
要素は、データバス３１からデータを取り込んでレジス
タファイル３６にロードされるまで格納保持する入力キ
ャッシュ３２と、ＡＬＵ３８での演算が全て完了し、該
レジスタファイル３６に退避したデータをシステムバス
３１上に流すまで格納保持する出力キャッシュ４０とレ
ジスタ３６とＡＬＵ３８と入出力キャッシュ３２と４０
から該システムバス３１へ、または、該レジスタファイ
ル３６へデータを転送する該キャッシュデータ転送管理
部３３と、該入出力キャッシュ３２と４０と該レジスタ
ファイル３６の状態を管理して、該キャッシュデータ転
送管理部３３とＡＬＵデータロード管理部３７とレジス
タファイル３６の連続処理を行うデータに付随するプロ
グラム命令コードが連続して一致するか否かを判定する
連続プログラム命令コード判定部３９を含む。また、キ
ャッシュデータ転送管理部３３は、記憶手段管理部（図
４に示す記憶手段管理部1４)または、親プロセッサ(図
２に示す親プロセッサ５)と制御情報をやり取りしてデ
ータ転送の同期を取り、キャッシュレジスタ管理部３５
も該記憶手段管理部１４に対してキャッシュ・レジスタ
３２または４０または３６の状態を通知する。

【００２５】次に、図１及び図３のフローチャートに基
づいて、図２及び図５及び図６及び図７または図８の各
部の動作を説明する。

【００２６】該Ｉ／Ｏポート１からデータフレームを受
信した場合の処理動作を想定する。

【００２７】図１において、Ｉ／Ｏポートからデータフ
レームを受信するとＦＩＦＯによって、該フレームのエ
ンドデリミタを検出する前にヘッダ情報をシステムバッ
ファに格納し、アプリケーション層で使用するメッセー
ジデータは、ユーザ空間のバッファまたはパイプライン
処理で、システムバスからＩ／Ｏポートを経て、上位の
サーバＷＳなどのシステムに転送する。

【００２８】次にヘッダ情報のデータを解析して、プロ
グラム命令・データの共用管理テーブル（図５に示す共
用管理テーブル空間２４）にヘッダ情報の項目または処
理手順単位に当該データのポインタを記録する。更に、
システムプログラム命令コードのポインタを最適化され
た格納のための構造体の定まった位置に配置する。該処
理が終了した該フレームのヘッダ情報単位に該処理の終
了順序でＦＩＦＯによって、仮想共用記憶空間（図５に
示す仮想共用記憶空間２３）に該データの要素とプログ
ラム命令コードの混合した構造データを格納し、子プロ
セッサ（図６に示す子プロセッサ４１）での処理を待
つ。

【００２９】当該子プロセッサ（図６に示す子プロセッ
サ４１）からの転送要求を検出すると、該入力キャッシ
ュ３２または、該レジスタファイル３６にプログラム命
令コードとデータを一括して、該入力キャッシュ３２に
転送し、更にレジスタファイル３６にロードする。レジ
スタファイル３６のプログラム命令コードとデータをＡ
ＬＵ（図６に示すＡＬＵ３８）上で演算して、レジスタ
ファイル３６に結果を戻した後、演算が完了していれ
ば、出力キャッシュ（図６に示す出力キャッシュ４０）
に転送する。出力キャッシュ４０から該記憶手段３０ま
たは該親プロセッサ５に転送し、一連の受信フレームデ
ータのヘッダ処理を終了する。この一連の処理は、パイ
プライン処理で行われるのが望ましい。

【００３０】図３において、Ｉ／Ｏポート１からＩ／Ｏ
入力が発生し、記憶手段２にデータ入力が行われる。記
憶手段２にデータが入力されるとプログラム命令コード
を最適配置するために記憶手段管理部（図５に示す記憶
手段管理部２９）内の仮想共用ポインタ切り換え部１６
がシステム空間１７とユーザ空間１８を切り替えて、プ
ログラム命令コード分配手段１５が共用管理テーブル２
４にシステム空間１７のバッファ１９のデータか、また
は、ユーザ空間１８のデータの構成要素のポインタとシ
ステム空間１７のプロフラム命令コード２０、または、
ユーザ空間のプログラム命令コード２２のポインタを共
用管理テーブル２４に配置して、該プログラム命令コー
ドを分配する。該プログラム命令コードの分配が完了す
ると仮想共用記憶空間２３にプログラム命令コードとデ
ータの構成要素の混合構造データを格納する。記憶手段
管理部２９内のプログラムデータ分配キャッシュレジス
タ管理部２５が子プロセッサ４１の入力キャッシュ３２
とレジスタファイル３６の状態を監視して、子プロセッ
サ４１側のキャシュデータ転送管理部３３とキャッシュ
・レジスタ管理部３５からデバイス空き通知と同期信号
を受けると記憶手段３０側の仮想共用記憶空間２３から
入力キャッシュ３２へ転送し、子プロセッサ４１側のキ
ャッシュデータ転送管理部３３が受け取って、入力キャ
ッシュ３２に納める。子プロセッサ４１側は、入力キャ
ッシュ３２に入ったデータをキャッシュレジスタ管理部
３５が、レジスタファイル３６にロードし、更に、プロ
グラム命令判定部３９は、連続して同じ命令コードで処
理する場合は先に使用するコードだけをＡＬＵ３８に与
えられるようにする。ＡＬＵデータロード管理部３７が
レジスタファイル３６からＡＬＵ３８にデータを渡す
と、ＡＬＵ３８はレジスタファイル３６の内容を演算実
行し、結果をレジスタファイル３６に書き戻し、演算処
理が完全に終了するとレジスタファイル３６からキャッ
シュレジスタ管理部３５が出力キャッシュ４０にデータ
を移す。しかる後、子プロセッサ４１側のキャッシュデ
ータ転送管理部３３が記憶手段３０側の記憶手段管理部
２９と記憶手段３０に問合せて処理済みデータを当該記
憶手段３０に転送するか、親プロセッサ５に転送して、
更に上位システム（図８に示すサーバＷＳ）の処理を行
えるようにする。それらの処理が完了すると又、他のデ
ータをロードして処理を継続する。

【００３１】図５において、データ送信時の記憶手段３
０及び記憶手段管理部２９の動作の一実施例を説明す
る。

【００３２】該上位システム又はユーザ空間におけるア
プリケーション層からの送信要求が発生すると、本発明
のシステムでは、送信の為のユーザが作成したメッセー
ジデータは、パイプライン処理でユーザ空間１８のバッ
ファ２１に納められるか、上位システムの記憶装置に納
めれている。送信要求によって、本システムの記憶手段
管理部２９がシステム空間１７に切り換え、送信の為に
必要な処理のプログラム命令コード２０をユーザ空間１
８側のバッファ２１の中のデータの構成要素に対応する
ように共用管理テーブル空間２４にポインタを配置し、
通信システム用のヘッダを作成できるようにする。この
ヘッダ作成時、フレーム全体を必要とするような情報処
理は、処理の終盤で行う。例えばチェックサム情報の計
算とその情報値のヘッダ構造体への書き込みは、該記憶
手段３０に入力されるか、上位システム側管理してお
き、送信要求時に該情報を本システム通知する。

【００３３】本システム（図２）の場合は、ユーザ空間
１８または上位システムで送信データが作成されると送
信バッファとして、本発明のシステムの記憶手段３０の
ユーザ空間１８に移される。この時、同時に移動データ
量が計数されていて、ヘッダ作成の処理の為の情報が揃
ったことになる。子プロセッサ４１でのヘッダ作成処理
が完了したときは、システム空間１７のバッファ１９に
納められ、ＬＡＮ伝送路にフレームを送出するときに記
憶手段管理部２９の仮想共用ポインタ切り換え部１６が
システム空間１７とユーザ空間１８を切り替えながら、
共用管理テーブル空間２４の情報に従って、作成したシ
ステム空間１７のバッファ１９に格納されたヘッダデー
タとユーザ空間１８のバッファ２１の中のメッセージデ
ータを結合して送信処理を行う。

【００３４】図７と図８に示すように本発明のシステム
は、親プロセッサを備えることも可能なため、同時に別
システムの共存ができ、Ｉ／Ｏポートを拡張すること
で、単独のＷＳとして、又、サーバＷＳの高速通信専用
処理ＬＡＮアダプタとしても使用できる。特に図８の場
合、通信処理はアダプタで並列処理を行い、メッセージ
データは直接サ−バＷＳに送られて安定した性能で処理
される。

【００３５】

【発明の効果】本発明により、一つ又は複数のプロセッ
サで、他のプロセスとは独立にデータとデータに対応す
るＩ／Ｏの処理が同時に行えるので、高速且つキャッシ
ュのミスヒットなしの安定した性能が保証される。

【図面の簡単な説明】

【図１】本発明の処理手順の１実施例を示すフローチャ
ートである。

【図２】本発明に係る通信処理装置の内部のデバイス構
成ブロック図である。

【図３】本発明に係る処理手順の１実施例を示すフロー
チャートに各処理部からの制御関係を付加したフローチ
ャートである。

【図４】Ｉ／Ｏを使用するデータを格納する記憶手段の
論理的管理空間のブロック図である。

【図５】本発明に係る記憶手段内の内部構成を示すブロ
ック図である。

【図６】本発明に係る、Ｉ／Ｏ処理最適化プロセッサの
内部構成を示すブロック図である。

【図７】通信システム対応クライアントＷＳの応用例を
示す図である。

【図８】ＬＡＮアダプタとして使用する場合の通信シス
テム対応サーバＷＳの応用例を示す図である。

【符号の説明】

３１…システムバス（データバス、Ｉ／Ｏバス、命令バ
ス）、３２…入力キャッシュ、３３…キャッシュデータ
転送管理部、３４…記憶手段管理部、３５…キャッシュ
／レジスタ管理部、３６…レジスタファイル、３７…Ａ
ＬＵデータロード管理部、３８…ＡＬＵ（算術論理演算
ユニット）、３９…プログラム命令コード判定部、４０
…出力キャッシュ、４１…子プロセッサ、４２…コント
ロールバス。

Claims

【特許請求の範囲】

【請求項１】システムに使用するバッファ又はメモリと
ユーザ空間が使用するバッファ又はメモリ内のデータを
一括管理して記憶手段を共用する機能を特徴とする仮想
共用記憶方式。
【請求項２】記憶手段管理部とプログラム命令分配手段
と仮想共用管理テーブルによって、ユーザ空間とシステ
ム空間を切り換える機能を特徴とする仮想共用記憶切り
換え方式。
【請求項３】記憶手段管理部とプログラム命令分配手段
と仮想共用管理テーブルを制御して、システムのプログ
ラム命令をユーザエリアのデータに分配する機能を設け
たことを特徴とする仮想共用切り変え手段。
【請求項４】記憶手段管理部とプログラム命令分配手段
と仮想共用管理テーブルを制御して、システムのプログ
ラム命令をシステムのデータに分配する機能を設けたこ
とを特徴とする仮想共用切り変え手段。
【請求項５】システム空間に格納したデータとシステム
プログラム命令、またはユーザプログラム命令を共存さ
せる機能を特徴とする処理プログラム命令共存データ管
理方式。
【請求項６】記憶手段に格納したデータに処理プログラ
ムを付随して、入力キャッシュ又はレジスタファイルに
格納し、ＡＬＵ入力キャッシュ又はレジスタ指定する機
能を特徴とするプロセッサ内記憶手段管理方式。
【請求項７】各データに処理プログラム命令を付随する
機能を設けたことを特徴とするプログラム命令分配手
段。
【請求項８】各処理データに処理プログラム命令を付随
するプログラム命令分配管理手段に空きキャッシュ・空
きレジスタの情報を通知する機能を設けたことを特徴と
するキャッシュ・レジスタ管理部。
【請求項９】処理プログラム命令に付随するデータの格
納レジスタ番号をＡＬＵに通知する機能を設けたことを
特徴とするＡＬＵデータロード管理手段。
【請求項１０】入力キャッシュからレジスタにデータと
プログラム命令をロードする機能を設けたことを特徴と
するキャッシュデータ転送管理手段。
【請求項１１】出力キャッシュから記憶手段にデータと
プログラム命令をロードする機能を設けたことを特徴と
するキャッシュデータ転送管理手段。
【請求項１２】先にロードしたプログラム命令付きデー
タのプログラム命令が同一の時は再度プログラム命令を
ロードせずにレジスタ又はＡＬＵの既存プログラム命令
を使用する機能を特徴とする連続プログラム命令判定方
式。
【請求項１３】先にロードしたプログラム命令付きデー
タのプログラム命令が同一の時は再度プログラム命令を
ロードせずにレジスタ又はＡＬＵの既存プログラム命令
を使用する機能を設けたことを特徴とする連続プログラ
ム命令判定手段。
【請求項１４】ＡＬＵでの処理前のデータを格納するこ
とを特徴とする入力専用キャッシュ。
【請求項１５】ＡＬＵでの処理済みのデータを格納する
ことを特徴とする、出力専用キャッシュ。
【請求項１６】出力キャッシュのデータを記憶手段に転
送、又は、記憶部から入力キャッシュに、データを転送
する機能を設けたことを特徴とするキャッシュデータ転
送管理部。
【請求項１７】処理前のデータ格納用キャッシュと処理
後のデータ格納用キャッシュを設けたことを特徴とする
入出力キャッシュ付きプロセッサ。
【請求項１８】入出力付きプロセッサを管理して、当該
プロセッサの出力結果を関連付けて、必要に応じて、バ
スに流さずに処理を行う機能を設けたことを特徴とする
親プロセッサ。
【請求項１９】入出力付きプロセッサを管理して、当該
プロセッサの出力結果を関連付けて、出力結果をプログ
ラムの必要に応じて、バスに流さずに処理を行うことを
特徴とする親プロセッサの関連データ階層処理方式。
【請求項２０】請求項１から請求項１９のいずれか１項
によって、実現することを特徴とするＩ／Ｏデータ一括
転送処理方式。