JPH0652855B2 - Variable impedance circuit - Google Patents
Variable impedance circuitInfo
- Publication number
- JPH0652855B2 JPH0652855B2 JP19159987A JP19159987A JPH0652855B2 JP H0652855 B2 JPH0652855 B2 JP H0652855B2 JP 19159987 A JP19159987 A JP 19159987A JP 19159987 A JP19159987 A JP 19159987A JP H0652855 B2 JPH0652855 B2 JP H0652855B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- differential
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は電気的な制御によりインピーダンスを変化さ
せ得る回路に係わり、特に線形性にすぐれかつモノシリ
ック集積回路形態に適するようにした可変インピーダン
ス回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Industrial field of application) The present invention relates to a circuit capable of changing impedance by electrical control, and is particularly excellent in linearity and suitable for a monolithic integrated circuit form. The present invention relates to a variable impedance circuit.
(従来の技術) 電気的にインピーダンスを制御できる可変インピーダン
ス回路は、例えば、自動利得制御(AGC)回路の利得
制御段に用いられている。この種の、可変インピーダン
ス回路としては、例えば「特開昭54-121044 号公報」に
示されるような回路がある。(Prior Art) A variable impedance circuit capable of electrically controlling impedance is used, for example, in a gain control stage of an automatic gain control (AGC) circuit. As a variable impedance circuit of this type, for example, there is a circuit disclosed in Japanese Patent Laid-Open No. 54-121044.
この回路は、基本的には、第3図に示すような回路であ
る。This circuit is basically a circuit as shown in FIG.
入力端子1はトランジスタQ11のベースに接続される。
トランジスタQ11とQ12は差動トランジスタ対を形成
し、それぞれのエミッタは抵抗R12、R13を介した後、
電流源Ic1を介して第2電源(VEE)端3に接続され
る。The input terminal 1 is connected to the base of the transistor Q11.
Transistors Q11 and Q12 form a differential transistor pair whose respective emitters pass through resistors R12 and R13,
It is connected to the second power supply (VEE) terminal 3 via the current source Ic1.
トランジスタQ11、Q12、抵抗R12、R13、電流源Ic1
は、差動形電圧−電流変換器11を形成している。トラ
ンジスタQ12のベースは交流的に接地される。Transistors Q11, Q12, resistors R12, R13, current source Ic1
Form a differential voltage-to-current converter 11. The base of the transistor Q12 is AC-grounded.
トランジスタQ11のコレクタは、トランジスタQ17のエ
ミッタ、トランジスタQ12のコレクタはトランジスタQ
18のエミッタに接続される。トランジスタQ17、Q18の
コレクタは第1電源(Vcc)端2に接続され、共通ベー
スはダイオード接続されたトランジスタQ19を介して接
地電位端に接続されるとともに抵抗R11を介して電源
(Vcc)端に接続されている。The collector of the transistor Q11 is the emitter of the transistor Q17, and the collector of the transistor Q12 is the transistor Q11.
Connected to 18 emitters. The collectors of the transistors Q17 and Q18 are connected to the first power source (Vcc) terminal 2, and the common base is connected to the ground potential terminal via the diode-connected transistor Q19 and to the power source (Vcc) terminal via the resistor R11. It is connected.
トランジスタQ17、Q18により構成される回路12は、
その非直線性により差動回路13を構成するトランジス
タQ13、Q14の非直線性を打消し、全体の非線形特性を
補償する補償回路である。The circuit 12 composed of the transistors Q17 and Q18 is
The non-linearity is a compensation circuit that cancels out the non-linearity of the transistors Q13 and Q14 forming the differential circuit 13 and compensates for the overall non-linear characteristic.
差動トランジスタQ13、Q14のベースはそれぞれトラン
ジスタQ17、Q18のエミッタに接続されている。このト
ランジスタQ13、Q14の共通エミッタは電流源Ic2を介
して第2電源(VEE)端3に接続される。The bases of the differential transistors Q13 and Q14 are connected to the emitters of the transistors Q17 and Q18, respectively. The common emitters of the transistors Q13 and Q14 are connected to the second power source (VEE) terminal 3 via the current source Ic2.
トランジスタQ13のコレクタは、トランジスタQ15のコ
レクタ、トランジスタQ14のコレクタはトランジスタQ
16のコレクタおよびトランジスタQ16、Q15のベースに
接続される。トランジスタQ15、Q16は、カレントミラ
ー回路14を形成しており、エミッタは第2電源(Vc
c)端2に接続されている。更にトランジスタQ15のコ
レクタは、入力端子1に接続され帰還路を設けられてい
る。The collector of the transistor Q13 is the collector of the transistor Q15, and the collector of the transistor Q14 is the transistor Q13.
It is connected to the collector of 16 and the bases of transistors Q16 and Q15. The transistors Q15 and Q16 form a current mirror circuit 14, and the emitter is the second power supply (Vc
c) Connected to end 2. Further, the collector of the transistor Q15 is connected to the input terminal 1 and provided with a feedback path.
今、入力端子1に瞬時電圧vinが供給された場合、トラ
ンジスタQ11、Q12のコレクタに流れる電流ic1、ic2
は次のように表わされる。Now, when the instantaneous voltage vin is supplied to the input terminal 1, the currents ic1 and ic2 flowing in the collectors of the transistors Q11 and Q12 are given.
Is represented as follows.
re1及びre2は、トランジスタQ11、Q12の伝達コンダ
クタンスであり、以下のように表わされる。 Re1 and re2 are transfer conductances of the transistors Q11 and Q12, and are expressed as follows.
re=VT /Ic …(2) ここで、VT は熱電圧(約26mV)である。またRE =R
12=R13である。re = VT / Ic (2) where VT is a thermal voltage (about 26 mV). Also, RE = R
12 = R13.
トランジスタQ17、Q18は、トランジスタQ11、Q12の
コレクタ電流でドライブされ、そのベースエミッタ間の
差電圧をトランジスタQ13、Q14のベースに与えてい
る。トランジスタQ17、Q18のベースは、ダイオード接
続のトランジスタQ19でバイアスされており、基準電圧
を約0.7Vを保っている。故に、トランジスタQ13、Q14
のコレクタ電流成分をic3、ic4とすると、 ic1・ic4=ic2・ic3 …(3) 即ち、 次に入力端子1から流れ込む入力電流iinは、カレント
ミラー回路14の出力電流であり、これは(ic3−ic
4)と表わされるから 上記の式は、RE がre11 およびre12 に比べて充分大
きいとすると、次のように近似される。The transistors Q17 and Q18 are driven by the collector currents of the transistors Q11 and Q12, and apply the difference voltage between the base and the emitter to the bases of the transistors Q13 and Q14. The bases of the transistors Q17 and Q18 are biased by a diode-connected transistor Q19, and the reference voltage is kept at about 0.7V. Therefore, transistors Q13 and Q14
If the collector current components of are ic3 and ic4, then ic1 · ic4 = ic2 · ic3 (3) Next, the input current iin flowing from the input terminal 1 is the output current of the current mirror circuit 14, which is (ic3−ic
4) The above equation is approximated as follows, assuming that RE is sufficiently large compared to re11 and re12.
これより、入力端子1から見たインピーダンスRinは、 で表わされ、2つの電流源Ic1、Ic2の電流比Ic1/I
c2制御することによって、可変インピーダンスを得るこ
とができる。 From this, the impedance Rin seen from the input terminal 1 is And the current ratio Ic1 / Ic of the two current sources Ic1 and Ic2
A variable impedance can be obtained by controlling c2.
したがって、上記の回路は、入力端子1を例えば自動利
得制御増幅器の制御端子に接続して、利得制御信号を電
流源Ic1、Ic2の電流制御部に与えることにより、上記
可変インピーダンス動作により、利得制御増幅器の利得
を制御することができる。Therefore, in the above circuit, the input terminal 1 is connected to, for example, the control terminal of the automatic gain control amplifier, and the gain control signal is applied to the current control units of the current sources Ic1 and Ic2. The gain of the amplifier can be controlled.
(発明が解決しようとする問題点) 上記の回路を実際に構成した場合、種々の要因(トラン
ジスタのベース電流、アーリー効果、トランジスタのペ
ア性誤差など)が有るために、入力オフセット電圧(i
in=0にするために必要な入力直流vin)がある。とこ
ろが(6)、(7)式で示した近似式が成立するほど抵
抗値RE を大きくすると、回路の伝達コンダンクタンス
(入力電圧と出力電流の変換比1/RE )がさがり過
ぎ、入力オフセット電圧が増大する。つまりiin=0に
するために必要なオフセット電圧vinが多く必要とな
る。(Problems to be Solved by the Invention) When the above circuit is actually configured, since there are various factors (base current of transistor, Early effect, pairing error of transistor, etc.), input offset voltage (i
There is an input DC vin) required to make in = 0. However, if the resistance value RE is increased to such an extent that the approximate expressions shown in the equations (6) and (7) hold, the transfer conductance of the circuit (the conversion ratio 1 / RE of the input voltage and the output current) becomes too low and the input offset The voltage increases. That is, a large amount of offset voltage vin is required to set iin = 0.
そこでこの発明は、電圧−電流変換部のトランジスタの
内部抵抗の影響を無くし、かつ回路の伝達コンダクタン
スをさげ過ぎることなく、直線性を失うことのない可変
インピーダンス回路を提供することを目的とする。Therefore, an object of the present invention is to provide a variable impedance circuit that eliminates the influence of the internal resistance of the transistor of the voltage-current converter, does not excessively reduce the transfer conductance of the circuit, and does not lose its linearity.
[問題点を解決するための手段] (問題点を解決するための手段) この発明では、入力電圧が供給される電圧−電流変換器
の構成を、差動入力端子にベースが接続された第1及び
第2のトランジスタと、前記第1のトランジスタのエミ
ッタにコレクタが接続され、第2のトランジスタのエミ
ッタにベースが接続された第3のトランジスタと、前記
第1のトランジスタのエミッタにベースが接続され、前
記第2のトランジスタのエミッタにコレクタが接続され
た第4のトランジスタと、前記第3及び第4のトランジ
スタのエミッタ間に介在されるインピーダンス素子と、
前記第3及び第4のトランジスタのエミッタにそれぞれ
接続される2つの大きさの等しい電流源とを備えるもの
である。[Means for Solving Problems] (Means for Solving Problems) According to the present invention, the configuration of a voltage-current converter to which an input voltage is supplied is configured so that a base is connected to a differential input terminal. First and second transistors, a collector connected to the emitter of the first transistor, a third transistor whose base is connected to the emitter of the second transistor, and a base connected to the emitter of the first transistor A fourth transistor whose collector is connected to the emitter of the second transistor, and an impedance element interposed between the emitters of the third and fourth transistors,
Two equal-sized current sources connected to the emitters of the third and fourth transistors, respectively.
(作用) 上記の手段により、電圧−電流変換器において、いわゆ
る差動クオルテット動作が得られ、つまり差動入力端子
に与えられる入力電圧は、第1〜第4のトランジスタ及
びインピーダンス素子で構成される経路と、この経路に
流れる電流との積で表わされるが、このときの各トラン
ジスタの内部抵抗に生じる電圧成分の総和がキャンセル
され、結局入力電圧は、トランジスタの内部抵抗の影響
を受けないようになり、線形性にすぐれた回路となる。(Operation) In the voltage-current converter, so-called differential quartet operation is obtained by the above means, that is, the input voltage applied to the differential input terminals is composed of the first to fourth transistors and the impedance element. It is represented by the product of the path and the current flowing in this path. At this time, the sum of the voltage components generated in the internal resistance of each transistor is canceled, so that the input voltage is not affected by the internal resistance of the transistor. The circuit has excellent linearity.
(実施例) 以下この発明の実施例を図面を参照して説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例であり、従来の回路と同様
な部分には同一符号を付して説明する。本回路は電圧−
電流変換器100として差動クオルテット回路(Precis
ion differential voltagquartet. R・Caprio,Elect,Le
tt.,vo19,pp.147-148,1973)を利用するものである。FIG. 1 shows an embodiment of the present invention, in which the same parts as those of the conventional circuit are designated by the same reference numerals. This circuit is voltage-
A differential quartet circuit (Precis
ion differential voltagquartet. R ・ Caprio, Elect, Le
tt., vo19, pp.147-148,1973).
即ち、入力電圧vinは、入力端子1に供給され、トラン
ジスタQ11のベースに導かれる。トランジスタQ11、Q
12は差動トランジスタ対であり、トランジスタQ12のベ
ースは接地電位端に接続される。そしてトランジスタQ
11、Q12のエミッタは、トランジスタQ21、Q22の各エ
ミッタに接続される。またこのトランジスタQ21のベー
スはトランジスタQ12のエミッタに、トランジスタQ22
のベースはトランジスタQ11のエミッタに接続される。That is, the input voltage vin is supplied to the input terminal 1 and guided to the base of the transistor Q11. Transistors Q11, Q
Reference numeral 12 is a differential transistor pair, and the base of the transistor Q12 is connected to the ground potential terminal. And transistor Q
The emitters of 11 and Q12 are connected to the emitters of transistors Q21 and Q22. The base of the transistor Q21 is connected to the emitter of the transistor Q12 and the transistor Q22.
Is connected to the emitter of the transistor Q11.
そしてトランジスタQ21、Q22のエミッタ間には、イン
ピーダンス素子R11が接続され、各トランジスタQ21、
Q22のエミッタはそれぞれ電流源Ic11 、Ic12 を介し
て、第2電源(VEE)端3に接続される。An impedance element R11 is connected between the emitters of the transistors Q21 and Q22, and each transistor Q21,
The emitter of Q22 is connected to the second power source (VEE) terminal 3 via current sources Ic11 and Ic12, respectively.
従って、上記電圧−電流変換器100において、入力電
圧vinが基準電圧(零)であるとすると、各トランジス
タQ11、Q12、Q21、Q22には等しい電流が流れバラン
スいているが、入力端子1の電圧が零を基準にして増
大、または減少すると、電流ic1が流れることになる。Therefore, in the voltage-current converter 100, assuming that the input voltage vin is the reference voltage (zero), equal currents flow through the respective transistors Q11, Q12, Q21, Q22, but the voltage at the input terminal 1 is balanced. The current ic1 flows when is increased or decreased with reference to zero.
なお、上記差動トランジスタQ11、Q12のコレクタは、
従来と同じように、補償回路12を構成するトランジス
タQ17、Q18のエミッタに接続されるとともに、差動回
路13を構成するトランジスタQ13、Q14のベースに接
続される。The collectors of the differential transistors Q11 and Q12 are
In the same manner as in the conventional case, they are connected to the emitters of the transistors Q17 and Q18 that form the compensation circuit 12 and to the bases of the transistors Q13 and Q14 that form the differential circuit 13.
トランジスタQ17、Q18のコレクタは第1電源(Vcc)
端2に接続され、ベースはダイオード接続さされたトラ
ンジスタQ19を介して接地電位端に接続されるととも
に、抵抗R11を介して電源(Vcc)端2に接続されてい
る。トランジスタQ17、Q18、Q19、抵抗R11は、トラ
ンジスタQ13、Q14のベースバイアスを設定しており、
その動作点を設定し、非線形性を補償している。The collectors of transistors Q17 and Q18 are the first power supply (Vcc)
It is connected to the end 2 and the base is connected to the ground potential end via the diode-connected transistor Q19 and is also connected to the power supply (Vcc) end 2 via the resistor R11. The transistors Q17, Q18, Q19 and the resistor R11 set the base bias of the transistors Q13, Q14,
The operating point is set to compensate for the non-linearity.
トランジスタQ13、Q14のエミッタは電流源I2 を介し
て第2電源(VEE)端3に接続される。そしてトランジ
スタQ13のコレクタはトランジスタQ15のコレクタに接
続されまた、トランジスタQ14のコレクタはトランジ
スタQ16のコレクタおよびベース、トランジスタQ15の
ベースに接続される。トランジスタQ15、Q16は、カレ
ントミラー回路14を形成し、トランジスタQ16のコレ
クタが入力部、トランジスタQ15のコレクタが出力部で
あり、トランジスタQ15、Q16のエミッタは第1電源
(Vcc)端2に接続されている。The emitters of the transistors Q13 and Q14 are connected to the second power source (VEE) terminal 3 via the current source I2. The collector of the transistor Q13 is connected to the collector of the transistor Q15, and the collector of the transistor Q14 is connected to the collector and base of the transistor Q16 and the base of the transistor Q15. The transistors Q15 and Q16 form a current mirror circuit 14, the collector of the transistor Q16 is an input part, the collector of the transistor Q15 is an output part, and the emitters of the transistors Q15 and Q16 are connected to the first power supply (Vcc) terminal 2. ing.
さらにカレントミラー回路14の出力部と入力端子1と
が接続され、帰還路を形成している。Further, the output section of the current mirror circuit 14 and the input terminal 1 are connected to form a feedback path.
本実施例は上記のように構成され、電流源Ic11 、Ic1
2 に流れる電流(同じ値)と電流源Ic2に流れる電流の
比を可変することにより、入力端子1から見たインピー
ダンスを可変できる。以下この機能を説明する。This embodiment is configured as described above, and the current sources Ic11, Ic1
The impedance seen from the input terminal 1 can be varied by varying the ratio of the current flowing through 2 (same value) and the current flowing through the current source Ic2. This function will be described below.
今、入力電圧vinと、差動クオルテット回路に流れる電
流ic1との間には以下の関係式が成立する。Now, the following relational expression is established between the input voltage vin and the current ic1 flowing in the differential quartet circuit.
vin=−re12 ・ic1−re21 ・ic1 +R21・ic1+re22 ・ic1 +re11 ・ic1 =ic1(re22 −re12 +re11 −re21 +R21) …(8) ここで、各トランジスタの電流増幅率βが充分高いとす
ると、トランジスタQ12とQ22のコレクタ電流は等し
く、またトランジスタQ11とQ21のコレクタ電流も等し
いので、 が成立する。従って(8)式は と表わせる。この式から理解できるように、vinはトラ
ンジスタの内部抵抗re の影響を受けずに電流に変換さ
れていることがわかる。これにより、入力端子1から流
れ込む入力電流iinは、 で表わされ、入力端子1からみた入力インピーダンスR
inは で表わされる。vin = -re12.ic1-re21.ic1 + R21.ic1 + re22.ic1 + re11.ic1 = ic1 (re22-re12 + re11-re21 + R21) (8) where the current amplification factor β of each transistor is sufficiently high. Since the collector currents of Q12 and Q22 are equal, and the collector currents of transistors Q11 and Q21 are also equal, Is established. Therefore, equation (8) is Can be expressed as As can be understood from this equation, it is understood that vin is converted into a current without being affected by the internal resistance re of the transistor. As a result, the input current iin flowing from the input terminal 1 is Input impedance R seen from input terminal 1
in is It is represented by.
従って、上記の回路によると、トランジスタの内部抵抗
re による影響がなく電圧−電流変換部の直線性が従来
よりも一層改善され、また抵抗R21は内部抵抗re の大
きさを考慮することなく任意に選ぶことができる。Therefore, according to the above circuit, the linear resistance of the voltage-current converter is further improved as compared with the conventional one without being affected by the internal resistance re of the transistor, and the resistance R21 is arbitrarily set without considering the magnitude of the internal resistance re. You can choose.
上記した回路において基準電圧(中点の零電位)と電源
電圧の差が大きい場合には、トランジスタQ13、Q14の
アーリー効果(実行的なベースバンドの減少)により、
入力オフセット電圧が増加し、非線形特性を伴うことが
ある。In the above circuit, when the difference between the reference voltage (zero potential at the midpoint) and the power supply voltage is large, due to the Early effect of the transistors Q13 and Q14 (effective reduction of the baseband),
The input offset voltage increases and may be accompanied by non-linear characteristics.
このような場合には、第2図に示すように、カレントミ
ラー回路14Aと、電圧シフト回路15を設けることに
より改善できる。このカレントミラー回路14Aは、他
にも種々の実施例が考えられるが、この例は、カレント
ミラー回路の入力部と出力部との直流電位差を無くすよ
うに、トランジスタQ16のエミッタをトランジスタ26の
コレクタに接続し、トランジスタQ15のエミッタをトラ
ンジスタQ26のコレクタ及びベース、トランジスタQ27
のベースに接続している。そしてトランジスタQ26、Q
27のエミッタをトランジスタQ25のエミッタコレクタを
介して電源(Vcc)端2に接続している。従ってトラン
ジスタQ15、Q16のエミッタに流れ込む電流は、トラン
ジスタQ26、Q27のカレントミラー回路により同じ値に
保たれる。In such a case, as shown in FIG. 2, it can be improved by providing a current mirror circuit 14A and a voltage shift circuit 15. Various other examples of the current mirror circuit 14A can be considered. In this example, the emitter of the transistor Q16 is the collector of the transistor 26 so as to eliminate the DC potential difference between the input section and the output section of the current mirror circuit. , The emitter of the transistor Q15 is connected to the collector and base of the transistor Q26, and the transistor Q27.
Connected to the base of. And transistors Q26 and Q
The emitter of 27 is connected to the power supply (Vcc) terminal 2 through the emitter collector of the transistor Q25. Therefore, the current flowing into the emitters of the transistors Q15 and Q16 is kept at the same value by the current mirror circuit of the transistors Q26 and Q27.
一方、トランジスタQ17、Q18のベースは、ダイオード
接続のトランジスタQ23、Q24、抵抗R11を介して第1
電源(Vcc)端2に接続されて電圧シフトされている。
またトランジスタQ25のベースはトランジスタQ24のコ
レクタに現れる電圧でバイアスされている。ここで今、
vin=0とすれば、トランジスタQ13のコレクタは対基
準電位との直流電位が0vとなる。このように構成すれ
ば、幅広い電源電圧範囲で線形性の良い可変インピーダ
ンス回路を得ることができる。On the other hand, the bases of the transistors Q17 and Q18 are connected to the first via the diode-connected transistors Q23 and Q24 and the resistor R11.
It is connected to the power supply (Vcc) terminal 2 and voltage-shifted.
Also, the base of transistor Q25 is biased by the voltage appearing at the collector of transistor Q24. Where now
If vin = 0, the collector of the transistor Q13 has a direct current potential of 0v with respect to the reference potential. According to this structure, it is possible to obtain a variable impedance circuit having good linearity in a wide power supply voltage range.
[発明の効果] 以上説明したようにこの発明は、トランジスタの内部抵
抗re の影響を受けることが無く、線形性の良好な可変
インピーダンス回路を提供することができる。[Effects of the Invention] As described above, the present invention can provide a variable impedance circuit having good linearity without being affected by the internal resistance re of the transistor.
第1図はこの発明の一実施例を示す回路図、第2図はこ
の発明の第2の実施例を示す回路図、第3図は従来の可
変インピーダンス回路を示す図である。 Q11〜Q19、Q21〜Q27……トランジスタ、Ic11 〜I
c12 、Ic2……電流源、R11、R12……抵抗、100…
…電圧−電流変換器、12……補償回路、13……差動
回路、14、14A……カレントミラー回路、15……
電圧シフト回路。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the present invention, and FIG. 3 is a diagram showing a conventional variable impedance circuit. Q11-Q19, Q21-Q27 ... Transistors, Ic11-I
c12, Ic2 ... current source, R11, R12 ... resistance, 100 ...
... voltage-current converter, 12 ... compensation circuit, 13 ... differential circuit, 14, 14A ... current mirror circuit, 15 ...
Voltage shift circuit.
Claims (1)
する差動電圧−電流変換器と、 この電圧−電流変換器の差動出力端子対からの出力電流
により順バイアスされていて、かつそのベースが共通に
接続されて定電位に保たれている一対のトランジスタ
と、 このトランジスタ対のベース−エミッタ間電圧の差電圧
が差動入力対に印加される第2の差動トランジスタ対
と、 この第2の差動トランジスタ対に接続されたカレントミ
ラー回路と、 このカレントミラー回路の出力信号を前記入力端子へ帰
還するための帰還路とを備えた可変インピーダンス回路
において、 前記電圧−電流変換器は、前記差動入力端子対にベース
がそれぞれ接続された第1及び第2のトランジスタと、 前記第1のトランジスタのエミッタにコレクタが接続さ
れ、前記第2のトランジスタのエミッタベースが接続さ
れた第3のトランジスタと、前記第1のトランジスタの
エミッタにベースが接続され、前記第2のトランジスタ
のエミッタにコレクタが接続された第4のトランジスタ
と、 前記第3及び第4のトランジスタのエミッタ間に介在さ
れるインピーダンス素子と、 前記第3及び第4のトランジスタのエミッタにそれぞれ
接続される2つの大きさの等しい電流源とを具備したこ
とを特徴とする可変インピーダンス回路。1. A differential voltage-current converter having a differential input terminal pair and a differential output terminal pair, and forward biased by an output current from the differential output terminal pair of the voltage-current converter, And a pair of transistors whose bases are commonly connected and kept at a constant potential, and a second differential transistor pair to which a differential voltage between the base-emitter voltage of this transistor pair is applied to the differential input pair. A variable impedance circuit having a current mirror circuit connected to the second differential transistor pair and a feedback path for returning an output signal of the current mirror circuit to the input terminal, A first and a second transistor whose bases are respectively connected to the differential input terminal pair, and a collector connected to the emitter of the first transistor, A third transistor to which the emitter base of the second transistor is connected, a fourth transistor whose base is connected to the emitter of the first transistor, and a collector to the emitter of the second transistor; A variable characteristic comprising: an impedance element interposed between the emitters of the third and fourth transistors; and two current sources of equal magnitude connected to the emitters of the third and fourth transistors, respectively. Impedance circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19159987A JPH0652855B2 (en) | 1987-07-31 | 1987-07-31 | Variable impedance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19159987A JPH0652855B2 (en) | 1987-07-31 | 1987-07-31 | Variable impedance circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6436209A JPS6436209A (en) | 1989-02-07 |
| JPH0652855B2 true JPH0652855B2 (en) | 1994-07-06 |
Family
ID=16277319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19159987A Expired - Lifetime JPH0652855B2 (en) | 1987-07-31 | 1987-07-31 | Variable impedance circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652855B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110166008A (en) * | 2019-05-22 | 2019-08-23 | 澋芯微电子(重庆)有限公司 | A kind of adaptive bipolar amplifier with linear bias circuit |
-
1987
- 1987-07-31 JP JP19159987A patent/JPH0652855B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6436209A (en) | 1989-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4216435A (en) | Voltage-to-current converter apparatus | |
| US4636744A (en) | Front end of an operational amplifier | |
| JPS62222704A (en) | Wide band feedback amplifier | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| US4403199A (en) | Gain control systems | |
| JPH0121642B2 (en) | ||
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| US4780690A (en) | Filter arrangement having a transconductance circuit | |
| JPS613511A (en) | differential amplifier circuit | |
| US4336502A (en) | Amplifier with input stage differential amplifying circuit | |
| JPS5820482B2 (en) | amplifier | |
| JPH0115168B2 (en) | ||
| US4667146A (en) | Voltage-controlled push-pull current source | |
| JPS6333727B2 (en) | ||
| US4360786A (en) | Variable-gain differential amplifier | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US4267521A (en) | Compound transistor circuitry | |
| IE54144B1 (en) | Differential amplifier with improved linear amplification | |
| US4727335A (en) | Gain-controlled amplifier | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| US4588909A (en) | Distortion compensating circuit | |
| JPH0620168B2 (en) | Differential amplifier | |
| US4451798A (en) | Gain-controlled amplifier | |
| JPS6213844B2 (en) | ||
| JPH05243877A (en) | Current controlled variable gain circuit |