JPH0653182A - プラズマエッチング方法 - Google Patents
プラズマエッチング方法Info
- Publication number
- JPH0653182A JPH0653182A JP20329992A JP20329992A JPH0653182A JP H0653182 A JPH0653182 A JP H0653182A JP 20329992 A JP20329992 A JP 20329992A JP 20329992 A JP20329992 A JP 20329992A JP H0653182 A JPH0653182 A JP H0653182A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- plasma etching
- resist
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001020 plasma etching Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】プラズマエッチング後のマスク材の除去工程を
必要としないプラズマエッチング方法を提供する。 【構成】厚さＡμｍの層間膜14と、厚さＢμｍのフォト
レジスト15を、エッチング速度比がＡ：Ｂとなる条件で
同時にプラズマエッチングを行なうことにより、層間膜
14とフォトレジスト15は同時にエッチングが終了し、フ
ォトレジスト15を除去する工程が不要となり、製造工程
の簡略化が可能になる。
必要としないプラズマエッチング方法を提供する。 【構成】厚さＡμｍの層間膜14と、厚さＢμｍのフォト
レジスト15を、エッチング速度比がＡ：Ｂとなる条件で
同時にプラズマエッチングを行なうことにより、層間膜
14とフォトレジスト15は同時にエッチングが終了し、フ
ォトレジスト15を除去する工程が不要となり、製造工程
の簡略化が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板表面に堆積
された膜のプラズマエッチング方法に関するものであ
る。
された膜のプラズマエッチング方法に関するものであ
る。
【０００２】
【従来の技術】従来のこの種プラズマエッチング方法と
しては、例えば図３に示すように構成されたものが知ら
れている。以下、図面に基づいて説明すると、半導体基
板１の表面に堆積された膜２を所定のパターンに加工す
るには、フォトリソグラフィーによって所定のパターン
に形成されたフォトレジスト３をマスクとしてプラズマ
エッチングを施した後、フォトレジスト３を除去してい
る。
しては、例えば図３に示すように構成されたものが知ら
れている。以下、図面に基づいて説明すると、半導体基
板１の表面に堆積された膜２を所定のパターンに加工す
るには、フォトリソグラフィーによって所定のパターン
に形成されたフォトレジスト３をマスクとしてプラズマ
エッチングを施した後、フォトレジスト３を除去してい
る。
【０００３】
【発明が解決しようとする課題】しかしながらこのよう
な従来の方法では、半導体基板１の表面に堆積された１
層の膜２を所定のパターンに加工するためにフォトリソ
グラフィー、プラズマエッチング、フォトレジスト除去
の３工程が必要であり、コストの増大、製造工程内での
パーティクルによるパターン不良や汚染による歩留低下
が問題となっている。
な従来の方法では、半導体基板１の表面に堆積された１
層の膜２を所定のパターンに加工するためにフォトリソ
グラフィー、プラズマエッチング、フォトレジスト除去
の３工程が必要であり、コストの増大、製造工程内での
パーティクルによるパターン不良や汚染による歩留低下
が問題となっている。
【０００４】本発明はこのような課題を解決するもの
で、従来方法よりも工程数が少なく、半導体表面に堆積
された膜を所定のパターンに形成するプラズマエッチン
グ方法を提供することを目的とする。
で、従来方法よりも工程数が少なく、半導体表面に堆積
された膜を所定のパターンに形成するプラズマエッチン
グ方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明は、半導体基板表面に堆積された第１の膜を、
その上面に所定のパターンに形成された第２の膜をマス
クとしてエッチング加工する工程において、第１の膜の
エッチングが終了したときに第２の膜のエッチングも終
了するエッチング速度比となる条件で第１の膜と第２の
膜を同時にエッチングすることを要旨とするものであ
る。
に本発明は、半導体基板表面に堆積された第１の膜を、
その上面に所定のパターンに形成された第２の膜をマス
クとしてエッチング加工する工程において、第１の膜の
エッチングが終了したときに第２の膜のエッチングも終
了するエッチング速度比となる条件で第１の膜と第２の
膜を同時にエッチングすることを要旨とするものであ
る。
【０００６】
【作用】この構成により、第２の膜の除去工程が不要と
なり、作業能率の向上、延いてはコストダウンを図るこ
とができる。
なり、作業能率の向上、延いてはコストダウンを図るこ
とができる。
【０００７】
【実施例】以下、本発明の一実施例について、図面に基
づいて説明する。図１および図２において、11は半導体
基板で、この半導体基板11の表面に素子分離領域12、ポ
リシリコンゲート13を所定のパターンに形成した後、層
間膜14をＡμｍ堆積させ、その上面にフォトレジスト15
を厚さＢμｍ形成する（図１参照）。
づいて説明する。図１および図２において、11は半導体
基板で、この半導体基板11の表面に素子分離領域12、ポ
リシリコンゲート13を所定のパターンに形成した後、層
間膜14をＡμｍ堆積させ、その上面にフォトレジスト15
を厚さＢμｍ形成する（図１参照）。
【０００８】その後、前記層間膜14とフォトレジスト15
のエッチング速度比が、膜厚比と同じＡ：Ｂになるエッ
チング条件でプラズマエッチングを行なう。エッチング
速度比はエッチングガスの流量、混合比、また投入電
力、ガス圧によって所定の値を得ることができる。
のエッチング速度比が、膜厚比と同じＡ：Ｂになるエッ
チング条件でプラズマエッチングを行なう。エッチング
速度比はエッチングガスの流量、混合比、また投入電
力、ガス圧によって所定の値を得ることができる。
【０００９】上記の条件でプラズマエッチングを行な
い、層間膜14のエッチングが終点に達すると、フォトレ
ジスト15も同時にエッチングが終了する（図２参照）。
このように、本発明実施例のプラズマエッチングを使用
すれば、フォトレジスト除去工程が不要となり半導体装
置の製造工程の簡略化が可能になる。
い、層間膜14のエッチングが終点に達すると、フォトレ
ジスト15も同時にエッチングが終了する（図２参照）。
このように、本発明実施例のプラズマエッチングを使用
すれば、フォトレジスト除去工程が不要となり半導体装
置の製造工程の簡略化が可能になる。
【００１０】なお本実施例では、被エッチング膜に層間
膜を使用したが、ポリシリコン、アルミニウムなどの導
電膜も適応可能である。
膜を使用したが、ポリシリコン、アルミニウムなどの導
電膜も適応可能である。
【００１１】
【発明の効果】以上のように本発明によれば、エッチン
グ後のマスク材を除去する工程が不要となり、半導体装
置の製造工程が簡略化され、工程内のパーティクル低減
による歩留向上や、製造コストの低減が図れる。
グ後のマスク材を除去する工程が不要となり、半導体装
置の製造工程が簡略化され、工程内のパーティクル低減
による歩留向上や、製造コストの低減が図れる。
【図１】本発明の一実施例におけるプラズマエッチング
前の状態を示す断面図である。
前の状態を示す断面図である。
【図２】同プラズマエッチング直後の状態を示す断面図
である。
である。
【図３】従来方法によるパターン加工方法を示す断面図
である。
である。
11 半導体基板 12 素子分離領域 13 ポリシリコンゲート 14 層間膜 15 フォトレジスト
Claims (1)
- 【請求項１】 半導体基板表面に堆積された第１の膜
を、その上面に所定のパターンに形成された第２の膜を
マスクとしてエッチング加工する工程において、第１の
膜のエッチングが終了したときに第２の膜のエッチング
も終了するエッチング速度比となる条件で第１の膜と第
２の膜を同時にエッチングすることを特徴とするプラズ
マエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20329992A JPH0653182A (ja) | 1992-07-30 | 1992-07-30 | プラズマエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20329992A JPH0653182A (ja) | 1992-07-30 | 1992-07-30 | プラズマエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653182A true JPH0653182A (ja) | 1994-02-25 |
Family
ID=16471735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20329992A Pending JPH0653182A (ja) | 1992-07-30 | 1992-07-30 | プラズマエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653182A (ja) |
-
1992
- 1992-07-30 JP JP20329992A patent/JPH0653182A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| US5942787A (en) | Small gate electrode MOSFET | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP3041972B2 (ja) | 半導体装置の製造方法 | |
| US20040067654A1 (en) | Method of reducing wafer etching defect | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| JPH0653182A (ja) | プラズマエッチング方法 | |
| KR100450245B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| KR0168200B1 (ko) | 반도체 장치의 다층 막질 식각 방법 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JPH09232233A (ja) | 上部層を縮小する中間層リソグラフィ法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JP3211634B2 (ja) | 半導体装置の製造方法 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 |