JPH0653265A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0653265A
JPH0653265A JP4205049A JP20504992A JPH0653265A JP H0653265 A JPH0653265 A JP H0653265A JP 4205049 A JP4205049 A JP 4205049A JP 20504992 A JP20504992 A JP 20504992A JP H0653265 A JPH0653265 A JP H0653265A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
bonding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4205049A
Other languages
English (en)
Inventor
Masami Matsuura
正美 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4205049A priority Critical patent/JPH0653265A/ja
Publication of JPH0653265A publication Critical patent/JPH0653265A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ボンディングワイヤと半導体チップ間の短絡
を防止するとともに、側面からのチップ素子との干渉も
防止することができる構造をした半導体装置およびその
製造方法を提供する。 【構成】 半導体装置は、半導体チップ１の縁部に切り
込み溝７が形成され、この切り込み溝７を覆うようにし
て絶縁膜６が形成されている。このため、樹脂封入工程
等において何らかの外力や衝撃が加わってボンディング
ワイヤ５が半導体チップ１に接触しても、直接接触しな
いので、両者間の短絡を防止することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体チップのボン
ディングパッドと外部リード線とを接続するボンディン
グワイヤが半導体チップとの間で短絡しないようにした
半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図３は、ボンディング工程が完了した従
来の半導体装置の要部の構成を示す断面図で、同図にお
いて、１は半導体チップ、２はボンディングパッド、３
は外部リード線、４はダイパット、５はボンディングワ
イヤである。従来、ボンディングパッド２と外部リード
線３をボンディングワイヤ５によって接続した半導体装
置では、半導体チップ１の周辺に設けられたボンディン
グパッド２に、直径数十μφの金線あるいはアルミニウ
ムのワイヤの一端を熱圧着や超音波熱圧着でボンドし、
ボンディングワイヤ５にループを描かせて外部リード線
３に熱圧着あるいは超音波熱圧着して接続していた。
【０００３】また、ボンディング工程を行う前には、ウ
エハーを個々のチップに切断・分離するが、図４に示す
ように、半導体ウエハー１０上に絶縁膜６を形成し（同
図（ｂ））、スクライブ線１１に沿って図示しないダイ
シングソーにより切断し（同図（ｃ））、上記したボン
ディング工程を行うことによって半導体装置が製造され
る。
【０００４】
【発明が解決しようとする課題】しかしながら、ボンデ
ィング工程が完了した従来の半導体装置では、図５
（ａ）（ｂ）に示すように、ボンディングパット２と外
部リード線３との距離ｌ1 が長い場合や、ボンディング
パット２がチップ周辺よりかなり内側に形成されボンデ
ィングパット２と半導体チップ１の端部までの距離ｌ2
が長い場合は、ボンディングワイヤ５自体の長さが長く
なって不安定になりやすい。
【０００５】このため、樹脂封入工程や半導体装置組立
時に衝撃が加わると、チップエッジにボンディングワイ
ヤ５が接触して短絡するという問題点があった。また、
側面からのチップ素子の干渉も受けやすいという問題点
もあった。したがって、この発明の目的は、ボンディン
グワイヤと半導体チップ間の短絡を防止するとともに、
側面からのチップ素子との干渉も防止することができる
構造をした半導体装置およびその製造方法を提供するこ
とである。
【０００６】
【課題を解決するための手段】この発明の半導体装置
は、半導体チップ上に形成されたボンディングパッドと
外部リード線とをボンディングワイヤで接続した半導体
装置であって、半導体チップの周縁部に絶縁膜を形成
し、半導体チップ上のボンディングパッドに接続された
ボンディングワイヤと半導体チップが短絡しないように
している。
【０００７】この発明の半導体装置の製造方法は、素子
が形成された半導体ウエハー表面にボンディングパッド
を形成し、半導体ウエハーをスクライブ線に沿ってダイ
シングし、ダイシングされたチップをリードフレームに
接着してリードボンディングを行う半導体装置の製造方
法において、半導体ウエハー上のスクライブ線に沿って
このスクライブ線を含む領域に溝を形成する工程と、こ
の溝に絶縁膜を形成する工程を含んでいる。
【０００８】
【作用】請求項１の構成によれば、半導体チップの周縁
部に絶縁膜を形成し、半導体チップ上のボンディングパ
ッドに接続されたボンディングワイヤと半導体チップが
直接接触しないようにしているので、樹脂封入工程や成
形工程時に外力や衝撃が加わってワイヤが変形し半導体
チップに接触しても両者間で短絡することが防止でき、
誤動作が生じない信頼性の高い半導体装置が得られる。
【０００９】請求項２の構成によれば、半導体ウエハー
上のスクライブ線に沿ってこのスクライブ線を含む領域
に溝を形成する工程と、この溝に絶縁膜を形成する工程
を含んでいるので、これらの工程の後でスクライブ線に
沿って半導体ウエハーをダイシングすると、半導体チッ
プの周縁部に絶縁膜が形成された状態となる。
【００１０】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１は、この発明に実施例である半
導体装置の構成を示す断面図で、従来例を示す図３と同
符号は同じものを示す。図１に示す実施例装置では、半
導体チップ１の縁部に切り込み溝７が形成され、この切
り込み溝７を覆うようにして絶縁膜６が形成されてい
る。
【００１１】このように半導体チップ１の縁部に絶縁膜
６が形成されることにより、ボンディングパッド２と外
部リード線３を接続するボンディングワイヤ５が、樹脂
封入時等において何らかの衝撃によって半導体チップ１
側に変形しても、この絶縁膜６に接触するだけで半導体
チップ１に直接接触しないので、両者の間で短絡するこ
とがなくなる。
【００１２】図２は、この発明にかかる上記実施例の半
導体装置の製造工程を示す図で、素子形成のための所定
の工程が終了した半導体ウエハー１０に対し、その表面
のスクライブ線１１に沿ってこのスクライブ線を含む領
域に切り込み溝７が形成される（同図（ｂ））。実施例
では、この切り込み溝７は、深さ十数μm 以上で幅は数
十μm の溝としてダイシングソーまたはケミカルエッチ
ングによって形成される。
【００１３】次に、シリコンナイトライドの絶縁膜６が
半導体ウエハー１０上に上記切り込み溝７も含めてパタ
ーン形成される（同図（ｃ））。次に、スクライブ線１
１に沿ってダイシングソーによるダイシングカット処理
後、フルカットまたはウエハーブレイキングする（同図
（ｄ））。図中８はダイシングカット溝を示す。このよ
うにして半導体チップ１単体に分離されると、半導体チ
ップ１の縁部に切り込み溝７が形成された状態となり、
しかもこの切り込み溝７には溝の深さに相当する絶縁膜
６が形成された状態になっている。
【００１４】上記実施例では、絶縁膜６はシリコンナイ
トライドを使用したが、それ以外にも、ポリイミド系樹
脂，エポキシ系樹脂，フェノール系樹脂等、あるいはこ
れらの２種類以上を組み合わせた樹脂等を使用すること
もできる。また、上記実施例では半導体チップ１の周縁
部に絶縁膜６を形成したが、チップ側壁等ボンディング
ワイヤ５が半導体チップ１と交差する部分に絶縁膜を形
成すればよい。
【００１５】この発明の実施例によれば、上記したよう
に、半導体チップ１の周縁部に絶縁膜６が形成されてい
るので、樹脂封入工程等において何らかの外力や衝撃が
加わってボンディングワイヤ５が半導体チップ１に接触
しても、直接接触しないので、両者間の短絡を防止する
ことができるとともに、側面からのチップ素子との干渉
も防止することができ、信頼性の高い安定動作する半導
体装置を得ることができる。また、ボンディングパッド
の位置に拘束されない半導体チップの製造が可能にな
る。
【００１６】
【発明の効果】この発明の半導体装置およびその製造方
法によれば、半導体チップの周縁部に絶縁物が形成され
ているので、ボンディングワイヤと半導体チップ表面端
の接触による短絡が防止でき、ボンディングパッドの位
置に拘束されない半導体チップの製造が可能になる。特
に、樹脂封入型半導体の場合、樹脂封入の際にワイヤの
なぎ倒しや半導体装置組立時に加わる外力や衝撃による
短絡が防止できるので、安定した高信頼度の半導体装置
を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施例である半導体装置の構成を示
す要部断面図である。
【図２】実施例装置の製造手順を示す工程図である。
【図３】従来例の構成を示す要部断面図である。
【図４】従来例の製造手順を示す工程図である。
【図５】従来例の欠点を説明するための図である。
【符号の説明】
１ 半導体チップ ２ ボンディングパッド ３ 外部リード線 ４ ダイパット ５ ボンディングワイヤ ６ 絶縁膜 ７ 切り込み溝 ８ ダイシングカット溝

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に形成されたボンディン
    グパッドと外部リード線とをボンディングワイヤで接続
    した半導体装置であって、 前記半導体チップの周縁部に絶縁膜を形成し、半導体チ
    ップ上のボンディングパッドに接続されたボンディング
    ワイヤと半導体チップが直接接触しないようにしたこと
    を特徴とする半導体装置。
  2. 【請求項２】 素子が形成された半導体ウエハー表面に
    ボンディングパッドを形成し、半導体ウエハーをスクラ
    イブ線に沿ってダイシングし、ダイシングされたチップ
    をリードフレームに接着してリードボンディングを行う
    半導体装置の製造方法において、 前記半導体ウエハー上のスクライブ線に沿ってこのスク
    ライブ線を含む領域に溝を形成する工程と、この溝に絶
    縁膜を形成する工程を含むことを特徴とする半導体装置
    の製造方法。
JP4205049A 1992-07-31 1992-07-31 半導体装置およびその製造方法 Pending JPH0653265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4205049A JPH0653265A (ja) 1992-07-31 1992-07-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4205049A JPH0653265A (ja) 1992-07-31 1992-07-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0653265A true JPH0653265A (ja) 1994-02-25

Family

ID=16500606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4205049A Pending JPH0653265A (ja) 1992-07-31 1992-07-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0653265A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829727A (en) * 1995-06-09 1998-11-03 Ikeda Bussan Co., Ltd. Powered seat slide device
US6157077A (en) * 1998-09-29 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with plated heat sink and partially plated side surfaces
WO2009087561A1 (en) * 2008-01-09 2009-07-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2023174895A (ja) * 2018-11-05 2023-12-08 ローム株式会社 半導体素子および半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829727A (en) * 1995-06-09 1998-11-03 Ikeda Bussan Co., Ltd. Powered seat slide device
US6157077A (en) * 1998-09-29 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with plated heat sink and partially plated side surfaces
US6589815B1 (en) 1998-09-29 2003-07-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device with plated heat sink by laser cutting
WO2009087561A1 (en) * 2008-01-09 2009-07-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US8169087B2 (en) 2008-01-09 2012-05-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2023174895A (ja) * 2018-11-05 2023-12-08 ローム株式会社 半導体素子および半導体装置

Similar Documents

Publication Publication Date Title
US12211865B2 (en) Edge seals for semiconductor packages
JP4083841B2 (ja) 半導体素子のパッケージング方法
JP3644205B2 (ja) 半導体装置及びその製造方法
US6265300B1 (en) Wire bonding surface and bonding method
JP4989437B2 (ja) 半導体装置の製造方法
JP2005109221A (ja) ウェーハレベルパッケージ及びその製造方法
CN111312682B (zh) 紧凑型引线框封装件
US6277670B1 (en) Semiconductor chip package and fabrication method thereof
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
US7638887B2 (en) Package structure and fabrication method thereof
JP2022155336A (ja) 検出装置及び検出装置の製造方法
JPH0722454A (ja) 半導体集積回路装置
JPH0653265A (ja) 半導体装置およびその製造方法
US20100048017A1 (en) Bonded structure and bonding method
JP2000349088A (ja) 半導体装置及びその製造方法
CN114597170B (zh) 半导体元件封装结构的制造方法
JPH04277637A (ja) 半導体チップおよびその製造方法
JP2004253422A (ja) 半導体装置
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH04305945A (ja) 半導体集積回路装置及びその製造方法
JP2954109B2 (ja) 半導体装置及びその製造方法
US20260052742A1 (en) IC Package SoC Edges Recess Structure to Reduce Hybrid Bond Stresses for Molded Chip-on-Wafer
US20020175400A1 (en) Semiconductor device and method of formation
CN112736060B (zh) 半导体结构及其制造方法