JPH0653652A - 多層セラミック配線基板とその製造方法 - Google Patents
多層セラミック配線基板とその製造方法Info
- Publication number
- JPH0653652A JPH0653652A JP3049702A JP4970291A JPH0653652A JP H0653652 A JPH0653652 A JP H0653652A JP 3049702 A JP3049702 A JP 3049702A JP 4970291 A JP4970291 A JP 4970291A JP H0653652 A JPH0653652 A JP H0653652A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- ceramic
- multilayer ceramic
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 高速ＬＳＩ素子を実装するための多層セラミ
ック配線基板において、信号の伝搬スピードを速くす
る。 【構成】 セラミック基板内に三次元的に形成されてい
る内層の導体配線（グランド層２，信号層３）近傍のみ
に空洞８を形成することにより、周辺の誘電体のみ比誘
電率を下げ、効率的に信号スピードをアップできる。
ック配線基板において、信号の伝搬スピードを速くす
る。 【構成】 セラミック基板内に三次元的に形成されてい
る内層の導体配線（グランド層２，信号層３）近傍のみ
に空洞８を形成することにより、周辺の誘電体のみ比誘
電率を下げ、効率的に信号スピードをアップできる。
Description
【０００１】
【産業上の利用分野】本発明は、高速ＬＳＩ素子を実装
するための多層セラミック配線基板とその製造方法に関
するものである。
するための多層セラミック配線基板とその製造方法に関
するものである。
【０００２】
【従来の技術】従来、ＩＣやＬＳＩ等の半導体素子は、
ガラスエポキシ等のプリント回路基板あるいはアルミナ
セラミック基板に実装されていたが、半導体素子の高集
積化，微細化，高速化に伴い、実装用基板に対しても高
密度微細配線化，高速伝送化，高周波数化，高熱放散化
の要求が増えてきた。
ガラスエポキシ等のプリント回路基板あるいはアルミナ
セラミック基板に実装されていたが、半導体素子の高集
積化，微細化，高速化に伴い、実装用基板に対しても高
密度微細配線化，高速伝送化，高周波数化，高熱放散化
の要求が増えてきた。
【０００３】従来のプリント基板には、スルーホールメ
ッキ性，加工性，多層化接着，高温での熱変形等の問題
があり、高密度化には限界がある。そのため、高密度実
装基板としては未だ実用化には至っておらず、セラミッ
ク基板の方が可能性を秘めている。
ッキ性，加工性，多層化接着，高温での熱変形等の問題
があり、高密度化には限界がある。そのため、高密度実
装基板としては未だ実用化には至っておらず、セラミッ
ク基板の方が可能性を秘めている。
【０００４】しかし、アルミナ基板も１５００℃以上の
高温で焼結しなければならないため、同時焼成される配
線導体材料としては、比較的比抵抗の高いＷ，Ｍｏ等の
高融点金属に限定される。したがって、パルス信号の伝
送損失を考慮に入れた場合、配線パターンの微細化には
限界が生じてしまう。
高温で焼結しなければならないため、同時焼成される配
線導体材料としては、比較的比抵抗の高いＷ，Ｍｏ等の
高融点金属に限定される。したがって、パルス信号の伝
送損失を考慮に入れた場合、配線パターンの微細化には
限界が生じてしまう。
【０００５】一方、高速伝送化に対しても、パルス信号
の伝播遅延時間が基板材料の誘電率の平方根に比例する
ため、基板材料の低誘電率化が必要不可欠となる。しか
し、アルミナ基板は誘電率が約１０と比較的高い。
の伝播遅延時間が基板材料の誘電率の平方根に比例する
ため、基板材料の低誘電率化が必要不可欠となる。しか
し、アルミナ基板は誘電率が約１０と比較的高い。
【０００６】そこで、開発されたのが低温焼結性多層セ
ラミック基板である。絶縁材料としては、セラミックと
ガラスの複合材料系や結晶化ガラス系等があるが、いず
れも１０００℃以下で焼結するため、配線導体材料とし
て比抵抗の低いＡｕ，Ａｇ−Ｐｄ，Ｃｕ等の低融点金属
を用いることができる。また、低誘電率セラミックやガ
ラスを選定することで、絶縁材料の誘電率を５以下に下
げることも可能である。更に、グリーンシート多層化法
を使うことができるため、三次元配線が可能で高密度化
に非常に有利である。
ラミック基板である。絶縁材料としては、セラミックと
ガラスの複合材料系や結晶化ガラス系等があるが、いず
れも１０００℃以下で焼結するため、配線導体材料とし
て比抵抗の低いＡｕ，Ａｇ−Ｐｄ，Ｃｕ等の低融点金属
を用いることができる。また、低誘電率セラミックやガ
ラスを選定することで、絶縁材料の誘電率を５以下に下
げることも可能である。更に、グリーンシート多層化法
を使うことができるため、三次元配線が可能で高密度化
に非常に有利である。
【０００７】
【発明が解決しようとする課題】しかし、信号の伝搬ス
ピードを効率的に速くする、即ち内層導体の分布容量を
効率よく低減するには、周辺の誘電体のみ比誘電率を下
げれば良いのであり、何も誘電体全体の比誘電率を下げ
る必要性はない。現状のセラミックの中で、石英ガラス
に優る比誘電率を有するものはなく、高々３．８程度で
ある。
ピードを効率的に速くする、即ち内層導体の分布容量を
効率よく低減するには、周辺の誘電体のみ比誘電率を下
げれば良いのであり、何も誘電体全体の比誘電率を下げ
る必要性はない。現状のセラミックの中で、石英ガラス
に優る比誘電率を有するものはなく、高々３．８程度で
ある。
【０００８】一方、特願昭６３−２６９７６６号，２４
５０６６号，２６９７６６号に記載されているように、
比誘電率が１の空気あるいはガスを含む空隙をセラミッ
ク内部へ均一に導入することは、母体の比誘電率を下げ
るのに非常に有効であるが、低減率に限りがあり、信頼
性を維持した上ではせいぜい３前後までしか下げること
はできない。また、多くの空隙の導入に伴い、機械的特
性、特に曲げ強度の劣化が激しく、実用上問題が多い。
５０６６号，２６９７６６号に記載されているように、
比誘電率が１の空気あるいはガスを含む空隙をセラミッ
ク内部へ均一に導入することは、母体の比誘電率を下げ
るのに非常に有効であるが、低減率に限りがあり、信頼
性を維持した上ではせいぜい３前後までしか下げること
はできない。また、多くの空隙の導入に伴い、機械的特
性、特に曲げ強度の劣化が激しく、実用上問題が多い。
【０００９】したがって、本発明の目的は、このような
従来の課題を解決した多層セラミック配線基板とその製
造方法を提供することにある。
従来の課題を解決した多層セラミック配線基板とその製
造方法を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多層セラミック配線基板においては、
セラミック基板内に三次元的に導体配線が形成されてい
る多層セラミック配線基板であって、内層導体配線の近
傍のみに選択的に空洞を形成したものである。
め、本発明に係る多層セラミック配線基板においては、
セラミック基板内に三次元的に導体配線が形成されてい
る多層セラミック配線基板であって、内層導体配線の近
傍のみに選択的に空洞を形成したものである。
【００１１】また、本発明に係る多層セラミック配線基
板の製造方法においては、導体配線パターン形成工程
と、空洞パターン形成工程と、積層体作製工程と、処理
工程とを有する多層セラミック配線基板の製造方法であ
って、導体配線パターン形成工程は、セラミック粉末と
バインダー等の有機添加剤を溶剤中で均一に分散させた
グリーンシートにスルーホールを形成し導体を充填する
と共にグリーンシート上に導体配線パターンを形成する
工程であり、空洞パターン形成工程は、支持体上に感光
性樹脂を用いて所要の空洞パターンを形成する工程であ
り、積層体作製工程は、前記感光性樹脂からなる空洞パ
ターンとセラミックグリーンシートを含む積層体を作製
する工程であり、処理工程は、該積層体の脱バインダー
及び焼成を行う工程である。
板の製造方法においては、導体配線パターン形成工程
と、空洞パターン形成工程と、積層体作製工程と、処理
工程とを有する多層セラミック配線基板の製造方法であ
って、導体配線パターン形成工程は、セラミック粉末と
バインダー等の有機添加剤を溶剤中で均一に分散させた
グリーンシートにスルーホールを形成し導体を充填する
と共にグリーンシート上に導体配線パターンを形成する
工程であり、空洞パターン形成工程は、支持体上に感光
性樹脂を用いて所要の空洞パターンを形成する工程であ
り、積層体作製工程は、前記感光性樹脂からなる空洞パ
ターンとセラミックグリーンシートを含む積層体を作製
する工程であり、処理工程は、該積層体の脱バインダー
及び焼成を行う工程である。
【００１２】
【作用】セラミック粉末とバインダー等の有機添加剤を
溶剤中で均一に分散させたグリーンシートにスルーホー
ルを形成し導体を充填すると共にグリーンシート上に導
体配線パターンを形成する工程と、支持体上に感光性樹
脂を用いて所要の空洞形成パターンを形成する工程と、
前記感光性樹脂からなる空洞形成パターンとセラミック
グリーンシートを含む積層体を作製する工程と、該積層
体の脱バインダー及び焼成を行う工程により内層導体配
線の近傍にのみに選択的に空洞を形成し、周辺の実効比
誘電率のみをできるだけ下げることにより、信号の伝搬
スピードを効率的に速くし、かつ機械的強度を維持する
ようにしたものである。
溶剤中で均一に分散させたグリーンシートにスルーホー
ルを形成し導体を充填すると共にグリーンシート上に導
体配線パターンを形成する工程と、支持体上に感光性樹
脂を用いて所要の空洞形成パターンを形成する工程と、
前記感光性樹脂からなる空洞形成パターンとセラミック
グリーンシートを含む積層体を作製する工程と、該積層
体の脱バインダー及び焼成を行う工程により内層導体配
線の近傍にのみに選択的に空洞を形成し、周辺の実効比
誘電率のみをできるだけ下げることにより、信号の伝搬
スピードを効率的に速くし、かつ機械的強度を維持する
ようにしたものである。
【００１３】
【実施例】次に、本発明について図面を引用して詳細に
説明する。
説明する。
【００１４】（実施例１）図１において、本発明の多層
セラミック配線基板は、三次元的な導体配線が可能なグ
リーンシート多層化法によって作製され、絶縁セラミッ
ク部１内に三次元的にグランド層２，信号層３，電源層
４が形成し、セラミック部１の上面に高速ＬＳＩ素子６
が設置され、ビアホール５を介して下面に入出力ピン７
が設けられた多層セラミック配線基板であり、さらに、
多層セラミック配線基板内部の導体配線の近傍のみに、
光リソグラフィ法を用いた空孔形成技術により選択的に
空洞８が設けられている。
セラミック配線基板は、三次元的な導体配線が可能なグ
リーンシート多層化法によって作製され、絶縁セラミッ
ク部１内に三次元的にグランド層２，信号層３，電源層
４が形成し、セラミック部１の上面に高速ＬＳＩ素子６
が設置され、ビアホール５を介して下面に入出力ピン７
が設けられた多層セラミック配線基板であり、さらに、
多層セラミック配線基板内部の導体配線の近傍のみに、
光リソグラフィ法を用いた空孔形成技術により選択的に
空洞８が設けられている。
【００１５】本発明の実施例１として、セラミック材料
のアルミナを５５重量％、ホウケイ酸系鉛ガラスを４５
重量％含む２成分系の複合体をセラミックとして用いた
場合について述べる。なお、本組成は特願昭５９−２２
３９９号公告に記載されている。この複合体は９００℃
程度の低温で焼結し、誘電率７．８，抗折強度３０００
ｋｇ／ｃｍ2を示す。また、金や銀、あるいは銀−パラ
ジウム系等抵抗の低い導体材料を適用することができ
る。
のアルミナを５５重量％、ホウケイ酸系鉛ガラスを４５
重量％含む２成分系の複合体をセラミックとして用いた
場合について述べる。なお、本組成は特願昭５９−２２
３９９号公告に記載されている。この複合体は９００℃
程度の低温で焼結し、誘電率７．８，抗折強度３０００
ｋｇ／ｃｍ2を示す。また、金や銀、あるいは銀−パラ
ジウム系等抵抗の低い導体材料を適用することができ
る。
【００１６】一般に多層セラミック配線基板は次のよう
な方法によって製造される。即ち、上記組成の混合粉末
とバインダー等の有機添加剤を、高速ミキサーやボール
ミルを用い、溶剤中で均一に分散させ、スラリーを作製
し、これをスリップキャスティング法やドクダーブレー
ド法により絶縁層を形成するのに適した膜厚のグリーン
シートを作製する。なお、バインダーや溶剤等の有機ビ
ヒクル類の成分については、特に限定を要しない。
な方法によって製造される。即ち、上記組成の混合粉末
とバインダー等の有機添加剤を、高速ミキサーやボール
ミルを用い、溶剤中で均一に分散させ、スラリーを作製
し、これをスリップキャスティング法やドクダーブレー
ド法により絶縁層を形成するのに適した膜厚のグリーン
シートを作製する。なお、バインダーや溶剤等の有機ビ
ヒクル類の成分については、特に限定を要しない。
【００１７】次に、上下導体を接続するスルーホールを
グリーンシートに形成し、導体を充填すると共に、グリ
ーンシート上に導体配線パターンを形成する。更に、こ
れらを所要の多層構造となるように積層・熱圧着し、積
層体を作製する。次いで、形成時に添加された有機ビヒ
クル類を十分除去、即ち脱バインダーした後に、最適な
条件で焼成され、多層セラミック配線基板が得られる。
グリーンシートに形成し、導体を充填すると共に、グリ
ーンシート上に導体配線パターンを形成する。更に、こ
れらを所要の多層構造となるように積層・熱圧着し、積
層体を作製する。次いで、形成時に添加された有機ビヒ
クル類を十分除去、即ち脱バインダーした後に、最適な
条件で焼成され、多層セラミック配線基板が得られる。
【００１８】更に、本発明では感光性樹脂を用い、精度
の高い微細な空孔パターンを形成し、導体配線を形成し
た上記グリーンシートを含むグリーンシートと共に積層
・熱圧着する工程が加わる。図２は、本発明の多層セラ
ミック配線基板の製造プロセスの一例を、また図３には
工程系統図の一例を示す。なお、詳細は特願昭６０−２
４３２１８号，２４３２１９号，６１−１８６４２７号
公報に記載されている。
の高い微細な空孔パターンを形成し、導体配線を形成し
た上記グリーンシートを含むグリーンシートと共に積層
・熱圧着する工程が加わる。図２は、本発明の多層セラ
ミック配線基板の製造プロセスの一例を、また図３には
工程系統図の一例を示す。なお、詳細は特願昭６０−２
４３２１８号，２４３２１９号，６１−１８６４２７号
公報に記載されている。
【００１９】感光性樹脂としては、フォトレジスト用と
して一般的に使用されている光架橋型，光分解型，光重
合型等があり、アクリル系を始めナイロン系，エポキシ
系，ポリウレタン系，ポリブタジエン系等種々の材料を
適用することができる。詳細は、特願昭６１−１０６２
６７号，１０６２６８号，１０６２６９号，１８６４２
７号公報に記載されている。
して一般的に使用されている光架橋型，光分解型，光重
合型等があり、アクリル系を始めナイロン系，エポキシ
系，ポリウレタン系，ポリブタジエン系等種々の材料を
適用することができる。詳細は、特願昭６１−１０６２
６７号，１０６２６８号，１０６２６９号，１８６４２
７号公報に記載されている。
【００２０】これらの感光性樹脂には、以下の特性が要
求される。 （１）膜厚が広い範囲で、かつ均一なものが形成でき
る。 （２）微細パターンの形成が膜厚に関わらず、形成可能
である。 （３）積層・圧着工程でのパターンの変形が少ない。 （４）脱バインダー工程における急激な分解・融解・膨
張・変形等の現象が起こらない。 （５）分解後残さがない。 特に、精度の高い配線設計をする上で、感光性樹脂、即
ち空洞形成剤の膜厚としては１０μｍから１ｍｍ程度
が、膜厚の精度として±１０％以下が必要と思われる。
また、現在実用化されているレベルでも、パターン幅が
１０μｍ，ピッチ幅が２０μｍのものは可能である。
求される。 （１）膜厚が広い範囲で、かつ均一なものが形成でき
る。 （２）微細パターンの形成が膜厚に関わらず、形成可能
である。 （３）積層・圧着工程でのパターンの変形が少ない。 （４）脱バインダー工程における急激な分解・融解・膨
張・変形等の現象が起こらない。 （５）分解後残さがない。 特に、精度の高い配線設計をする上で、感光性樹脂、即
ち空洞形成剤の膜厚としては１０μｍから１ｍｍ程度
が、膜厚の精度として±１０％以下が必要と思われる。
また、現在実用化されているレベルでも、パターン幅が
１０μｍ，ピッチ幅が２０μｍのものは可能である。
【００２１】さて、上記の感光性樹脂を用いて、精度の
高い微細な空洞パターンを形成するには、まず図３
（ａ）に示すように、支持体１０上に感光性樹脂９を所
定の厚さに均一にコーティングする。なお、支持体１０
としては、ポリエステル等のキャリアフィルム，ガラス
板，金属シート，セラミックグリーンシート等を挙げる
ことができる。
高い微細な空洞パターンを形成するには、まず図３
（ａ）に示すように、支持体１０上に感光性樹脂９を所
定の厚さに均一にコーティングする。なお、支持体１０
としては、ポリエステル等のキャリアフィルム，ガラス
板，金属シート，セラミックグリーンシート等を挙げる
ことができる。
【００２２】このようにして塗布された感光性樹脂９上
に、所望のパターンが形成されたフォトマスクパターン
１１を密着させ、光を照射，露光した後に、現像処理を
行い所定の空洞パターン１２を形成する（図３（ｂ），
（ｃ））。なお、本実施例では、感光性樹脂９として、
メチルメタクリレートとブチルメタクリレートの共重合
体が５２．２重量％，テトラエチレングリコールジアク
リレートが１３重量％，トリメチロールプロパントリア
クリレートが２．６重量％，ベンゾフェノンが２．６重
量％，ミヒラーズケトンが０．５重量％，２−エチル４
−ｔｅｒｔ−ブチルフェノールを０．０５重量％，メチ
レンブルーが０．２５重量％，エチレングリコールモノ
エチルエーテルアセテートが２１重量％，ジエチレング
リコールモノエチルエーテルが５．２重量％及びキシレ
ンが２．６重量％からなる光重合型のものを用いた。ま
た、露光条件は３ｋＷ超高圧水銀灯により紫外線を選択
的に１分間照射した。現像条件はメチルクロロホルムを
１ｋｇ／ｃｍ2の圧力で吹きかけた。
に、所望のパターンが形成されたフォトマスクパターン
１１を密着させ、光を照射，露光した後に、現像処理を
行い所定の空洞パターン１２を形成する（図３（ｂ），
（ｃ））。なお、本実施例では、感光性樹脂９として、
メチルメタクリレートとブチルメタクリレートの共重合
体が５２．２重量％，テトラエチレングリコールジアク
リレートが１３重量％，トリメチロールプロパントリア
クリレートが２．６重量％，ベンゾフェノンが２．６重
量％，ミヒラーズケトンが０．５重量％，２−エチル４
−ｔｅｒｔ−ブチルフェノールを０．０５重量％，メチ
レンブルーが０．２５重量％，エチレングリコールモノ
エチルエーテルアセテートが２１重量％，ジエチレング
リコールモノエチルエーテルが５．２重量％及びキシレ
ンが２．６重量％からなる光重合型のものを用いた。ま
た、露光条件は３ｋＷ超高圧水銀灯により紫外線を選択
的に１分間照射した。現像条件はメチルクロロホルムを
１ｋｇ／ｃｍ2の圧力で吹きかけた。
【００２３】次に、支持体１０がセラミックグリーンシ
ート以外の場合、空洞パターン１２を形成した後、それ
らを支持体１０から剥離しグリーンシート上に転写する
必要がある。例えば、キャリアフィルムからは１１０
℃，圧力２５０ｋｇｆ／ｃｍ2の条件で加圧すれば、簡
単に剥離することができ、空洞形成パターンの樹脂は理
想的な形状を維持しながら、グリーンシート内に埋設さ
れることになる。
ート以外の場合、空洞パターン１２を形成した後、それ
らを支持体１０から剥離しグリーンシート上に転写する
必要がある。例えば、キャリアフィルムからは１１０
℃，圧力２５０ｋｇｆ／ｃｍ2の条件で加圧すれば、簡
単に剥離することができ、空洞形成パターンの樹脂は理
想的な形状を維持しながら、グリーンシート内に埋設さ
れることになる。
【００２４】このようにして、精度の高い微細な空洞パ
ターン１２は、所望の構造となるよう導体配線２，３，
５を形成したセラミックグリーンシート１３を含むグリ
ーンシートと共に、熱圧着用の金型の中へ積層され、圧
力・温度を加えて一体化される（図３（ｄ），
（ｅ））。
ターン１２は、所望の構造となるよう導体配線２，３，
５を形成したセラミックグリーンシート１３を含むグリ
ーンシートと共に、熱圧着用の金型の中へ積層され、圧
力・温度を加えて一体化される（図３（ｄ），
（ｅ））。
【００２５】更に、この積層体は空洞パターンの樹脂や
セラミックグリーンシート１３内に含まれている有機ビ
ヒクル類が十分分解・飛散するような脱バインダー条件
で処理される。通常、これらの有機物は５００〜６００
℃までには、酸化雰囲気であれば完全に分解・酸化する
が、急激に温度を分解温度まで上昇させると、積層体に
クラック・変形・デラミネーション等が発生してしま
う。そこで、例えば２５℃／時間程度のゆっくりとした
温度上昇スピードで昇温し、かつ５００〜６００℃で十
分長い時間保持する方が好ましい。
セラミックグリーンシート１３内に含まれている有機ビ
ヒクル類が十分分解・飛散するような脱バインダー条件
で処理される。通常、これらの有機物は５００〜６００
℃までには、酸化雰囲気であれば完全に分解・酸化する
が、急激に温度を分解温度まで上昇させると、積層体に
クラック・変形・デラミネーション等が発生してしま
う。そこで、例えば２５℃／時間程度のゆっくりとした
温度上昇スピードで昇温し、かつ５００〜６００℃で十
分長い時間保持する方が好ましい。
【００２６】脱バインダー工程で十分有機物を除去した
積層体は、引続き所定の温度で焼結されるため、空洞パ
ターンの部分は空洞８として焼結体内部に残留すること
になる（図３（ｆ））。特に、内層導体配線近傍の所定
の位置に所望の大きさの空洞８が形成されるように、積
層時に考慮すれば、選択的に基板内部に空洞を形成する
ことができる。
積層体は、引続き所定の温度で焼結されるため、空洞パ
ターンの部分は空洞８として焼結体内部に残留すること
になる（図３（ｆ））。特に、内層導体配線近傍の所定
の位置に所望の大きさの空洞８が形成されるように、積
層時に考慮すれば、選択的に基板内部に空洞を形成する
ことができる。
【００２７】例えば、図４のような寸法の空洞８を基板
の内層導体配線近傍に形成し、信号の伝搬遅延時間を測
定すると、５．７ｎｓ／ｍとなり、空洞を形成しない場
合の９．５ｎｓ／ｍに比べ、約４０％も短縮することが
でき、多いに高速化に寄与できる。
の内層導体配線近傍に形成し、信号の伝搬遅延時間を測
定すると、５．７ｎｓ／ｍとなり、空洞を形成しない場
合の９．５ｎｓ／ｍに比べ、約４０％も短縮することが
でき、多いに高速化に寄与できる。
【００２８】また、複合比誘電率を算出する代表的な式
である体積対数混合則（下記の（１）式）を用い、信号
層とグランド層間に存在する媒体の比誘電率を計算する
と下記のようになる。
である体積対数混合則（下記の（１）式）を用い、信号
層とグランド層間に存在する媒体の比誘電率を計算する
と下記のようになる。
【００２９】 ｌｏｇＫ＝Ｖ1・ｌｏｇＫ1＋Ｖ2・ｌｏｇＫ2……（１） （Ｋ：複合体の比誘電率，Ｖ1，Ｋ1：物質Ｉの体積分率
及び比誘電率，Ｖ2，Ｋ2：物質ＩＩの体積分率及び比誘
電率）いま物質Ｉを本発明の実施例１でセラミックとし
て用いているアルミナとホウケイ酸系鉛ガラスの複合
体、物質ＩＩを空洞とすると、Ｋ1は７．８，Ｋ2は１と
なる。また、信号層３とグランド層２間で空洞８が占め
る割合：Ｖ2を単純に断面方向の厚みから算出すると、
０．５となる。以上の数値を上記（１）式に代入、複合
体の比誘電率を求めると、約２．８となる。
及び比誘電率，Ｖ2，Ｋ2：物質ＩＩの体積分率及び比誘
電率）いま物質Ｉを本発明の実施例１でセラミックとし
て用いているアルミナとホウケイ酸系鉛ガラスの複合
体、物質ＩＩを空洞とすると、Ｋ1は７．８，Ｋ2は１と
なる。また、信号層３とグランド層２間で空洞８が占め
る割合：Ｖ2を単純に断面方向の厚みから算出すると、
０．５となる。以上の数値を上記（１）式に代入、複合
体の比誘電率を求めると、約２．８となる。
【００３０】更に比誘電率と伝搬遅延時間の関係を示す
理論式（下記の（２）式参照）から理論値を求めると、
下記のように５．６ｎｓ／ｍとなり、上記の実験値と大
差ないことから、配線設計時に信号の伝搬遅延時間を予
測することは十分可能と思われる。
理論式（下記の（２）式参照）から理論値を求めると、
下記のように５．６ｎｓ／ｍとなり、上記の実験値と大
差ないことから、配線設計時に信号の伝搬遅延時間を予
測することは十分可能と思われる。
【００３１】Ｔｐｄ＝√Ｋ／ｃ……（２） （Ｔｐｄ：信号の伝搬遅延時間，ｃ：光速）同様に、特
性インピーダンスやクロストークノイズ等の基本的なパ
ルス伝送特性についても設計は十分可能である。
性インピーダンスやクロストークノイズ等の基本的なパ
ルス伝送特性についても設計は十分可能である。
【００３２】一方、曲げ強度に関しては、空洞を形成し
ても厚みさえ十分とれば、実用上必要な値はクリヤーで
きる。
ても厚みさえ十分とれば、実用上必要な値はクリヤーで
きる。
【００３３】（実施例２）本発明の実施例２として、セ
ラミック材料の石英ガラスを１５重量％，コーディエラ
イトを２０重量％，ホウケイ酸系ガラスを６５重量％含
む３成分系の複合体をセラミックとして用いた場合につ
いて述べる。なお、本組成は特願平０１−２１８７０７
号公報に記載されている。この複合体は９００℃程度の
低温で焼結し、誘電率４．４，抗折強度１６００ｋｇ／
ｃｍ2を示すと共に、熱膨張係数がＳｉ素子に近く、ベ
アチップ実装が可能である。また、金，銀，銅あるいは
銀−パラジウム系等抵抗の低い導体材料を適用すること
ができる。なお、製造方法に関しては実施例１と何等変
わらない。
ラミック材料の石英ガラスを１５重量％，コーディエラ
イトを２０重量％，ホウケイ酸系ガラスを６５重量％含
む３成分系の複合体をセラミックとして用いた場合につ
いて述べる。なお、本組成は特願平０１−２１８７０７
号公報に記載されている。この複合体は９００℃程度の
低温で焼結し、誘電率４．４，抗折強度１６００ｋｇ／
ｃｍ2を示すと共に、熱膨張係数がＳｉ素子に近く、ベ
アチップ実装が可能である。また、金，銀，銅あるいは
銀−パラジウム系等抵抗の低い導体材料を適用すること
ができる。なお、製造方法に関しては実施例１と何等変
わらない。
【００３４】実施例１と同様に図４のような寸法の空洞
を基板の内層導体配線近傍に形成し、信号の伝搬遅延時
間を測定すると、４．７ｎｓ／ｍとなり、空洞を形成し
ない場合の７．０ｎｓ／ｍに比べ、約３５％も短縮する
ことができ、実施例１よりも更に高速化に寄与できる。
また、配線設計や強度の維持も実施例１同様に十分可能
である。
を基板の内層導体配線近傍に形成し、信号の伝搬遅延時
間を測定すると、４．７ｎｓ／ｍとなり、空洞を形成し
ない場合の７．０ｎｓ／ｍに比べ、約３５％も短縮する
ことができ、実施例１よりも更に高速化に寄与できる。
また、配線設計や強度の維持も実施例１同様に十分可能
である。
【００３５】なお、本発明の図４は、ほんの一例に過ぎ
ず、任意に空洞の位置をコントロールできることが本発
明の多層セラミック配線基板の製造方法の特徴であり、
また重要な点である。また、本発明はその要旨を変更し
ない限り、上記実施例に限定されるものではない。
ず、任意に空洞の位置をコントロールできることが本発
明の多層セラミック配線基板の製造方法の特徴であり、
また重要な点である。また、本発明はその要旨を変更し
ない限り、上記実施例に限定されるものではない。
【００３６】
【発明の効果】以上説明したように本発明の多層セラミ
ック配線基板では、誘電率を低減させるのに有効な空洞
を、グリーンシート多層化法により三次元配線が施され
ている内層導体の近傍のみに、感光性樹脂を用いて選択
的に形成することができる。したがって、高速伝送化に
必要な配線周辺の媒体の誘電率のみ低く、強度等機械的
特性の急激な低下は起こらず、配線設計も比較的容易で
あるため、高速ＬＳＩ素子実装用基板の提供が可能とな
り、実装の高密度化と高速伝送化の向上に大きく寄与で
きる。
ック配線基板では、誘電率を低減させるのに有効な空洞
を、グリーンシート多層化法により三次元配線が施され
ている内層導体の近傍のみに、感光性樹脂を用いて選択
的に形成することができる。したがって、高速伝送化に
必要な配線周辺の媒体の誘電率のみ低く、強度等機械的
特性の急激な低下は起こらず、配線設計も比較的容易で
あるため、高速ＬＳＩ素子実装用基板の提供が可能とな
り、実装の高密度化と高速伝送化の向上に大きく寄与で
きる。
【図１】本発明の多層セラミック配線基板を示す構造断
面図である。
面図である。
【図２】本発明の基板製造プロセスの一例を示す図であ
る。
る。
【図３】本発明の工程系統の一例を示す図である。
【図４】本発明の具体例を示す構造断面図である。
１ 絶縁セラミック部 ２ グランド層 ３ 信号層 ４ 電源層 ５ ビアホール ６ 高速ＬＳＩ素子 ７ 入出力ピン ８ 空洞 ９ 空洞形成用感光性樹脂 １０ 支持体 １１ フォトマスクパターン １２ 空洞形成パターン １３ セラミックグリーンシート
Claims (2)
- 【請求項１】 セラミック基板内に三次元的に導体配線
が形成されている多層セラミック配線基板であって、 内層導体配線の近傍のみに選択的に空洞を形成したもの
であることを特徴とする多層セラミック配線基板。 - 【請求項２】 導体配線パターン形成工程と、空洞パタ
ーン形成工程と、積層体作製工程と、処理工程とを有す
る多層セラミック配線基板の製造方法であって、 導体配線パターン形成工程は、セラミック粉末とバイン
ダー等の有機添加剤を溶剤中で均一に分散させたグリー
ンシートにスルーホールを形成し導体を充填すると共に
グリーンシート上に導体配線パターンを形成する工程で
あり、 空洞パターン形成工程は、支持体上に感光性樹脂を用い
て所要の空洞パターンを形成する工程であり、 積層体作製工程は、前記感光性樹脂からなる空洞パター
ンとセラミックグリーンシートを含む積層体を作製する
工程であり、 処理工程は、該積層体の脱バインダー及び焼成を行う工
程であることを特徴とする多層セラミック配線基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049702A JPH0653652A (ja) | 1991-03-14 | 1991-03-14 | 多層セラミック配線基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3049702A JPH0653652A (ja) | 1991-03-14 | 1991-03-14 | 多層セラミック配線基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653652A true JPH0653652A (ja) | 1994-02-25 |
Family
ID=12838520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3049702A Pending JPH0653652A (ja) | 1991-03-14 | 1991-03-14 | 多層セラミック配線基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653652A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139130A (ja) * | 1994-11-09 | 1996-05-31 | Hitachi Ltd | 半導体装置 |
| WO2003022571A1 (en) * | 2001-09-13 | 2003-03-20 | Motorola, Inc., A Corporation Of The State Of Delaware | Process for the production of patterned ceramic green-sheets and multilayered ceramic devices |
| JP2006185989A (ja) * | 2004-12-27 | 2006-07-13 | Murata Mfg Co Ltd | 回路基板およびその製造方法 |
| JP2006196832A (ja) * | 2005-01-17 | 2006-07-27 | Kyocera Corp | 多層配線基板 |
| US10499506B2 (en) | 2016-03-11 | 2019-12-03 | Murata Manufacturing Co., Ltd. | Composite substrate and method for manufacturing composite substrate |
| US11140778B2 (en) | 2018-03-02 | 2021-10-05 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate and method of manufacturing multilayer ceramic substrate |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4963964A (ja) * | 1972-10-27 | 1974-06-20 | ||
| JPS5615098A (en) * | 1979-07-18 | 1981-02-13 | Ngk Spark Plug Co | Low dielectric multilayer ceramic substrate |
| JPS62101453A (ja) * | 1985-10-29 | 1987-05-11 | Nec Corp | セラミツク電子部品の製造方法 |
| JPS63249394A (ja) * | 1987-04-06 | 1988-10-17 | 日本電気株式会社 | 多層回路基板 |
| JPH01120095A (ja) * | 1987-11-02 | 1989-05-12 | Murata Mfg Co Ltd | 多層回路基板 |
| JPH0421993A (ja) * | 1990-05-16 | 1992-01-24 | Nec Corp | 記憶装置 |
-
1991
- 1991-03-14 JP JP3049702A patent/JPH0653652A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4963964A (ja) * | 1972-10-27 | 1974-06-20 | ||
| JPS5615098A (en) * | 1979-07-18 | 1981-02-13 | Ngk Spark Plug Co | Low dielectric multilayer ceramic substrate |
| JPS62101453A (ja) * | 1985-10-29 | 1987-05-11 | Nec Corp | セラミツク電子部品の製造方法 |
| JPS63249394A (ja) * | 1987-04-06 | 1988-10-17 | 日本電気株式会社 | 多層回路基板 |
| JPH01120095A (ja) * | 1987-11-02 | 1989-05-12 | Murata Mfg Co Ltd | 多層回路基板 |
| JPH0421993A (ja) * | 1990-05-16 | 1992-01-24 | Nec Corp | 記憶装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139130A (ja) * | 1994-11-09 | 1996-05-31 | Hitachi Ltd | 半導体装置 |
| WO2003022571A1 (en) * | 2001-09-13 | 2003-03-20 | Motorola, Inc., A Corporation Of The State Of Delaware | Process for the production of patterned ceramic green-sheets and multilayered ceramic devices |
| JP2006185989A (ja) * | 2004-12-27 | 2006-07-13 | Murata Mfg Co Ltd | 回路基板およびその製造方法 |
| JP2006196832A (ja) * | 2005-01-17 | 2006-07-27 | Kyocera Corp | 多層配線基板 |
| US10499506B2 (en) | 2016-03-11 | 2019-12-03 | Murata Manufacturing Co., Ltd. | Composite substrate and method for manufacturing composite substrate |
| US11140778B2 (en) | 2018-03-02 | 2021-10-05 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate and method of manufacturing multilayer ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3026465B2 (ja) | セラミック薄膜混成配線基板および製造方法 | |
| JPS63358A (ja) | 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法 | |
| JP3527766B2 (ja) | 積層回路基板の製造方法及び積層回路基板 | |
| JPH0653652A (ja) | 多層セラミック配線基板とその製造方法 | |
| US5679498A (en) | Method for producing high density multi-layer integrated circuit carriers | |
| JP2757574B2 (ja) | 低誘電率ハイブリッド多層セラミック配線基板の製造方法 | |
| JP3677301B2 (ja) | セラミック回路基板及びセラミック回路基板の製造方法 | |
| JP3580688B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JP3231987B2 (ja) | 多層セラミック回路基板の製造方法 | |
| JPH0410591A (ja) | セラミック多層回路板および半導体モジュール | |
| JP3236785B2 (ja) | 積層セラミック基板の製造方法 | |
| JPH08274470A (ja) | 多層配線基板 | |
| JP2004055728A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP3236769B2 (ja) | セラミック基板及びその製造方法並びに分割回路基板 | |
| JPH0818236A (ja) | 積層セラミック回路基板の製造方法 | |
| JP3559310B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JP2001044644A (ja) | 多層回路基板およびその製法 | |
| JPS63307797A (ja) | 多層配線基板およびその製造方法 | |
| JPS63252456A (ja) | 多層セラミツク基板構造体とその製造方法 | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JP3322961B2 (ja) | 半導体モジュールの製造方法 | |
| JP2004179525A (ja) | 複合シート、積層部品およびそれらの製造方法 | |
| JP3500244B2 (ja) | セラミック基板の製造方法 | |
| JP4412891B2 (ja) | 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法 | |
| JPH11112110A (ja) | 高周波複合回路基板 |