JPH0653742A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0653742A JPH0653742A JP22518492A JP22518492A JPH0653742A JP H0653742 A JPH0653742 A JP H0653742A JP 22518492 A JP22518492 A JP 22518492A JP 22518492 A JP22518492 A JP 22518492A JP H0653742 A JPH0653742 A JP H0653742A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- circuit
- inverters
- control signal
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 奇数個のインバータを縦続接続した発振回路
を用いた発振器において、広い周波数範囲にわたって安
定した発振を得ることができる発振回路を得る。 【構成】 水晶発振子や帰還抵抗等の外付け部品と共に
発振器を構成する発振回路を、奇数個のインバータ１１
〜１５を縦続接続するとともに、制御信号入力端子３〜
５に入力される制御信号により選択動作されるセレクタ
３１・３２，３３・３４，３５・３６を設け、このセレ
クタによって奇数段目のインバータ１１，１３，１５の
出力を選択的に出力させる。
を用いた発振器において、広い周波数範囲にわたって安
定した発振を得ることができる発振回路を得る。 【構成】 水晶発振子や帰還抵抗等の外付け部品と共に
発振器を構成する発振回路を、奇数個のインバータ１１
〜１５を縦続接続するとともに、制御信号入力端子３〜
５に入力される制御信号により選択動作されるセレクタ
３１・３２，３３・３４，３５・３６を設け、このセレ
クタによって奇数段目のインバータ１１，１３，１５の
出力を選択的に出力させる。
Description
【０００１】
【産業上の利用分野】本発明は発振回路に関し、特に半
導体で構成される発振回路に関する。
導体で構成される発振回路に関する。
【０００２】
【従来の技術】従来のこの種の発振回路は、図４に示す
ように、インバータを奇数段縦続接続している。同図
（ａ）はインバータ１１，１２，１３を３個接続してお
り、同図（ｂ）はインバータ１１を１個接続している。
なお、１は発振器入力端子、２は発振器出力端子であ
る。このような発振回路に対して、図５に示すように、
外付けの部品を付加し、発振器を構成する。同図におい
て、図４（ａ）又は（ｂ）の回路を搭載した半導体の発
振回路６２に対して、外付けの部品として、水晶発振子
４１，帰還抵抗４２，コンデンサ４３，４４が接続され
る。
ように、インバータを奇数段縦続接続している。同図
（ａ）はインバータ１１，１２，１３を３個接続してお
り、同図（ｂ）はインバータ１１を１個接続している。
なお、１は発振器入力端子、２は発振器出力端子であ
る。このような発振回路に対して、図５に示すように、
外付けの部品を付加し、発振器を構成する。同図におい
て、図４（ａ）又は（ｂ）の回路を搭載した半導体の発
振回路６２に対して、外付けの部品として、水晶発振子
４１，帰還抵抗４２，コンデンサ４３，４４が接続され
る。
【０００３】この発振回路では、幅広い周波数範囲で安
定に発振を起こすことが困難であるという問題がある。
例えば、図４におけるインバータ１１〜１３の遅延時間
がそれぞれ等しく１０ｎｓであった場合、図４（ａ）の
発振回路では、周波数１÷（１０ｎｓ×３）÷２≒１
６.7ＭＨｚ以上の周波数では発振しない。これに対し
て、図４（ｂ）の発振回路では、周波数１÷１０ｎｓ÷
２＝５０ＭＨｚまで発振可能である。
定に発振を起こすことが困難であるという問題がある。
例えば、図４におけるインバータ１１〜１３の遅延時間
がそれぞれ等しく１０ｎｓであった場合、図４（ａ）の
発振回路では、周波数１÷（１０ｎｓ×３）÷２≒１
６.7ＭＨｚ以上の周波数では発振しない。これに対し
て、図４（ｂ）の発振回路では、周波数１÷１０ｎｓ÷
２＝５０ＭＨｚまで発振可能である。
【０００４】
【発明が解決しようとする課題】しかし、この発振回路
では、低い周波数で発振させようとすると、高次の寄生
発振を起こし易いという問題がある。たとば、発振周波
数１０ＭＨｚの水晶発振子を接続したときに、オーバー
トーン発振を起こし、１０ＭＨｚではなく３倍の３０Ｍ
Ｈｚ又は５倍の５０ＭＨｚで発振してしまうことがあ
る。本発明の目的は、広い周波数範囲にわたって安定し
た発振を得ることができる発振回路を提供することにあ
る。
では、低い周波数で発振させようとすると、高次の寄生
発振を起こし易いという問題がある。たとば、発振周波
数１０ＭＨｚの水晶発振子を接続したときに、オーバー
トーン発振を起こし、１０ＭＨｚではなく３倍の３０Ｍ
Ｈｚ又は５倍の５０ＭＨｚで発振してしまうことがあ
る。本発明の目的は、広い周波数範囲にわたって安定し
た発振を得ることができる発振回路を提供することにあ
る。
【０００５】本発明は、水晶発振子や帰還抵抗等の外付
け部品と共に発振器を構成する発振回路を、奇数個のイ
ンバータを縦続接続するとともに、奇数段目のインバー
タの出力を選択的に出力させる選択手段を設けた構成と
する。
け部品と共に発振器を構成する発振回路を、奇数個のイ
ンバータを縦続接続するとともに、奇数段目のインバー
タの出力を選択的に出力させる選択手段を設けた構成と
する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の発振回路の回路図であ
る。発振器入力端子１と発振器出力端子２との間に５個
のインバータ１１〜１５を縦続接続している。更に、Ｐ
チャネルＭＯＳトランジスタ３２，３４，３６とＮチャ
ネルＭＯＳトランジスタ３１，３３，３５とをそれぞれ
ペアに接続して３つのトランスファゲートからなるセレ
クタ回路を構成し、このセレクタ回路を前記縦続接続し
たインバータ１１〜１５の１段目、３段目、５段目の出
力、即ちインバータ１１の出力、インバータ１３の出
力、インバータ１５の出力と発振器出力端子２との間に
接続し、これらの出力を選択して発振器出力端子２に出
力するように構成する。なお、各セレクタは制御信号入
力端子３〜５に加える信号により制御する。
る。図１は本発明の一実施例の発振回路の回路図であ
る。発振器入力端子１と発振器出力端子２との間に５個
のインバータ１１〜１５を縦続接続している。更に、Ｐ
チャネルＭＯＳトランジスタ３２，３４，３６とＮチャ
ネルＭＯＳトランジスタ３１，３３，３５とをそれぞれ
ペアに接続して３つのトランスファゲートからなるセレ
クタ回路を構成し、このセレクタ回路を前記縦続接続し
たインバータ１１〜１５の１段目、３段目、５段目の出
力、即ちインバータ１１の出力、インバータ１３の出
力、インバータ１５の出力と発振器出力端子２との間に
接続し、これらの出力を選択して発振器出力端子２に出
力するように構成する。なお、各セレクタは制御信号入
力端子３〜５に加える信号により制御する。
【０００７】即ち、制御信号入力端子３を電源電圧に固
定し、他の制御信号入力端子を接地した場合には、縦続
接続したインバータの１段目の出力が選択され、制御信
号入力端子４を電源電圧に固定し、他の制御信号入力端
子を接地した場合には３段目の出力が選択され、制御信
号入力端子５を電源電圧に固定し、他の制御信号入力端
子を接地した場合には５段目の出力が選択される。
定し、他の制御信号入力端子を接地した場合には、縦続
接続したインバータの１段目の出力が選択され、制御信
号入力端子４を電源電圧に固定し、他の制御信号入力端
子を接地した場合には３段目の出力が選択され、制御信
号入力端子５を電源電圧に固定し、他の制御信号入力端
子を接地した場合には５段目の出力が選択される。
【０００８】この発振回路において、今、インバータ１
１〜１５の遅延時間がそれぞれ等しく１０ｎｓであると
した場合、発振周波数１÷（１０ｎｓ×５）÷２＝１０
ＭＨｚ以下のときはセレクタ５により５段目のインバー
タ１５の出力を選択し、発振周波数が１０ＭＨｚ以上、
１÷（１０ｎｓ×３）÷２≒１６.7ＭＨｚ以下のときは
セレクタ４により３段目のインバータ１３の出力を選択
し、発振周波数が１６.7ＭＨｚ以上のときはセレクタ３
により１段目のインバータ１１の出力を選択すればよ
い。このようにして発振周波数に応じて発振回路のイン
バータ列が適切な遅延時間を持つようにインバータの縦
続接続段数を変化させることが可能である。尚、図１の
回路では原理的に周波数１÷１０ｎｓ÷２＝５０ＭＨｚ
以上では発振しない。
１〜１５の遅延時間がそれぞれ等しく１０ｎｓであると
した場合、発振周波数１÷（１０ｎｓ×５）÷２＝１０
ＭＨｚ以下のときはセレクタ５により５段目のインバー
タ１５の出力を選択し、発振周波数が１０ＭＨｚ以上、
１÷（１０ｎｓ×３）÷２≒１６.7ＭＨｚ以下のときは
セレクタ４により３段目のインバータ１３の出力を選択
し、発振周波数が１６.7ＭＨｚ以上のときはセレクタ３
により１段目のインバータ１１の出力を選択すればよ
い。このようにして発振周波数に応じて発振回路のイン
バータ列が適切な遅延時間を持つようにインバータの縦
続接続段数を変化させることが可能である。尚、図１の
回路では原理的に周波数１÷１０ｎｓ÷２＝５０ＭＨｚ
以上では発振しない。
【０００９】図２に外付けの部品を付加して発振器を構
成した例を示す。６１は図１に示した発振回路であり、
これに水晶発振個４１，帰還抵抗４２，コンデンサ４
３，４４を接続している。また、制御信号入力端子３，
５を設置するとともに、制御信号入力端子４を電源電圧
に固定し、３段目のインバータ出力を選択している。
成した例を示す。６１は図１に示した発振回路であり、
これに水晶発振個４１，帰還抵抗４２，コンデンサ４
３，４４を接続している。また、制御信号入力端子３，
５を設置するとともに、制御信号入力端子４を電源電圧
に固定し、３段目のインバータ出力を選択している。
【００１０】図３は本発明の第２実施例を示しており、
図１の回路のトランスファゲートの代わりにＮＡＮＤゲ
ート５１〜５３を用いてセレクタ回路を構成している。
この実施例においても、第１実施例と同様に制御信号入
力端子５を電源電圧に固定し、他の制御信号入力端子を
接地した場合には縦続接続したインバータの５段目の出
力が選択され、制御信号入力端子４を電源電圧に固定
し、他の制御信号入力端子を接地した場合には３段目の
出力が選択され、制御信号入力端子３を電源電圧に固定
し、他の制御信号入力端子を接地した場合には１段目の
出力が選択される。
図１の回路のトランスファゲートの代わりにＮＡＮＤゲ
ート５１〜５３を用いてセレクタ回路を構成している。
この実施例においても、第１実施例と同様に制御信号入
力端子５を電源電圧に固定し、他の制御信号入力端子を
接地した場合には縦続接続したインバータの５段目の出
力が選択され、制御信号入力端子４を電源電圧に固定
し、他の制御信号入力端子を接地した場合には３段目の
出力が選択され、制御信号入力端子３を電源電圧に固定
し、他の制御信号入力端子を接地した場合には１段目の
出力が選択される。
【００１１】
【発明の効果】以上説明したように本発明は、縦続接続
した奇数個のインバータの奇数段目の出力を選択して出
力できるように構成しているので、発振周波数に応じて
適切な発振回路内部の遅延時間を選ぶことが可能とな
り、広い周波数範囲にわたって安定した発振を行うこと
ができる効果がある。
した奇数個のインバータの奇数段目の出力を選択して出
力できるように構成しているので、発振周波数に応じて
適切な発振回路内部の遅延時間を選ぶことが可能とな
り、広い周波数範囲にわたって安定した発振を行うこと
ができる効果がある。
【図１】本発明の第１実施例における発振回路の回路図
である。
である。
【図２】図１の発振回路を用いた発振器の回路図であ
る。
る。
【図３】本発明の第２実施例における発振回路の回路図
である。
である。
【図４】従来の発振回路の２つの例を示す回路図であ
る。
る。
【図５】図４の発振回路を用いた発振器の回路図であ
る。
る。
１ 発振器入力端子 ２ 発振器出力端子 ３〜５ 制御信号入力端子 １１〜１５ インバータ ３１・３２，３３・３４，３５・３６ セレクタ ４１ 水晶発振子 ６１，６２ 発振回路
Claims (1)
- 【請求項１】 水晶発振子や帰還抵抗等の外付け部品と
共に発振器を構成する発振回路において、奇数個のイン
バータを縦続接続するとともに、奇数段目のインバータ
の出力を選択的に出力させる選択手段を設けたことを特
徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22518492A JPH0653742A (ja) | 1992-07-31 | 1992-07-31 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22518492A JPH0653742A (ja) | 1992-07-31 | 1992-07-31 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653742A true JPH0653742A (ja) | 1994-02-25 |
Family
ID=16825284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22518492A Pending JPH0653742A (ja) | 1992-07-31 | 1992-07-31 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653742A (ja) |
-
1992
- 1992-07-31 JP JP22518492A patent/JPH0653742A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3931588A (en) | Voltage controlled oscillator utilizing field effect transistors | |
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| JP3047913B2 (ja) | 電圧制御リング発振器 | |
| JP3592950B2 (ja) | 周波数逓倍回路 | |
| JP2867889B2 (ja) | 電圧制御発振器 | |
| US7944316B2 (en) | Multi-phase oscillator | |
| US5365204A (en) | CMOS voltage controlled ring oscillator | |
| US4389728A (en) | Frequency divider | |
| KR100214548B1 (ko) | 전압 제어발진기 | |
| JPH07273618A (ja) | クロックドライバ回路 | |
| JPH04165809A (ja) | リングオシレータ | |
| US5111489A (en) | Frequency-dividing circuit | |
| US6130564A (en) | High frequency divider circuit | |
| US5926045A (en) | Period controllable frequency generator | |
| JPH0653742A (ja) | 発振回路 | |
| JPS60250712A (ja) | デイジタル制御可変周波数発振回路 | |
| JP3332940B2 (ja) | 電圧制御発振回路 | |
| US4095407A (en) | Oscillating and dividing circuit having level shifter for electronic timepiece | |
| US7429872B2 (en) | Logic circuit combining exclusive OR gate and exclusive NOR gate | |
| JPS62107A (ja) | 半導体装置 | |
| US20240333214A1 (en) | Oscillation circuit and semiconductor integrated circuit | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| JPS62193316A (ja) | 出力回路 | |
| JPH07254847A (ja) | 発振回路およびｐｌｌ回路 | |
| JPH01295518A (ja) | 半導体集積遅延回路 |