JPH0653765A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0653765A JPH0653765A JP20280592A JP20280592A JPH0653765A JP H0653765 A JPH0653765 A JP H0653765A JP 20280592 A JP20280592 A JP 20280592A JP 20280592 A JP20280592 A JP 20280592A JP H0653765 A JPH0653765 A JP H0653765A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- sample
- signal
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】バースト出力を一定出力レベルに保つサンプル
ホールド形の自動利得制御回路に於いて、第１回目のバ
ースト出力から一定出力レベルに保つ。 【構成】変調器３の出力信号を無変調にする第１と第２
の切替器１２，１３と、無変調の信号が出力されている
期間に動作する高速の第２のサンプルホールド回路１５
を持ち、バースト出力の前に何ビットか無変調の期間を
設け、この期間に出力電力を一定に保つべく高速の第２
のサンプルホールド回路１５を動作させることにより最
初のバーストから出力電力を一定に保つ。
ホールド形の自動利得制御回路に於いて、第１回目のバ
ースト出力から一定出力レベルに保つ。 【構成】変調器３の出力信号を無変調にする第１と第２
の切替器１２，１３と、無変調の信号が出力されている
期間に動作する高速の第２のサンプルホールド回路１５
を持ち、バースト出力の前に何ビットか無変調の期間を
設け、この期間に出力電力を一定に保つべく高速の第２
のサンプルホールド回路１５を動作させることにより最
初のバーストから出力電力を一定に保つ。
Description
【０００１】
【産業上の利用分野】本発明は自動利得制御回路に関
し、特に時分割多元接続通信方式等に用いられるバース
ト出力の出力電力を制御する自動利得制御回路に関す
る。
し、特に時分割多元接続通信方式等に用いられるバース
ト出力の出力電力を制御する自動利得制御回路に関す
る。
【０００２】
【従来の技術】バースト状に送信信号を送出する必要の
ある時分割多元接続通信方式において、送信信号の出力
電力の制御は出力信号が連続的でないため、連続的な自
動利得制御回路が使用できず、通常、出力信号の出てい
る期間のみループを形成するサンプルホールド型の自動
利得制御回路が用いられる。
ある時分割多元接続通信方式において、送信信号の出力
電力の制御は出力信号が連続的でないため、連続的な自
動利得制御回路が使用できず、通常、出力信号の出てい
る期間のみループを形成するサンプルホールド型の自動
利得制御回路が用いられる。
【０００３】図３は従来の自動利得制御回路の一例のブ
ロック図である。変調信号入力端子１，２に加えられる
データ信号によって変調を受けた変調器３の出力変調信
号はスイッチ４を経て電圧制御可変利得増幅器５で増幅
されて出力端子６に出力される。電圧制御可変利得増幅
器５の出力電力は検波器７で検波されその検波電圧は低
域ろ波器８で帯域制限された後にサンプルホールド回路
９に加えられる。更にサンプルホールド回路９の出力電
圧は差動増幅器１０で基準電圧との差分の電圧増幅を受
け、この出力電圧によって電圧制御可変利得増幅器５の
利得が制御される。
ロック図である。変調信号入力端子１，２に加えられる
データ信号によって変調を受けた変調器３の出力変調信
号はスイッチ４を経て電圧制御可変利得増幅器５で増幅
されて出力端子６に出力される。電圧制御可変利得増幅
器５の出力電力は検波器７で検波されその検波電圧は低
域ろ波器８で帯域制限された後にサンプルホールド回路
９に加えられる。更にサンプルホールド回路９の出力電
圧は差動増幅器１０で基準電圧との差分の電圧増幅を受
け、この出力電圧によって電圧制御可変利得増幅器５の
利得が制御される。
【０００４】制御器１１はバースト出力のタイミングと
指定しており、その出力波形は図４に示すように、出力
が“Ｈ”のときスイッチ４とサンプルホールド回路９と
が動作し、ループ形成され、出力が“Ｌ”のときはスイ
ッチ４とサンプルホールド回路９とが断になりループが
開放されるとともにサンプルホールド回路９にはループ
が形成えされたときの検波電圧が保持され、次回のバー
スト出力が出た場合の初期出力を一定に保っている。
指定しており、その出力波形は図４に示すように、出力
が“Ｈ”のときスイッチ４とサンプルホールド回路９と
が動作し、ループ形成され、出力が“Ｌ”のときはスイ
ッチ４とサンプルホールド回路９とが断になりループが
開放されるとともにサンプルホールド回路９にはループ
が形成えされたときの検波電圧が保持され、次回のバー
スト出力が出た場合の初期出力を一定に保っている。
【０００５】
【発明が解決しようとする課題】この従来の自動利得制
御回路では、バースト出力が何回か出た後であれば前の
バーストの検波電圧がホールドされているため出力電圧
を一定に保つことが可能であるが、電源を加えた後の第
１回目のバースト出力やホールド時間を越えた後に出る
バースト出力の出力電力レベルを一定に保つことは困難
であった。
御回路では、バースト出力が何回か出た後であれば前の
バーストの検波電圧がホールドされているため出力電圧
を一定に保つことが可能であるが、電源を加えた後の第
１回目のバースト出力やホールド時間を越えた後に出る
バースト出力の出力電力レベルを一定に保つことは困難
であった。
【０００６】また、改善策の一例として平均的な出力電
力レベルを得られると予測される固定電圧を記憶させて
おき、第１回目もしくはホールド期間を過ぎた後のバー
スト時にはこの固定電圧により出力電圧レベルを制御す
る方法も行なわれているが、増幅器等の温度変動等によ
り出力電力が一定もしくは規定範囲内に保たれる保証は
なく、完全な対策ではなかった。
力レベルを得られると予測される固定電圧を記憶させて
おき、第１回目もしくはホールド期間を過ぎた後のバー
スト時にはこの固定電圧により出力電圧レベルを制御す
る方法も行なわれているが、増幅器等の温度変動等によ
り出力電力が一定もしくは規定範囲内に保たれる保証は
なく、完全な対策ではなかった。
【０００７】
【課題を解決するための手段】本発明の自動利得制御回
路は、入力のデータ信号を変調し変調信号として出力す
る変調器と、前記変調信号を特定のタイミングで断続す
るスイッチと、このスイッチの出力信号を増幅する電圧
制御可変利得増幅器と、この電圧制御可変利得増幅器の
出力電力を検出する検波器と、この検波器の出力電圧を
平均化する第１の低域ろ波器と、この第１の低域ろ波器
からの電圧をサンプルホールドする第１のサンプルホー
ルド回路と、この第１のサンプルホールドされた電圧と
基準電圧との差分を取り出す差動増幅器と、この差動増
幅器の出力電圧によって前記電圧制御可変利得増幅器の
利得が制御されかつ前記スイッチの接続タイミングと前
記サンプルホールド回路の動作タイミングとを一致させ
る自動利得制御回路において、前記変調器からの変調信
号を無変調とする電圧を変調器に加える回路と、前記検
波器の包絡線電圧を取り出す広帯域の第２の低域ろ波器
と、この第２の低域ろ波器の出力電圧をサンプルホール
ドする第２のサンプルホールド回路とを備え、前記変調
器の変調信号が無変調となっている期間のみ前記第２の
サンプルホールド回路を動作させることを特徴とする。
路は、入力のデータ信号を変調し変調信号として出力す
る変調器と、前記変調信号を特定のタイミングで断続す
るスイッチと、このスイッチの出力信号を増幅する電圧
制御可変利得増幅器と、この電圧制御可変利得増幅器の
出力電力を検出する検波器と、この検波器の出力電圧を
平均化する第１の低域ろ波器と、この第１の低域ろ波器
からの電圧をサンプルホールドする第１のサンプルホー
ルド回路と、この第１のサンプルホールドされた電圧と
基準電圧との差分を取り出す差動増幅器と、この差動増
幅器の出力電圧によって前記電圧制御可変利得増幅器の
利得が制御されかつ前記スイッチの接続タイミングと前
記サンプルホールド回路の動作タイミングとを一致させ
る自動利得制御回路において、前記変調器からの変調信
号を無変調とする電圧を変調器に加える回路と、前記検
波器の包絡線電圧を取り出す広帯域の第２の低域ろ波器
と、この第２の低域ろ波器の出力電圧をサンプルホール
ドする第２のサンプルホールド回路とを備え、前記変調
器の変調信号が無変調となっている期間のみ前記第２の
サンプルホールド回路を動作させることを特徴とする。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２は本実
施例の制御器の動作を示すタイミング図である。
る。図１は本発明の一実施例のブロック図、図２は本実
施例の制御器の動作を示すタイミング図である。
【０００９】図１の本実施例は、入力のデータ信号を変
調し変調信号として出力する変調器３と、この変調器３
の出力信号を特定のタイミングで断続するスイッチ４
と、このスイッチ４の出力信号を増幅する電圧制御可変
利得増幅器５と、この電圧制御可変利得増幅器５の出力
電力を検出する検波器７と、この検波器７の出力電圧を
平均化する第１の低域ろ波器８と、第１の低域ろ波器８
の出力電圧をサンプルホールドする第１のサンプルホー
ルド回路９と、サンプルホールドされた電圧と基準電圧
との差分を取り出す差動増幅器１０と、差動増幅器１０
の出力電圧によって電圧制御可変利得増幅器５の利得が
制御され、スイッチ４の接続タイミングと第１のサンプ
ルホールド回路９の動作タイミングを一致させるように
して、出力変調信号を無変調とする電圧を変調器３に加
える第１と第２の切替器１２，１３と、検波器７の包絡
線電圧をそのまま取り出す高帯域の第２の低域ろ波器１
４と、第２の低域ろ波器１４の出力電圧をサンプルホー
ルドする第２のサンプルホールド回路１５と、変調器３
の変調信号が無変調となっている期間のみ第２のサンプ
ルホールド回路１５を動作させるように構成される。
調し変調信号として出力する変調器３と、この変調器３
の出力信号を特定のタイミングで断続するスイッチ４
と、このスイッチ４の出力信号を増幅する電圧制御可変
利得増幅器５と、この電圧制御可変利得増幅器５の出力
電力を検出する検波器７と、この検波器７の出力電圧を
平均化する第１の低域ろ波器８と、第１の低域ろ波器８
の出力電圧をサンプルホールドする第１のサンプルホー
ルド回路９と、サンプルホールドされた電圧と基準電圧
との差分を取り出す差動増幅器１０と、差動増幅器１０
の出力電圧によって電圧制御可変利得増幅器５の利得が
制御され、スイッチ４の接続タイミングと第１のサンプ
ルホールド回路９の動作タイミングを一致させるように
して、出力変調信号を無変調とする電圧を変調器３に加
える第１と第２の切替器１２，１３と、検波器７の包絡
線電圧をそのまま取り出す高帯域の第２の低域ろ波器１
４と、第２の低域ろ波器１４の出力電圧をサンプルホー
ルドする第２のサンプルホールド回路１５と、変調器３
の変調信号が無変調となっている期間のみ第２のサンプ
ルホールド回路１５を動作させるように構成される。
【００１０】次に本実施例の動作について説明する。デ
ータ入力端子１，２に加えられたデータは第１と第２の
切替器１２，１３を経て変調器３に加えられ、このデー
タによって変調を受けた変調器３から出力の変調信号は
スイッチ４を経て電圧制御可変利得増幅器５で増幅され
て出力端子６に出力される。電圧制御可変利得増幅器５
の出力電力は検波器７で検波されその検波電圧は帯域の
狭い第１の低域ろ波器８で帯域制限を受けた後、第１の
サンプルホールド回路９に加えられる。更に第１のサン
プルホールド回路９の出力電圧は差動増幅器１０で基準
電圧との差分の電圧増幅を受け、この出力電力によって
電圧制御可変利得増幅器５の利得が制御される。
ータ入力端子１，２に加えられたデータは第１と第２の
切替器１２，１３を経て変調器３に加えられ、このデー
タによって変調を受けた変調器３から出力の変調信号は
スイッチ４を経て電圧制御可変利得増幅器５で増幅され
て出力端子６に出力される。電圧制御可変利得増幅器５
の出力電力は検波器７で検波されその検波電圧は帯域の
狭い第１の低域ろ波器８で帯域制限を受けた後、第１の
サンプルホールド回路９に加えられる。更に第１のサン
プルホールド回路９の出力電圧は差動増幅器１０で基準
電圧との差分の電圧増幅を受け、この出力電力によって
電圧制御可変利得増幅器５の利得が制御される。
【００１１】検波器７の出力電圧は高帯域の第２低域ろ
波器１４に加えられ、帯域制限を受けた後、第２のサン
プルホールド回路１５に加えられる。第１のサンプルホ
ールド回路９及び第２のサンプルホールド回路１５の出
力電圧は共に差動増幅器１０に加えられるが、その切替
は図２に示すように、制御器１１にタイミング信号１１
１が加えられると、Ｎクロック遅れたバースト信号１１
２と、Ｎ−ｎクロック遅れたバースト信号１１３が制御
器１１内部で生成され、バースト信号１１３はスイッチ
４に加えられる。
波器１４に加えられ、帯域制限を受けた後、第２のサン
プルホールド回路１５に加えられる。第１のサンプルホ
ールド回路９及び第２のサンプルホールド回路１５の出
力電圧は共に差動増幅器１０に加えられるが、その切替
は図２に示すように、制御器１１にタイミング信号１１
１が加えられると、Ｎクロック遅れたバースト信号１１
２と、Ｎ−ｎクロック遅れたバースト信号１１３が制御
器１１内部で生成され、バースト信号１１３はスイッチ
４に加えられる。
【００１２】次にタイミング信号１１４，１１５が生成
され、タイミング信号１１４は第１と第２の切替器１
２，１３及び第２のサンプルホールド回路１５に加えら
れ、タイミング信号１１５は第１のサンプルホールド回
路９に加えられる。バースト信号１１３の最初のｎクロ
ックの期間は、タイミング信号１１４によって第１と第
２の切替器１２，１３は固定電圧Ｖ１，Ｖ２が変調器３
に加えるように動作して、変調器３の出力信号が無変調
信号となる。同時に第２のサンプルホールド回路１５も
動作しており、低域ろ波器１４の帯域は広いため、ルー
プが高速で動作し、出力電力は直ちに設定される。
され、タイミング信号１１４は第１と第２の切替器１
２，１３及び第２のサンプルホールド回路１５に加えら
れ、タイミング信号１１５は第１のサンプルホールド回
路９に加えられる。バースト信号１１３の最初のｎクロ
ックの期間は、タイミング信号１１４によって第１と第
２の切替器１２，１３は固定電圧Ｖ１，Ｖ２が変調器３
に加えるように動作して、変調器３の出力信号が無変調
信号となる。同時に第２のサンプルホールド回路１５も
動作しており、低域ろ波器１４の帯域は広いため、ルー
プが高速で動作し、出力電力は直ちに設定される。
【００１３】次にバースト信号１１２の期間は第１と第
２の切替器１２，１３によりデータを変調器３に印加す
るように動作し、第１のサンプルホールド回路９がタイ
ミング信号１１５によって動作しており、第１の低域ろ
波器８からの出力電力の平均値を検出して緩慢なサンプ
ルホールド型のループ動作を行ない出力電力レベルを一
定値に保つ。
２の切替器１２，１３によりデータを変調器３に印加す
るように動作し、第１のサンプルホールド回路９がタイ
ミング信号１１５によって動作しており、第１の低域ろ
波器８からの出力電力の平均値を検出して緩慢なサンプ
ルホールド型のループ動作を行ない出力電力レベルを一
定値に保つ。
【００１４】このようにすると、出力電力の包絡線が変
動するような変調方式の場合でも、最初のｎクロックの
無変調信号によって出力電力を一定に制御することによ
り最初のバースト出力から出力電力を一定に保つことが
できる。
動するような変調方式の場合でも、最初のｎクロックの
無変調信号によって出力電力を一定に制御することによ
り最初のバースト出力から出力電力を一定に保つことが
できる。
【００１５】
【発明の効果】以上説明したように本発明によれば、所
要のバースト出力の前に何クロックかの無変調出力を送
出することにより、出力電力を最初のバースト出力から
一定に保つことが可能であり、変調出力信号の包絡線が
変化する変調方式にあっても、包絡線の平均化のための
低域ろ波器によるループの動作の応答遅れに影響される
ことなく最初のバースト出力を一定にすることができ
る。
要のバースト出力の前に何クロックかの無変調出力を送
出することにより、出力電力を最初のバースト出力から
一定に保つことが可能であり、変調出力信号の包絡線が
変化する変調方式にあっても、包絡線の平均化のための
低域ろ波器によるループの動作の応答遅れに影響される
ことなく最初のバースト出力を一定にすることができ
る。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の制御器のタイミング図である。
【図３】従来の自動利得制御回路の一例のブロック図で
ある。
ある。
【図４】従来例の動作説明のためのタイミング図であ
る。
る。
１，２ データ入力端子 ３ 変調器 ４ スイッチ ５ 電圧制御可変利得増幅器 ６ 出力端子 ７ 検波器 ８ 第１の低域ろ波器 ９ 第１のサンプルホールド回路 １０ 差動増幅器 １１ 制御器 １２ 第１の切替器 １３ 第２の切替器 １４ 第２の低域ろ波器 １５ 第２のサンプルホールド回路 １６ タイミング信号入力端子 １１１ タイミング信号 １１２ バースト信号 １１３ バースト信号 １１４ タイミング信号 １１５ タイミング信号
Claims (1)
- 【請求項１】 入力のデータ信号を変調し変調信号とし
て出力する変調器と、前記変調信号を特定のタイミング
で断続するスイッチと、このスイッチの出力信号を増幅
する電圧制御可変利得増幅器と、この電圧制御可変利得
増幅器の出力電力を検出する検波器と、この検波器の出
力電圧を平均化する第１の低域ろ波器と、この第１の低
域ろ波器からの電圧をサンプルホールドする第１のサン
プルホールド回路と、この第１のサンプルホールドされ
た電圧と基準電圧との差分を取り出す差動増幅器と、こ
の差動増幅器の出力電圧によって前記電圧制御可変利得
増幅器の利得が制御されかつ前記スイッチの接続タイミ
ングと前記サンプルホールド回路の動作タイミングとを
一致させる自動利得制御回路において、前記変調器から
の変調信号を無変調とする電圧を変調器に加える回路
と、前記検波器の包絡線電圧を取り出す広帯域の第２の
低域ろ波器と、この第２の低域ろ波器の出力電圧をサン
プルホールドする第２のサンプルホールド回路とを備
え、前記変調器の変調信号が無変調となっている期間の
み前記第２のサンプルホールド回路を動作させることを
特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20280592A JPH0653765A (ja) | 1992-07-30 | 1992-07-30 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20280592A JPH0653765A (ja) | 1992-07-30 | 1992-07-30 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653765A true JPH0653765A (ja) | 1994-02-25 |
Family
ID=16463494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20280592A Withdrawn JPH0653765A (ja) | 1992-07-30 | 1992-07-30 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653765A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885851B1 (en) | 1999-03-18 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
| WO2008075430A1 (ja) * | 2006-12-21 | 2008-06-26 | Mitsubishi Electric Corporation | 光受信器 |
-
1992
- 1992-07-30 JP JP20280592A patent/JPH0653765A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885851B1 (en) | 1999-03-18 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
| WO2008075430A1 (ja) * | 2006-12-21 | 2008-06-26 | Mitsubishi Electric Corporation | 光受信器 |
| KR101009806B1 (ko) * | 2006-12-21 | 2011-01-19 | 미쓰비시덴키 가부시키가이샤 | 광 수신기 |
| JP4850919B2 (ja) * | 2006-12-21 | 2012-01-11 | 三菱電機株式会社 | 光受信器 |
| US8165478B2 (en) | 2006-12-21 | 2012-04-24 | Mitsubishi Electric Corporation | Optical receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2236636A (en) | Level control for modulating r.f. | |
| JP2937673B2 (ja) | 通信装置 | |
| JPH0394522A (ja) | 出力波形制御回路 | |
| US3824620A (en) | Circuit arrangement for compensating drop-out in the reproduction of signals recorded on a record carrier | |
| JPH0325048B2 (ja) | ||
| US4032966A (en) | Drop out compensation device | |
| US5629960A (en) | Method for reducing distortion effects on DC off-set voltage and symbol clock tracking in a demodulator | |
| JPH0653765A (ja) | 自動利得制御回路 | |
| JP3257083B2 (ja) | 自動利得制御回路 | |
| DE69321009D1 (de) | System für die Aufzeichnung und Wiedergabe von Bildsignalen in der Zeichensignale eingefügt werden können | |
| JPS5977729A (ja) | 光通信装置 | |
| JPH05191301A (ja) | バーストｔｄｍａ送信機の自動出力制御装置 | |
| JPH0653919A (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| JP2973258B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| JP3457787B2 (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| JP2594809Y2 (ja) | 光受信器 | |
| JP2738213B2 (ja) | 送信電力制御装置 | |
| JP2973257B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| JPS62278823A (ja) | 電力制御回路 | |
| JP3069876B2 (ja) | Ｔｄｍａ送信機の送信出力自動制御装置 | |
| JPS6369336A (ja) | 光受信回路 | |
| KR890004227B1 (ko) | 색신호 처리장치 | |
| JPH04192677A (ja) | クランプ装置 | |
| JPH0365071B2 (ja) | ||
| JPH0564893B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |