JPH0654036A - 遠方監視制御装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 予め設定されたエラーを発生させ、試験装置
における性能測定を容易にする。 【構成】 通信用ＬＳＩ６２からシリアルに出力される
送信データ信号をクロック信号に同調して１バイト分取
込む送信データバッファ11と、フラグパターンを設定し
たフラグ設定器13と、フラグパターンと送信データバッ
ファの１バイト分データとの比較器12と、その一致時に
モデムからの送信可能信号のオン条件と共に送信データ
のビットカウントを開始するプログラマブルカウンタ16
と、送信開始フラグパターン以降の送信データのうち、
予め反転を行うビットの設定を行う設定器19と、この設
定条件とプログラマブルカウンタ16のビットカウント値
との比較器20と、一致の検出時送信データ値を反転する
切換部17からなる送信データ反転切換コントロール回路
10を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ハイレベルデータリン
ク制御手順（以下ＨＤＬＣ伝送手順と称す）を用いて制
御所（親局）と被制御所（子局）間で、被監視制御機器
の監視制御に必要な情報を伝送し合う方式において、試
験的に伝送送信データのエラーを発生させることの可能
な遠方監視制御装置に関する。

【０００２】

【従来の技術】従来、ＨＤＬＣ伝送手順を用いた遠方監
視制御装置においては、伝送送信データに対して、強制
的に予め決められたパターンのエラーを発生させる適当
な方法はなかった。これはＨＤＬＣ伝送手順そのものが
汎用の通信用ＬＳＩによってサポートされており、伝送
手順のうちリアルタイム性を要求されるもの、例えば送
信側においてはフラグシーケンスの生成，ゼロインサー
ト，送信フレームのアボート，タイムフィル信号の送
出，フレームチェックシーケンス（ＣＲＤ符号のこと）
の生成、受信側においてはフラグシーケンスの検出，ゼ
ロリムーブ，フレームアボード信号の検出，フレームチ
ェックシーケンスの誤り検査，２次局アドレス，グロー
バルアドレスの検出等、その殆どがＬＳＩのハード上で
実行される。又、ＬＳＩによってはＨＤＬＣ手順のコマ
ンド，レスポンスのやりとりまで全てサポートするもの
もある。

【０００３】図６は一般的な伝送制御部とモデムとの関
係を示す図である。伝送制御部はサブマイクロプロセッ
サ61と通信用ＬＳＩ62から構成されており、サブマイク
ロプロセッサ61の内部バスにて結合される。サブマイク
ロプロセッサ61では通信用ＬＳＩ62を介して情報の送，
受信のやりとりを行ない、ＨＤＬＣフォーマット中のア
ドレスフィールド，コントロルフィールド，情報フィー
ルドのプロトコル上の加工処理を行なう。通信用ＬＳＩ
62はＨＤＬＣ伝送手順のうち前記リアルタイム性を要求
される部分をサポートしている。又、モデム63は送，受
信信号を実際の伝送路上に乗せるための変，復調器であ
り、同期型あるいは非同期型といった２種類がある。同
期型モデムの場合は、一般にデータ送信，受信用クロッ
クが引出線で必要となる。図６中ＳＴ信号が送信用クロ
ック信号であり、ＲＴ信号が受信用クロック信号である
（但し、ＳＴ信号はモデム自身で生成する場合もあ
る。）。

【０００４】モデム制御信号のうちＳＴ，ＲＴについて
は前記の通りであるが、ＲＳ信号はモデム63への送信開
始を要求する信号であり、オンすることによりモデム63
より外部へ送信用のキャリアが出力される。ＣＳ信号は
モデム63から伝送制御部へ送信可能を知らせるための信
号であり、伝送制御部はオン応答を受信することによ
り、前記ＲＳ信号によるモデム63からのキャリアが安定
したことを認識する。これにより伝送制御部は送信デー
タであるＳＤ信号の送信を開始することができる。ＣＤ
信号は相手伝送制御部からのキャリアが検出されている
ことを示すものであり、オン状態の時に受信データであ
るＲＤ信号の受信が可能となる。以上述べた各モデム制
御信号はいずれもＣＣＩＴＴのＶ．24にて勧告されてい
る。

【０００５】

【発明が解決しようとする課題】上記従来装置ではソフ
トウェア上で伝送フォーマットを生成していた場合に
は、フレームチェックシーケンス等の誤りを容易にプロ
トコル上で作成できたものが、ＨＤＬＣ伝送手順を用い
るとＬＳＩのハード上で行なってしまうため、予め決め
られた誤り発生のための変更が、事実上不可能となって
しまう。これは装置試験時における受信側の誤り検定が
確実に行なわれているかどうかを評価する上で問題とな
った。本発明は上記事情に鑑みてなされたものであり、
予め設定されたエラーを発生させ、装置試験における性
能測定を容易にできる遠方監視制御装置を提供すること
を目的としている。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明はＨＤＬＣ伝送手順に従って伝送プロトコル
処理を行ない、制御所（親局）と被制御所（子局）との
間でモデムの制御信号のコントロールを行ないながら監
視，制御に必要な情報を伝送し合う方式の遠方監視制御
装置において、前記伝送手順に対して通信用ＬＳＩから
シリアルに出力される送信データ信号を送信データクロ
ック信号に同調して１バイト分取込む送信データバッフ
ァと、予めＨＤＬＣ伝送手順で定義されるフラグパター
ンを設定したフラグ設定器と、前記フラグパターンと前
記送信データバッファに取込まれた１バイト分のデータ
を比較する比較器と、前記比較結果が一致したとき前記
モデム制御信号のうちモデムへの送信要求信号のオンに
対するモデムからの送信可能信号のオン条件と共に送信
データのビットカウントを開始するプログラマブルカウ
ンタと、送信開始フラグパターン以降の送信データのう
ち、予め反転を行なう任意の単一又は複数ビットの設定
を行なう設定器と、前記設定条件と前記プログラマブル
カウンタから出力されるビットカウント値を比較する比
較器と、前記比較器の一致を検出したとき、該当送信デ
ータ値の反転を行なう送信データ反転切換部からなる送
信データ反転切換コントロール回路を備えた。

【作用】サブマイクロプロセッサ61は、先ずモデム63の
送信要求（ＲＳ）信号をオンする。モデムからの送出キ
ャリアの安定した送信可能信号（ＣＳ）を受けると、サ
ブマイクロプロセッサ61はＳＤ信号の送出を開始する。
ＨＤＬＣ伝送手順で定義されるフラグパターン（０１１
１１１１０）を設定したフラグ設定器17と前記送信デー
タバッファ11へ入力された１バイト分のデータは比較器
12にて比較される。その結果、フラグパターンとの一致
が検出されると、フリップフロップ14からのＱ出力とし
てプログラマブルカウンタ16のゲート（Ｇ）へ入力され
る。これ以降プログラマブルカウンタ16は、カウント入
力信号があるとそのカウントを開始する。更にフリップ
フロップ14からのＱ出力は、アンドゲート15にて送信デ
ータクロック周波数とのアンドの判定を行なう。これに
より送信データの開始フラグ以降の送信データビット数
をカウント開始するプログラマブルカウンタ16へ送信デ
ータクロック信号を入力する。以上のようにプログラマ
ブルカウンタ16では送信データの開始フラグ以降の送信
データのビット数のカウントを行なう。一方、設定器23
では送信データのうち予め反転を行なう任意の単一又は
複数ビットの設定を行なう。これにより設定されたビッ
ト数は、プログラマブルカウンタ16からの出力値と比較
器20により比較され、その一致が検出されると該当送信
データの反転を行なう送信データ反転切換部17へ入力さ
れる。比較器24はプログラマブルカウンタ16からの出力
ビット数とｘからｙまでのビット数の一致を検出する
と、その一致検出区間の間、送信データ反転切換部17へ
出力を行なう。送信データ反転切換部17ではポイントｘ
を認識すると通信用ＬＳＩ62からの送信データ（ＳＤ）
信号ルートへ切換えることによって送信データの反転を
開始し、一致検出が続く間、ポイントｙまでの間反転を
続ける。そして一致検出の出力が比較器20よりなくなる
と再びＳＤ信号を本来のルートへ切換えることによって
送信データの反転を終了する。

【０００７】

【実施例】以下図面を参照して実施例を説明する。図１
は本発明による遠方監視制御装置の一実施例の構成図で
あり、図１において図６と同一部分については同一符号
を付して説明を省略する。図において10は送信データ反
転切換コントロール回路であり、送信データバッファ1
1，比較器12，フラグ設定器13，フリップフロップ14，
アンドゲート15，プログラマブルカウンタ16，送信デー
タ反転切換部17，送信データクロック信号反転用のノッ
トゲード18，設定器19，比較器20から構成される。その
他の構成は図６と同様である。

【０００８】次に作用について説明する。サブマイクロ
プロセッサ61は、受信側の誤り検定の比較を行なうため
の、送信データエラー発生に当たって、先ず通信用ＬＳ
Ｉ62を介してモデム63への送信要求（ＲＳ）信号をオン
する。モデム63ではＲＳ信号オンに対して、一定時間
後、送出キャリアが安定したことを示す送信可能（Ｃ
Ｓ）信号を、通信用ＬＳＩ62側へ返す。サブマイクロプ
ロセッサ61はこのＳＤ信号を通信用ＬＳＩ62を介して認
識すると、ＳＤ信号の送信を開始する。ＳＤ信号は図３
に示すようにＨＤＬＣフォーマットに従って通信用ＬＳ
Ｉ62を介してシリアル状態で送出され、モデム63とは別
に送信データクロック信号に同期して１バイト分取込む
送信データバッファ11へ入力される。そして予めＨＤＬ
Ｃ伝送手順で定義されるフラグパターン（０１１１１１
１０）を設定したフラグ設定器13と前記送信データバッ
ファ11へ入力された１バイト分のデータは、比較器12に
よってデータ比較される。その結果、フラグパターンと
の一致が検出されると、フリップフロップ14からのＱ出
力としてプログラマブルカウンタ16のゲート（Ｇ）へ入
力される。これ以降プログラマブルカウンタ16では、カ
ウント入力信号があると、そのカウントを開始する。更
にフリップフロップ14からのＱ出力は、アンドゲート15
にて送信データクロック周波数とのアンドの判定を行な
う。これにより送信データの開始フラグ以降（図３のポ
イントｓ以降を示す）の送信データビット数をカウント
開始するプログラマブルカウンタ16へ送信データクロッ
ク信号を入力する。

【０００９】以上のようにプログラマブルカウンタ16で
は送信データの開始フラグ以降の送信データビット数の
カウントを行なう。一方、設定器19では前記送信データ
のうち予め判定を行なう任意の単一又は複数ビットの設
定を行なう。これにより設定されたビット数は、前記プ
ログラマブルカウンタ16からの出力値と比較器20により
比較され、その一致が検出されると該当送信データの反
転を行なう送信データ反転切換部17へ入力される。例え
ば図３におけるポイントｘからポイントｙ（つまりポイ
ントｓからの送信データのｘビット目からｙビット目）
までのデータを反転させることによって、エラーを発生
させるとすると、先ず設定器19にてポイントｘからポイ
ントｙまでの設定を行なう。比較器20はプログラマブル
カウンタ16からの出力ビット数とｘからｙまでのビット
数の一致を検出すると、その一致検出区間の間、送信デ
ータ反転切換部17の出力を行なう。送信データ反転切換
部17では、ポイントｘを認識すると通信用ＬＳＩ62から
の送信データ（ＳＤ）信号ルート（図１ルートＡ）を論
理反転を持つルート側（図１ルートＢ）へ切換えること
によって送信データの反転を開始し、一致検出が続く
間、つまりポイントｙまでの間、反転を続ける。そして
一致検出の出力が比較器20よりなくなると、再びＳＤ信
号を本来のルートＡ側へ切換えることによって送信デー
タの反転を終了する。

【００１０】図２は反転切換部17の構成例である。ここ
で送信データ反転切換部17によるフリップフロップ21の
クロック（ＣＫ）信号として入力される送信データクロ
ック信号は、ノットゲート22にて反転しておく。これは
一般に伝送制御部とモデムとの間は前記ＣＣＩＴＴ
Ｖ．24にて勧告されるモデム制御信号を用いることによ
る。つまり前記Ｖ．24勧告では、ＳＴ信号とＳＤ信号と
の関係は、図５に示されるようなタイムチャートにて定
義されており、送信データの中央にて送信データクロッ
ク信号が立ち上がる。従って図２に示した送信データ反
転切換部17の回路側に示したクロックの立ち上がりで動
作するようなフリップフロップ等を用いた場合は、切換
のタイミングの際に半クロックのずれを起こしてしま
い、データ反転の切換がうまく行なわれなくなる。これ
に対してノットゲート18にて送信データクロック信号を
反転しておくと、図４のタイムチャートに示すようにス
ムーズにデータの反転が行なわれる。

【００１１】次に図４に示すタイムチャートを用いて、
作用を説明する。図４において送信データ例を29に示す
ように仮定し、反転エラーを起こさせるビット区間をポ
イントｘ（つまり図３においてポイントｓからのｘビッ
ト目を示す）からポイントｙ（つまり図３においてポイ
ントｓからのｙビット目を示す）までとする。30に送信
データクロック信号を示す。31では送信データエラー発
生に当たって、サブマイクロプロセッサ61からの通信用
ＬＳＩ62を介してのモデム63へのＲＳ信号のオン，オフ
状態を示す。32ではモデム63からの前記ＲＳ信号のオ
ン，オフに対する一定時間後の送信キャリアの安定状態
を表わすＣＳ信号のオン，オフ状態を示す。サブマイク
ロプロセッサ61はこのＣＳ信号のオンを認識すると、送
信データの送信を開始する。33では通信用ＬＳＩ62から
モデム63への送信データ信号出力を示す。これはモデム
63とは別に送信データクロック信号に同期して１バイト
分取込む送信データバッファ11のタイムチャートでもあ
る。34では予めＨＤＬＣ伝送手順で定義されるフラグパ
ターン（０１１１１１１０）を設定したフラグ設定器13
と、前記送信データバッファ11へ入力された１バイト分
のデータを比較器12にて比較し、その一致検出時点を示
すフリップフロップ14の出力状態を示す。このフリップ
フロップ14からの“正”の判定により、プログラマブル
カウンタ16はカウント入力信号があると、そのカウント
を開始する。

【００１２】35では前記フリップフロップ14からの
“正”の判定をもとに、送信データクロック信号とのア
ンド出力、つまりアンドゲート15の出力を示し、これが
プログラマブルカウンタ16のカウント入力信号となる。
36では同じく、プログラマブルカウンタ16のカウント値
の様子を示す。36A ではノットゲート18の出力を示し、
この値が図２に示した送信データ反転切換部17の回路例
におけるフリップフロップ21のクロック信号として入力
される。37は図２のフリップフロップ21のＱ出力を示
す。これにより反転区間ポイントｘからポイントｙまで
の間フリップフロップ21は“正”の値となるので、39に
示したように送信データはナンドゲート23から、反転デ
ータとして出力される。38では同様にフリップフロップ
21のＱ出力を示す。これにより40に示したように反転区
間以外の間の送信データは、アンドゲート22からそのま
まの形で出力される。送信データの出力が終ると、サブ
マイクロプロセッサ61はモデム63へのＲＳ信号をオン
し、これに対するモデムからのＣＳ信号のオフを条件と
してフリップフロップ14，プログラマブルカウンタ16，
フリップフロップ21の各々のクリアを行なう。以上のタ
イムチャート出力結果よりタイムチャート41にて示すよ
うな最終的なモデム63への送信データがオアゲート24よ
り出力される。

【００１３】

【発明の効果】以上説明したように、本発明によれば従
来のモデム制御信号のほかに特殊な制御信号を追加する
ことなく、通信用ＬＳＩとモデムとの間に送信データ反
転切換コントロール回路を設ける構成としたので、従来
の装置に対しても容易に結合させることが可能となり、
又、伝送制御部として送信データ反転切換コントロール
回路を組み込んだ形でも実現可能であり、伝送送信エラ
ー発生装置として用いることにより受信データの誤り検
定能力を評価する等の装置試験を行なう際に有効とな
る。

【図面の簡単な説明】

【図１】本発明による遠方監視制御装置の一実施例を示
す構成図。

【図２】上記実施例のうち送信データ反転切換部の回路
構成例。

【図３】ＨＤＬＣ伝送フォーマットの基本を示す。

【図４】実施例の作用を説明するためのタイムチャー
ト。

【図５】ＣＣＩＴＴ Ｖ．24にて勧告されるＳＤ信号と
ＳＴ信号の関係図。

【図６】従来の伝送制御部とモデムとの関係図。

【符号の説明】

10 送信データ反転切換コントロール回路 11 送信データバッファ 12，20 比較器 13 フラグ設定器 14 フリップフロップ 15 アンドゲート 16 プログラマブルカウンタ 17 送信データ反転切換部 18 ノットゲート 19 設定器 61 サブマイクロプロセッサ 62 通信用ＬＳＩ 63 モデム

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＨＤＬＣ伝送手順に従って伝送プロトコ
   ル処理を行ない、制御所（親局）と被制御所（子局）と
   の間でモデムの制御信号のコントロールを行ないながら
   監視，制御に必要な情報を伝送し合う方式の遠方監視制
   御装置において、前記伝送手順に対して通信用ＬＳＩか
   らシリアルに出力される送信データ信号を送信データク
   ロック信号に同調して１バイト分取込む送信データバッ
   ファと、予めＨＤＬＣ伝送手順で定義されるフラグパタ
   ーンを設定したフラグ設定器と、前記フラグパターンと
   前記送信データバッファに取込まれた１バイト分のデー
   タを比較する比較器と、前記比較結果が一致したとき前
   記モデム制御信号のうちモデムへの送信要求信号のオン
   に対するモデムからの送信可能信号のオン条件と共に送
   信データのビットカウントを開始するプログラマブルカ
   ウンタと、送信開始フラグパターン以降の送信データの
   うち、予め反転を行なう任意の単一又は複数ビットの設
   定を行なう設定器と、前記設定条件と前記プログラマブ
   ルカウンタから出力されるビットカウント値を比較する
   比較器と、前記比較器の一致を検出したとき、該当送信
   データ値の反転を行なう送信データ反転切換部からなる
   送信データ反転切換コントロール回路を備えたことを特
   徴とする遠方監視制御装置。