JPH065514B2 - キャッシュサポート構造 - Google Patents
キャッシュサポート構造Info
- Publication number
- JPH065514B2 JPH065514B2 JP2178499A JP17849990A JPH065514B2 JP H065514 B2 JPH065514 B2 JP H065514B2 JP 2178499 A JP2178499 A JP 2178499A JP 17849990 A JP17849990 A JP 17849990A JP H065514 B2 JPH065514 B2 JP H065514B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- data block
- cache
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、シェアドメモリリソースを備えるマルチ中央
処理装置（ＣＰＵ）データ装置、更に言えば、「ライト
スルー」キャッシュを備えるＣＰＵ、「ライトバック」
キャッシュを備えるＣＰＵ、それに共通データバスを経
由するキャッシュを持たないＣＰＵ、それらＣＰＵ間に
おけるシェアドメモリの調和を、シェアドメモリリソー
スで保つ方法に関するものである。
処理装置（ＣＰＵ）データ装置、更に言えば、「ライト
スルー」キャッシュを備えるＣＰＵ、「ライトバック」
キャッシュを備えるＣＰＵ、それに共通データバスを経
由するキャッシュを持たないＣＰＵ、それらＣＰＵ間に
おけるシェアドメモリの調和を、シェアドメモリリソー
スで保つ方法に関するものである。
発明の概要 １またはそれ以上のメモリリソースからのデータを共有
するためにマルチＣＰＵやコマンドデータバスを有する
データ処理システムは、シェアドメモリや新たな入力か
らのデータ、それはＣＰＵに直接接続されている関連す
る入力／出力デバイスからのものであるが、そのデータ
を処理し記憶するため、独自のメモリ「キャッシュ」を
有するＣＰＵを備えている。シェアドメモリは一般に共
通バスを通じてＣＰＵに接続されている。そのようなキ
ャッシュを備えるＣＰＵは、それがアクセスし取得する
データのブロックを、そのＣＰＵでも用いることが出来
るように、シェアドメモリに接続されていなければない
らない。この目的のため、ＣＰＵは「ライトスルー」あ
るいは「ライトバック」キャッシュの両方を備えている
であろう。
するためにマルチＣＰＵやコマンドデータバスを有する
データ処理システムは、シェアドメモリや新たな入力か
らのデータ、それはＣＰＵに直接接続されている関連す
る入力／出力デバイスからのものであるが、そのデータ
を処理し記憶するため、独自のメモリ「キャッシュ」を
有するＣＰＵを備えている。シェアドメモリは一般に共
通バスを通じてＣＰＵに接続されている。そのようなキ
ャッシュを備えるＣＰＵは、それがアクセスし取得する
データのブロックを、そのＣＰＵでも用いることが出来
るように、シェアドメモリに接続されていなければない
らない。この目的のため、ＣＰＵは「ライトスルー」あ
るいは「ライトバック」キャッシュの両方を備えている
であろう。
ライトスルーキャッシュを備えるＣＰＵが、或るデータ
のブロックにアクセスする必要があるときは、それはそ
のブロック領域に対してリードコマンドを実行する。こ
れはシェアドメモリ内のブロックの「ブロック状態」を
変化させるものではない。データブロックの「ブロック
状態」は、この後にさらに説明する。「フリー」や「占
有」などのようなデータブロックの状態を示すものであ
る。ＣＰＵは、リードコマンドに反応し、メモリからＣ
ＰＵのキャッシュ内にデータを記憶する。
のブロックにアクセスする必要があるときは、それはそ
のブロック領域に対してリードコマンドを実行する。こ
れはシェアドメモリ内のブロックの「ブロック状態」を
変化させるものではない。データブロックの「ブロック
状態」は、この後にさらに説明する。「フリー」や「占
有」などのようなデータブロックの状態を示すものであ
る。ＣＰＵは、リードコマンドに反応し、メモリからＣ
ＰＵのキャッシュ内にデータを記憶する。
データがＣＰＵのキャッシュ内に存在する間、データブ
ロックの読み込みは、キャッシュのコピーに対して行わ
れるが、データブロックへの書き込はキャッシュのコピ
ー、そしてシェアドメモリ内の元のデータブロックそれ
ら両方を変更する。ライトコマンドは、メモリ内のシェ
アドデータブロックを更新するが、データのブロック状
態は変化させない。ネームを示すと、ＣＰＵはキャッシ
ュを通じてそしてシェアドメモリ内に書き込む。
ロックの読み込みは、キャッシュのコピーに対して行わ
れるが、データブロックへの書き込はキャッシュのコピ
ー、そしてシェアドメモリ内の元のデータブロックそれ
ら両方を変更する。ライトコマンドは、メモリ内のシェ
アドデータブロックを更新するが、データのブロック状
態は変化させない。ネームを示すと、ＣＰＵはキャッシ
ュを通じてそしてシェアドメモリ内に書き込む。
１つ以上のＣＰＵが同時に同一のデータブロックをキャ
ッシュすることもあるかもしれないが、キャッシュする
ＣＰＵは全て、ブロックへと向けられているライトコマ
ンドのためのバスを監視しなくてはならず、そのブロッ
クはそれぞれそのキャッシュ中にコピーを有している。
もしキャッシュされたデータスイッチへのライトコマン
ドが検出されると、そのキャッシュ中にコピーを備える
ＣＰＵはその後、コピーに対して、もはやそれは有用で
はない。即ち汚れているという印を付けるのである。も
しそれらのキャッシュコピーが汚れたものになった後に
データブロックを読む必要があるときは、それらは「ク
リーン」コピーを受け取るためシェアドメモリ内のデー
タブロックに対してリードコマンドを送る。ライトスル
ーキャッシュ機構において、キャッシュとシェアドメモ
リの間を転送されるデータは、シェアドメモリブロック
のブロック状態を変化させることはない。
ッシュすることもあるかもしれないが、キャッシュする
ＣＰＵは全て、ブロックへと向けられているライトコマ
ンドのためのバスを監視しなくてはならず、そのブロッ
クはそれぞれそのキャッシュ中にコピーを有している。
もしキャッシュされたデータスイッチへのライトコマン
ドが検出されると、そのキャッシュ中にコピーを備える
ＣＰＵはその後、コピーに対して、もはやそれは有用で
はない。即ち汚れているという印を付けるのである。も
しそれらのキャッシュコピーが汚れたものになった後に
データブロックを読む必要があるときは、それらは「ク
リーン」コピーを受け取るためシェアドメモリ内のデー
タブロックに対してリードコマンドを送る。ライトスル
ーキャッシュ機構において、キャッシュとシェアドメモ
リの間を転送されるデータは、シェアドメモリブロック
のブロック状態を変化させることはない。
ライトバックキャッシュを備えるＣＰＵが、あるデータ
のブロックにアクセスする必要があると判断したとき
は、シェアドメモリ内のブロック領域に対してオーナー
シップリード(ownership read)を実行する。これはシェ
アドメモリ内ブロックのブロック状態を「占有」にセッ
トし、そしてデータはＣＰＵのキャッシュ内に保持され
る。
のブロックにアクセスする必要があると判断したとき
は、シェアドメモリ内のブロック領域に対してオーナー
シップリード(ownership read)を実行する。これはシェ
アドメモリ内ブロックのブロック状態を「占有」にセッ
トし、そしてデータはＣＰＵのキャッシュ内に保持され
る。
データがＣＰＵのキャッシュ内に保持されている間、デ
ータブロックへの読み出し、書き込みには共にキャッシ
ュのコピーが使用される。書き込みはデータのキャッシ
ュのコピーを更新するが、シェアドメモリコピーは更新
しない。ＣＰＵがブロック「放棄」しなくてはならない
とき、あるいは占有しているＣＰＵがそのブロックをア
クセスするのを辞めたとき、シェアドメモリコピーは更
新されなくてはならない。なぜなら、他のＣＰＵが、シ
ェアドメモリのブロックを占有したいと望んでいるから
である。
ータブロックへの読み出し、書き込みには共にキャッシ
ュのコピーが使用される。書き込みはデータのキャッシ
ュのコピーを更新するが、シェアドメモリコピーは更新
しない。ＣＰＵがブロック「放棄」しなくてはならない
とき、あるいは占有しているＣＰＵがそのブロックをア
クセスするのを辞めたとき、シェアドメモリコピーは更
新されなくてはならない。なぜなら、他のＣＰＵが、シ
ェアドメモリのブロックを占有したいと望んでいるから
である。
ライトバック機構において、キャッシュとシェアドメモ
リの間を転送するデータは、シェアドメモリブロックの
ブロック状態に影響を与えることはない。ブロック状態
は、ＣＰＵがデータブロックを「ボロー」していると
き、「占有」にセットされ、ブロック状態はＣＰＵがデ
ータブロックを「返却」したときはフリーにセットされ
る。
リの間を転送するデータは、シェアドメモリブロックの
ブロック状態に影響を与えることはない。ブロック状態
は、ＣＰＵがデータブロックを「ボロー」していると
き、「占有」にセットされ、ブロック状態はＣＰＵがデ
ータブロックを「返却」したときはフリーにセットされ
る。
ライトバックキャッシュを有するＣＰＵが、データブロ
ックを「ボロー」し、そのブロック状態が「占有」にセ
ットされているとき、それはたった１つのデータブロッ
クのオフィシャルコピーをもっているかのように振る舞
う。もしライトバックキャッシュを備えるＣＰＵが、そ
のキャッシュ中に同一のデータブロックを引っぱり出そ
うとしたときは、データブロックの蓄積は失われるとい
うことは、前に述べた２つのキャッシュング機構から明
らかである。
ックを「ボロー」し、そのブロック状態が「占有」にセ
ットされているとき、それはたった１つのデータブロッ
クのオフィシャルコピーをもっているかのように振る舞
う。もしライトバックキャッシュを備えるＣＰＵが、そ
のキャッシュ中に同一のデータブロックを引っぱり出そ
うとしたときは、データブロックの蓄積は失われるとい
うことは、前に述べた２つのキャッシュング機構から明
らかである。
キャッシュを備えていないＣＰＵは、シェアドメモリ内
に蓄積されたデータに単に直接作用するだけである。そ
のようなＣＰＵは、ライトバックキャッシュを有するＣ
ＰＵを備える装置を用いるときも、シェアドデータの
「オーナーシップ」を見分けないため、要求されたデー
タが他のＣＰＵのうちの１つにより更新されているとき
も、それを区別することができない。
に蓄積されたデータに単に直接作用するだけである。そ
のようなＣＰＵは、ライトバックキャッシュを有するＣ
ＰＵを備える装置を用いるときも、シェアドデータの
「オーナーシップ」を見分けないため、要求されたデー
タが他のＣＰＵのうちの１つにより更新されているとき
も、それを区別することができない。
ライトスルーキャッシュを備えるＣＰＵや全くキャッシ
ュを持たないＣＰＵは、シェアドメモリの領域に排他的
なアクセスを獲得するためにインターロックプロトコル
を使用する。しかしながら、このインターロックをプロ
トコルはロックコマンドを使用するものであり、それは
ライトバックキャッシュを備えるＣＰＵにより用いられ
る「占有」や「放棄」コマンドとなんら異なるものでは
ない。この理由はライトバックキャッシュを備えるＣＰ
Ｕを備えるデータ処理システムが、ライトスルーキャッ
シュを備えるＣＰＵやキャッシュを持たないＣＰＵとの
両立性を欠くためである。
ュを持たないＣＰＵは、シェアドメモリの領域に排他的
なアクセスを獲得するためにインターロックプロトコル
を使用する。しかしながら、このインターロックをプロ
トコルはロックコマンドを使用するものであり、それは
ライトバックキャッシュを備えるＣＰＵにより用いられ
る「占有」や「放棄」コマンドとなんら異なるものでは
ない。この理由はライトバックキャッシュを備えるＣＰ
Ｕを備えるデータ処理システムが、ライトスルーキャッ
シュを備えるＣＰＵやキャッシュを持たないＣＰＵとの
両立性を欠くためである。
発明の概要 本発明は、分離された部分からなるメモリデータブロッ
ク中で処理することにより、同一のデータバス上で、ラ
イトバックキャッシュを備えるＣＰＵ、ライトスルーキ
ャッシュを備えるＣＰＵそれにキャッシュを全く持たな
いＣＰＵ、このような異なるタイプのＣＰＵのためのシ
ェアドメモリ装置の使用を可能とするものであり、それ
らのデータブロックは個々のデータブロックに割り当て
られた特別のデータブロック状態領域を備えている。以
下に述べるように、個々のブロック状態領域を構成する
ために、11のデータビットが用いられる。11ビットのう
ちの２ビットはブロック状態のために用意される。要素
のうちの４ビットは、ブロック状態で最後に変わったＣ
ＰＵを示す「ノードＩＤ」であり、そして11ビットのう
ちの残りの５ビットがエラー訂正コード情報（ＥＣＣ）
のために用意される。
ク中で処理することにより、同一のデータバス上で、ラ
イトバックキャッシュを備えるＣＰＵ、ライトスルーキ
ャッシュを備えるＣＰＵそれにキャッシュを全く持たな
いＣＰＵ、このような異なるタイプのＣＰＵのためのシ
ェアドメモリ装置の使用を可能とするものであり、それ
らのデータブロックは個々のデータブロックに割り当て
られた特別のデータブロック状態領域を備えている。以
下に述べるように、個々のブロック状態領域を構成する
ために、11のデータビットが用いられる。11ビットのう
ちの２ビットはブロック状態のために用意される。要素
のうちの４ビットは、ブロック状態で最後に変わったＣ
ＰＵを示す「ノードＩＤ」であり、そして11ビットのう
ちの残りの５ビットがエラー訂正コード情報（ＥＣＣ）
のために用意される。
個々のデータブロックのためのブロック状態ビットは、
オーナーシップに対応して変化し、そしてバッドロック
で示すのと同じようにブロックの状態をインターロック
する。バッドブロック状態識別は、キャッシュに占有さ
れたデータブロックをＣＰＵによって汚すことにより行
われ、そして汚されキャッシュされたデータブロックを
メモリに読み込む。このデータのブロックが他のＣＰＵ
により読み込まれたときは、バッドブロック状態識別が
それらに、データは汚されているということを伝えるの
である。エラー訂正コード情報は状態とノードＩＤデー
タを完全に保ってくれる。
オーナーシップに対応して変化し、そしてバッドロック
で示すのと同じようにブロックの状態をインターロック
する。バッドブロック状態識別は、キャッシュに占有さ
れたデータブロックをＣＰＵによって汚すことにより行
われ、そして汚されキャッシュされたデータブロックを
メモリに読み込む。このデータのブロックが他のＣＰＵ
により読み込まれたときは、バッドブロック状態識別が
それらに、データは汚されているということを伝えるの
である。エラー訂正コード情報は状態とノードＩＤデー
タを完全に保ってくれる。
実施例 第１図には、データ処理システムのための一般的な形態
が示されており、そのデータ処置システムは、共通バス
６を通じてシェアドメモリリソースと連結されている複
数の中央処理装置（ＣＰＵの）を備えている。データ処
理システム２は、少なくとも１つのシェアドメモリリソ
ースを備えており、そのシェアドメモリリソースは、伝
達ライン８を通じて共通データバスに接続されている。
少なくとも１つの読出しキャッシュを備えるＣＰＵ10
は、伝達ライン12を通じてデータバス６に接続されてい
る。
が示されており、そのデータ処置システムは、共通バス
６を通じてシェアドメモリリソースと連結されている複
数の中央処理装置（ＣＰＵの）を備えている。データ処
理システム２は、少なくとも１つのシェアドメモリリソ
ースを備えており、そのシェアドメモリリソースは、伝
達ライン８を通じて共通データバスに接続されている。
少なくとも１つの読出しキャッシュを備えるＣＰＵ10
は、伝達ライン12を通じてデータバス６に接続されてい
る。
第１図には、ライトバックキャッシュを備えるＣＰＵ10
のうちのたった１つしか示されていないが、一般的には
データ処理システム２は、複数の読出しキャッシュを備
えるＣＰＵ10を有している。
のうちのたった１つしか示されていないが、一般的には
データ処理システム２は、複数の読出しキャッシュを備
えるＣＰＵ10を有している。
少なくとも１つのライトスルーキャッシュを備えるＣＰ
Ｕ14が、伝達ライン16を通じてデータバスと結合されて
いる。第１図では、ライトスルーキャッシュを備えるＣ
ＰＵ14のうちたった１つが示されているだけであるが、
装置２は一般には複数のライトスルーキャッシュを備え
るＣＰＵ14を持っている。少なくとも１つのキャッシュ
レスＣＰＵ18が、伝達ライン20を通じてデータバス６に
接続されている。第１図では、キャッシュレスＣＰＵ18
のうちのたった１つが示されているだけであるが、装置
２は一般に複数のキャッシュレスＣＰＵ18を備えている
ものである。
Ｕ14が、伝達ライン16を通じてデータバスと結合されて
いる。第１図では、ライトスルーキャッシュを備えるＣ
ＰＵ14のうちたった１つが示されているだけであるが、
装置２は一般には複数のライトスルーキャッシュを備え
るＣＰＵ14を持っている。少なくとも１つのキャッシュ
レスＣＰＵ18が、伝達ライン20を通じてデータバス６に
接続されている。第１図では、キャッシュレスＣＰＵ18
のうちのたった１つが示されているだけであるが、装置
２は一般に複数のキャッシュレスＣＰＵ18を備えている
ものである。
本発明は、データ処理システム２のシェアドメモリリソ
ース４に記憶された個別のデータのブロックのため、特
別の「ブロック状態」データ領域を提供することによ
り、共通データバス６上の単一のデータ処理システム２
内で異なるキャッシュ装置を備えるＣＰＵ10、14、18の間
を調和させようというものである。第２図を参照する
と、個々のデータのブロックは32バイトのデータブロッ
ク22を備えている。個々のデータブロック22は、関連す
るブロック状態領域24を備えている。ブロック状態領域
24は、ブロック状態情報データの11ビットのデータ領域
を備えている。状態領域26を構成するこれらのビットの
うちの最初の２ビットは、４つの選択可能な状態の内の
どの状態にいるのかを示している。これらの目的のため
に用いられるビットは表１に示されている。
ース４に記憶された個別のデータのブロックのため、特
別の「ブロック状態」データ領域を提供することによ
り、共通データバス６上の単一のデータ処理システム２
内で異なるキャッシュ装置を備えるＣＰＵ10、14、18の間
を調和させようというものである。第２図を参照する
と、個々のデータのブロックは32バイトのデータブロッ
ク22を備えている。個々のデータブロック22は、関連す
るブロック状態領域24を備えている。ブロック状態領域
24は、ブロック状態情報データの11ビットのデータ領域
を備えている。状態領域26を構成するこれらのビットの
うちの最初の２ビットは、４つの選択可能な状態の内の
どの状態にいるのかを示している。これらの目的のため
に用いられるビットは表１に示されている。
表１の「フリー」状態は、データブロック22が、データ
処理システム２のどのＣＰＵ10、14、18も使用可能である
ことを示すものである。このような状態は、ＣＰＵがキ
ャッシニグ装置を備えているにも係わらず、データブロ
ック22がどのＣＰＵ10、14、18によってもアクセスされな
い場合に起きる。表１の「占有」状態はデータブロック
22が、「チェックアウト」機構を通じて、ライトバック
キャッシュを備えるＣＰＵ10のうちの１つによりアクセ
スされていること示している。この状態を用いることに
より、データブロック22をチェックアウトしたライトバ
ックキャッシュを備えるＣＰＵが、「放棄」コマンドを
送信してデータブロックの状態をフリーに変化させるま
では、データブロック22のデータが他のＣＰＵ10、14、18
の１つによってアクセスされてしまうことがないように
している。
処理システム２のどのＣＰＵ10、14、18も使用可能である
ことを示すものである。このような状態は、ＣＰＵがキ
ャッシニグ装置を備えているにも係わらず、データブロ
ック22がどのＣＰＵ10、14、18によってもアクセスされな
い場合に起きる。表１の「占有」状態はデータブロック
22が、「チェックアウト」機構を通じて、ライトバック
キャッシュを備えるＣＰＵ10のうちの１つによりアクセ
スされていること示している。この状態を用いることに
より、データブロック22をチェックアウトしたライトバ
ックキャッシュを備えるＣＰＵが、「放棄」コマンドを
送信してデータブロックの状態をフリーに変化させるま
では、データブロック22のデータが他のＣＰＵ10、14、18
の１つによってアクセスされてしまうことがないように
している。
「インターロック状態」は、ライトスルーキャッシュを
備えるＣＰＵ14のうちの他の１つ、あるいはキャッシュ
レスＣＰＵ18のうちの１つが、データブロック22をイン
ターロックされていることを示すものである。データブ
ロック22は、データ処理システムのメモリ管理のプロト
コルや、ライトスルーキャッシュを備えるマルチＣＰＵ
処理のためのよく知られた管理情報に従って、インター
ロックされている。この状態は、データブロック22を
「占有」状態にするために用いられる「チェックアウ
ト」作用ではなく、むしろインターロック作用を通じ
て、ＣＰＵにデータブロック22をアクセスすることを可
能にするものである。このように、ライトバックキャッ
シュメモリを備えるＣＰＵ10、ライトスルーキャッシュ
を備えるＣＰＵ14、それら両方をそれら独自のそれぞれ
の機能を備える同一のデータブロック22で作用すること
が出来るのである。「タッグドバット」状態は、データ
がライトバックキャッシュを備えるＣＰＵ10のうちの１
つのキャッシュ内で、訂正可能なデータエラーで汚され
てしまっていることを示すものである。勿論、これらの
個々の状態を示すためのものビットの特別の配列は、所
望の選択にしたがって、表１に示すものでないものにす
ることも可能である。ブロック状態領域24のうち３ビッ
ト目から６ビット目は、データブロック22のブロック状
態を最後に変えたＣＰＵの識別、そのＣＰＵはＣＰＵ1
0、14、18のなかの１つであるが、その識別を記憶するた
め、「ノードＩＤ」領域28を形成する。ＣＰＵ10、14、18
のうちの１つが、データブロック22の状態を変えるとき
はいつでも、ＣＰＵ10、14、18のなかの１つの「ノードＩ
Ｄ」、即ち認証が、３ビット目から６ビット目に書き込
まれる。個々のＣＰＵ10、14、18は、ノードＩＤを持って
おり、それぞれノードＩＤに４ビットのうちの異なるビ
ットが割り当てられている。この配列によれば、16の異
なるＣＰＵ10、14、18のうちの１つを識別することが可能
である。もしデータ処理システムのさらにＣＰＵ10、14、
18が加わったとしても、適切な認証を与えてくれるよ
う、ノードＩＤ領域24のビット数を拡張することが可能
である。これは診断の目的で用いるのに有用なものであ
る。なぜなら、もしデータブロックが、データにより
「タッグドバッド」されても、ここでデータというの
は、データブロック22を最後に「占有」したＣＰＵ10の
キャッシュのなかの１つにより、訂正不可能なエラーで
汚されているものであるが、ＣＰＵ10のうちの１つのノ
ードＩＤにより、認証可能だからである。
備えるＣＰＵ14のうちの他の１つ、あるいはキャッシュ
レスＣＰＵ18のうちの１つが、データブロック22をイン
ターロックされていることを示すものである。データブ
ロック22は、データ処理システムのメモリ管理のプロト
コルや、ライトスルーキャッシュを備えるマルチＣＰＵ
処理のためのよく知られた管理情報に従って、インター
ロックされている。この状態は、データブロック22を
「占有」状態にするために用いられる「チェックアウ
ト」作用ではなく、むしろインターロック作用を通じ
て、ＣＰＵにデータブロック22をアクセスすることを可
能にするものである。このように、ライトバックキャッ
シュメモリを備えるＣＰＵ10、ライトスルーキャッシュ
を備えるＣＰＵ14、それら両方をそれら独自のそれぞれ
の機能を備える同一のデータブロック22で作用すること
が出来るのである。「タッグドバット」状態は、データ
がライトバックキャッシュを備えるＣＰＵ10のうちの１
つのキャッシュ内で、訂正可能なデータエラーで汚され
てしまっていることを示すものである。勿論、これらの
個々の状態を示すためのものビットの特別の配列は、所
望の選択にしたがって、表１に示すものでないものにす
ることも可能である。ブロック状態領域24のうち３ビッ
ト目から６ビット目は、データブロック22のブロック状
態を最後に変えたＣＰＵの識別、そのＣＰＵはＣＰＵ1
0、14、18のなかの１つであるが、その識別を記憶するた
め、「ノードＩＤ」領域28を形成する。ＣＰＵ10、14、18
のうちの１つが、データブロック22の状態を変えるとき
はいつでも、ＣＰＵ10、14、18のなかの１つの「ノードＩ
Ｄ」、即ち認証が、３ビット目から６ビット目に書き込
まれる。個々のＣＰＵ10、14、18は、ノードＩＤを持って
おり、それぞれノードＩＤに４ビットのうちの異なるビ
ットが割り当てられている。この配列によれば、16の異
なるＣＰＵ10、14、18のうちの１つを識別することが可能
である。もしデータ処理システムのさらにＣＰＵ10、14、
18が加わったとしても、適切な認証を与えてくれるよ
う、ノードＩＤ領域24のビット数を拡張することが可能
である。これは診断の目的で用いるのに有用なものであ
る。なぜなら、もしデータブロックが、データにより
「タッグドバッド」されても、ここでデータというの
は、データブロック22を最後に「占有」したＣＰＵ10の
キャッシュのなかの１つにより、訂正不可能なエラーで
汚されているものであるが、ＣＰＵ10のうちの１つのノ
ードＩＤにより、認証可能だからである。
ブロック状態領域11ビットの中のうち７ビット目から11
ビット目は、エラー訂正コード情報を記憶するために用
いられるエラー訂正コード（ＥＣＣ）領域30を構成す
る。これらの５つのビットは、ブロック状態領域11ビッ
ト全体にわたるエラーの１ビット訂正や２ビット訂正を
提供してくれる。もしＩＤノード領域28のためのビット
数が拡張されると、ＥＣＣ領域30のためのそれに対応す
るビット数もまた思い通りに拡張することが出来る。
ビット目は、エラー訂正コード情報を記憶するために用
いられるエラー訂正コード（ＥＣＣ）領域30を構成す
る。これらの５つのビットは、ブロック状態領域11ビッ
ト全体にわたるエラーの１ビット訂正や２ビット訂正を
提供してくれる。もしＩＤノード領域28のためのビット
数が拡張されると、ＥＣＣ領域30のためのそれに対応す
るビット数もまた思い通りに拡張することが出来る。
普通の状態では、個々のデータブロック22のブロック状
態領域24は、データ処理システム２のシェアドメモリリ
ソース４内におけるデータブロック22の、フリー、オー
ナーシップ、インターロックあるいはバッドデータ状態
に対応するよう変化する。それもまた、ノードＩＤ領域
28内の状態領域26やＥＣＣ領域28内のＥＣＣデータを変
化させるため、ＣＰＵ10、14、18のうちの最後の１つの識
別を示すように変化する。データブロックの活動状態
は、要求するＣＰＵ10、14、18によっては認識されない。
診断の目的のため、ブロック状態領域24は、ＣＰＵ10、1
4、18に、ブロック状態を直接書いたり読んだりするため
のデータを供給する。達成診断作用の間、ＣＰＵ10、14、
18のうちの１つがシェアドメモリリソース４に対してリ
ードコマンドを実行しているとき、ＣＰＵ10、14、18の診
断レジスタやコントロール状態レジスタは、ブロック状
態領域にリードデータ領域を表すことを許すように形成
される。これは、ブロック状態領域24からの11のブロッ
ク状態ビットを、要求を出しているＣＰＵ10、14、18の１
つに送り返されてきたリードデータからの同数のビット
で置き換えることにより行われる。例えば、データブロ
ック22のうちの１つからＣＰＵ10、14、18のうちの１つに
より請求されたリードデータの最初の11ビットが、それ
に関連するブロック状態領域24のビットで置き換えられ
る。あるいはまた、データブロック22中の他のビットの
グループに置き換えられる。診断形態もまた、ブロック
状態領域24に、ライトコマンドを使用してＣＰＵ10、14、
18のうちの１つにより、直接書き込まれることを可能と
し、それは、11のライトデータを有するブロック状態領
域24を、それに関連するデータブロック22のうちの１つ
に書き込むことによるものである。
態領域24は、データ処理システム２のシェアドメモリリ
ソース４内におけるデータブロック22の、フリー、オー
ナーシップ、インターロックあるいはバッドデータ状態
に対応するよう変化する。それもまた、ノードＩＤ領域
28内の状態領域26やＥＣＣ領域28内のＥＣＣデータを変
化させるため、ＣＰＵ10、14、18のうちの最後の１つの識
別を示すように変化する。データブロックの活動状態
は、要求するＣＰＵ10、14、18によっては認識されない。
診断の目的のため、ブロック状態領域24は、ＣＰＵ10、1
4、18に、ブロック状態を直接書いたり読んだりするため
のデータを供給する。達成診断作用の間、ＣＰＵ10、14、
18のうちの１つがシェアドメモリリソース４に対してリ
ードコマンドを実行しているとき、ＣＰＵ10、14、18の診
断レジスタやコントロール状態レジスタは、ブロック状
態領域にリードデータ領域を表すことを許すように形成
される。これは、ブロック状態領域24からの11のブロッ
ク状態ビットを、要求を出しているＣＰＵ10、14、18の１
つに送り返されてきたリードデータからの同数のビット
で置き換えることにより行われる。例えば、データブロ
ック22のうちの１つからＣＰＵ10、14、18のうちの１つに
より請求されたリードデータの最初の11ビットが、それ
に関連するブロック状態領域24のビットで置き換えられ
る。あるいはまた、データブロック22中の他のビットの
グループに置き換えられる。診断形態もまた、ブロック
状態領域24に、ライトコマンドを使用してＣＰＵ10、14、
18のうちの１つにより、直接書き込まれることを可能と
し、それは、11のライトデータを有するブロック状態領
域24を、それに関連するデータブロック22のうちの１つ
に書き込むことによるものである。
もし必要であれば、普通の状態であっても、ＣＰＵ10、1
4、18は、読み出しや再度書き込みのため、ブロック状態
にアクセスすることが可能である。例えば、ブロック状
態は「タッグドバッド」から「フリー」に変えることを
必要とされるかもしれない。バッドブロック状態表示
は、キャッシュ中のデータブロックを誤ったものにして
しまい、さらにこの誤ったデータをメモリ中に戻してし
まうＣＰＵにより、なされるものである。このデータの
ブロックが他のＣＰＵに読まれたときは、バッドブロッ
ク状態表示、「タッグドバッド」はそれらに対して、デ
ータが誤ったものにされてしまっているということを知
らせるのである。
4、18は、読み出しや再度書き込みのため、ブロック状態
にアクセスすることが可能である。例えば、ブロック状
態は「タッグドバッド」から「フリー」に変えることを
必要とされるかもしれない。バッドブロック状態表示
は、キャッシュ中のデータブロックを誤ったものにして
しまい、さらにこの誤ったデータをメモリ中に戻してし
まうＣＰＵにより、なされるものである。このデータの
ブロックが他のＣＰＵに読まれたときは、バッドブロッ
ク状態表示、「タッグドバッド」はそれらに対して、デ
ータが誤ったものにされてしまっているということを知
らせるのである。
このように、ここで、ライトバックキャッシュを備える
ＣＰＵ、ライトスルーキャッシュを備えるＣＰＵ、それ
に同一のデータバス上にキャッシュを有さないＣＰＵ、
そういったＣＰＵを有する処理装置に適合するように、
データ処理システムのシェアドメモリリソース内のデー
タを、識別するための方法を述べた。特許請求の範囲に
述べられた本発明の原理及び範囲の記述と関連する当業
者によれば、本発明の特徴を説明するために上に述べた
構成要素及び装置の詳細、構成及び形態に、様々な変更
がなされ得ることが、理解されるのであろう。
ＣＰＵ、ライトスルーキャッシュを備えるＣＰＵ、それ
に同一のデータバス上にキャッシュを有さないＣＰＵ、
そういったＣＰＵを有する処理装置に適合するように、
データ処理システムのシェアドメモリリソース内のデー
タを、識別するための方法を述べた。特許請求の範囲に
述べられた本発明の原理及び範囲の記述と関連する当業
者によれば、本発明の特徴を説明するために上に述べた
構成要素及び装置の詳細、構成及び形態に、様々な変更
がなされ得ることが、理解されるのであろう。
第１図は、共通データバスを通じてシャアドメモリと接
続されている複数のＣＰＵを備えるデータ処理システム
のための一般的な形態を示す図。 第２図は、より好ましい実施例のためのデータブロック
フォーマットを示す図。 図において、 10……ＣＰＵ ８、12、16……伝達ライン ６……共通データバス ４……シェアドメモリリソース 22……データバス
続されている複数のＣＰＵを備えるデータ処理システム
のための一般的な形態を示す図。 第２図は、より好ましい実施例のためのデータブロック
フォーマットを示す図。 図において、 10……ＣＰＵ ８、12、16……伝達ライン ６……共通データバス ４……シェアドメモリリソース 22……データバス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン ケーラー グルームス アメリカ合衆国 マサチューセッツ州 01570 ウェブスター サットン ロード （番地なし) (72)発明者 ジョセフ フランクリン ランタラ アメリカ合衆国 マサチューセッツ州 01615 ウスター バーナード ロード 134 (56)参考文献 特開 昭62−203252（ＪＰ，Ａ) 特開 昭53−116041（ＪＰ，Ａ)
Claims (4)
- 【請求項１】シェアドメモリにアクセスするため異なる
キャッシュ形態をそれぞれ有する複数の処理装置の間に
互換性を与えているデータ処理システムにおいて、関連
するデータフィールドをそれぞれ有した複数のデータブ
ロックを保持するためのシェアドメモリリソースと、該
シェアドメモリリソースのデータブロックにアクセスす
る異なるキャッシュ形態をそれぞれ有する複数の処理装
置とを備えており、前記複数の処理装置の中の第１の処
理装置は、前記シェアドメモリリソースに保持されたデ
ータブロックにアクセスを行なうためにライトバックキ
ャッシュを備え且つアクセスされたデータブロックの関
連するデータフィールドを変更するものであり、前記複
数の処理装置の中の第２の処理装置は、前記シェアドメ
モリリソースに保持されたデータブロックにアクセスを
行なうためにライトバックキャッシュを備えておらず且
つアクセスされたデータブロックの関連するデータフィ
ールドを変更するものであり、各前記複数のデータブロ
ックは、前記データブロックにアクセスを行なう前記処
理装置の前記キャッシュ形態に基づいて前記データブロ
ックが利用可能であるか利用不可能であるか若しくは選
択的に利用可能であるかを識別させるブロック状態デー
タフィールドを有しており、更に、前記ブロック状態デ
ータフィールド及びアクセスを求めている前記処理装置
の前記キャッシュ形態によって決定されるように前記複
数の処理装置が前記シェアドメモリにアクセスできるよ
うにする共通データリンクを備えており、ライトバック
キャッシュを備える前記第１の処理装置は、前記シェア
ドメモリのデータブロックにアクセスを行ったときにそ
の関連するブロック状態データフィールドがそのデータ
ブロックを利用可能と識別している場合に、そのブロッ
ク状態データフィールドを利用不可能に変更して他の処
理装置が前記データブロックにアクセスを行なうことを
防止するものであり、ライトバックキャッシュを備えて
いない前記第２の処理装置は、前記シェアドメモリのデ
ータブロックにアクセスを行ったときにその関連するブ
ロック状態フィールドがそのデータブロックを利用可能
と識別している場合に、そのブロック状態データフィー
ルドを選択的に利用可能に変更してライトバックキャッ
シュを備える他の処理装置が前記データブロックにアク
セスを行なうことを防止することを特徴とするデータ処
理装置。 - 【請求項２】シェアドメモリにアクセスするため異なる
キャッシュ形態をそれぞれ有する複数の処理装置の間に
互換性を与えているデータ処理システムにおいて、関連
するデータフィールドをそれぞれ有した複数のデータブ
ロックを保持するためのシェアドメモリリソースと、該
シェアドメモリリソースのデータブロックにアクセスす
る異なるキャッシュ形態をそれぞれ有する複数の処理装
置とを備えており、前記複数の処理装置の中の第１の処
理装置は、前記シェアドメモリリソースに保持されたデ
ータブロックにアクセスを行なうためにライトバックキ
ャッシュを備え且つアクセスされたデータブロックの関
連するデータフィールドを変更するものであり、前記複
数の処理装置の中の第２の処理装置は、前記シェアドメ
モリリソースに保持されたデータブロックにアクセスを
行なうために前記複数の処理装置の中の前記第１の処理
装置とは異なるキャッシュ形態を備え且つアクセスされ
たデータブロックの関連するデータフィールドを変更す
るものであり、各前記複数のデータブロックは、前記デ
ータブロックにアクセスを行なう前記処理装置の前記キ
ャッシュ形態に基づいて前記データブロックが利用可能
であるか若しくは利用不可能であるかを識別させるブロ
ック状態データフィールドを有しており、更に、前記ブ
ロック状態データフィールド及びアクセスを求めている
前記処理装置の前記キャッシュ形態によって決定される
ように前記複数の処理装置が前記シェアドメモリにアク
セスできるようにする共通データリンクを備えており、
ライトバックキャッシュを備える前記第１の処理装置
は、前記シェアドメモリのデータブロックにアクセスを
行ったときにその関連するブロック状態データフィール
ドがそのデータブロックを利用可能と識別している場合
に、そのブロック状態データフィールドを利用不可能に
変更して他の処理装置が前記データブロックにアクセス
を行なうことを防止するものであり、前記複数の処理装
置の中の前記第１の処理装置とは異なるキャッシュ形態
を備える前記第２の処理装置は、前記シェアドメモリの
データブロックにアクセスを行ったときにその関連する
ブロック状態フィールドがそのデータブロックを利用可
能と識別している場合に、そのブロック状態データフィ
ールドを変更することなく前記データブロックを読み出
すことを特徴とするデータ処理装置。 - 【請求項３】シェアドメモリにアクセスするため異なる
キャッシュ形態をそれぞれ有する複数の処理装置の間に
互換性を与えているデータ処理システムにおいて、関連
するデータフィールドをそれぞれ有した複数のデータブ
ロックを保持するためのシェアドメモリリソースと、該
シェアドメモリリソースのデータブロックにアクセスす
る異なるキャッシュ形態をそれぞれ有する複数の処理装
置とを備えており、前記複数の処理装置の中の第１の処
理装置は、前記シェアドメモリリソースに保持されたデ
ータブロックにアクセスを行なうためにライトバックキ
ャッシュを備え且つアクセスされたデータブロックの関
連するデータフィールドを変更するものであり、前記複
数の処理装置の中の第２の処理装置は、前記シェアドメ
モリリソースに保持されたデータブロックにアクセスを
行なうためにライトスルーキャッシュを備えており且つ
アクセスされたデータブロックの関連するデータフィー
ルドを変更するものであり、前記複数の処理装置の中の
第３の処理装置は、前記シェアドメモリリソースに保持
されたデータブロックにアクセスを行うためにキャッシ
ュを備えておらず且つアクセスされたデータブロックの
関連するデータフィールドを変更するものであり、各前
記複数のデータブロックは、前記データブロックにアク
セスを行なう前記処置装置の前記キャッシュ形態に基づ
いて前記データブロックが利用可能であるか利用不可能
であるか若しくは選択的に利用可能であるかを識別させ
るブロック状態データフィールドを有しており、更に、
前記ブロック状態データフィールド及びアクセスを求め
ている前記処理装置の前記キャッシュ形態によって決定
されるように前記複数の処理装置が前記シェアドメモリ
にアクセスできるようにする共通データリンクを備えて
おり、ライトバックキャッシュを備える前記第１の処理
装置は、前記シェアドメモリのデータブロックにアクセ
スを行ったときにその関連するブロック状態データフィ
ールドがそのデータブロックを利用可能と識別している
場合に、そのブロック状態データフィールドを利用不可
能に変更して他の処理装置が前記データブロックにアク
セスを行なうことを防止するものであり、ライトスルー
キャッシュを備えている前記第２の処理装置は、前記シ
ェアドメモリのデータブロックにアクセスを行ったとき
にその関連するブロック状態データフィールドがそのデ
ータブロックを利用可能と識別している場合に、そのブ
ロック状態データフィールドを選択的に利用可能に変更
してライトバックキャッシュを備える他の処理装置が前
記データブロックにアクセスを行なうことを防止するも
のであり、キャッシュを備えていない前記第３の処理装
置は、前記シェアドメモリのデータブロックにアクセス
を行ったときにその関連するブロック状態データフィー
ルドがそのデータブロックを利用可能と識別した場合
に、そのブロック状態データフィールドを変更すること
なく前記データブロックを読み出すことを特徴とするデ
ータ処理装置。 - 【請求項４】複数のデータブロックを保持するシェアド
メモリリソースを有したデータ処理装置に共通バス上に
てアクセスするため、異なるキャッシュ形態を有する複
数の処理装置の間に互換性を提供する方法において、各
前記データブロックは、前記処理装置の前記キャッシュ
形態に基づいて前記データブロックが利用可能であるか
利用不可能であるか若しくは選択的に利用可能であるか
を識別した後に前記データブロックにアクセスを行なう
関連するデータフィールドを備え、 前記方法が、 前記複数の処理装置の中、ライトバックキャッシュを備
える第１の処理装置によって、シェアドメモリリソース
に保持されたデータブロックにアクセスを行なう段階
と、 アクセスされたデータブロックのデータフィールドが利
用可能状態である場合に、前記データブロックの排他的
制御を獲得してアクセスされたデータブロックのデータ
フィールドを利用不可能に変更し、他の処理装置が前記
データブロックにアクセスを行なうことを防止する段階
と、 前記データブロックをシェアドメモリリソースに戻して
前記データフィールドを利用不可能から利用可能に変更
する段階と、 前記複数の処理装置の中、ライトバックキャッシュを有
しない第２の処理装置によって、シェアドメモリリソー
スに保持されたデータブロックにアクセスを行なう段階
と、 アクセスされたデータブロックのデータフィールドが利
用可能な状態である場合には、前記データブロックの排
他的制御を獲得して前記データフィールドを利用可能か
ら選択的に利用可能に変更し、ライトバックキャッシュ
を備える他の処理装置が前記データブロックにアクセス
を行なうことを防止する段階と、 前記データブロックをシェアドメモリリソースに戻して
前記データフィールドを選択的に利用可能から利用可能
に変更する段階と、 を備えることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37641489A | 1989-07-06 | 1989-07-06 | |
| US376414 | 1989-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03118650A JPH03118650A (ja) | 1991-05-21 |
| JPH065514B2 true JPH065514B2 (ja) | 1994-01-19 |
Family
ID=23484933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178499A Expired - Lifetime JPH065514B2 (ja) | 1989-07-06 | 1990-07-05 | キャッシュサポート構造 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0407067A3 (ja) |
| JP (1) | JPH065514B2 (ja) |
| CA (1) | CA2019727A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0533373A3 (en) * | 1991-09-18 | 1993-04-21 | Ncr International Inc. | Computer system having cache memory |
| FR2683924B1 (fr) * | 1991-11-18 | 1997-01-03 | Bull Sa | Memoire integree, son procede de gestion et systeme informatique en resultant. |
| EP0600626A1 (en) * | 1992-11-13 | 1994-06-08 | Cyrix Corporation | Coherency for write-back cache in a system designed for write-through cache |
-
1990
- 1990-06-21 EP EP19900306815 patent/EP0407067A3/en not_active Withdrawn
- 1990-06-25 CA CA002019727A patent/CA2019727A1/en not_active Abandoned
- 1990-07-05 JP JP2178499A patent/JPH065514B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0407067A3 (en) | 1992-07-29 |
| CA2019727A1 (en) | 1991-01-06 |
| JPH03118650A (ja) | 1991-05-21 |
| EP0407067A2 (en) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895495A (en) | Demand-based larx-reserve protocol for SMP system buses | |
| US5940856A (en) | Cache intervention from only one of many cache lines sharing an unmodified value | |
| US6405289B1 (en) | Multiprocessor system in which a cache serving as a highest point of coherency is indicated by a snoop response | |
| TW475117B (en) | Method of shared intervention for cache lines in the recently read state for SMP bus | |
| US5963974A (en) | Cache intervention from a cache line exclusively holding an unmodified value | |
| US6763434B2 (en) | Data processing system and method for resolving a conflict between requests to modify a shared cache line | |
| US6487643B1 (en) | Method and apparatus for preventing starvation in a multi-node architecture | |
| US5113514A (en) | System bus for multiprocessor computer system | |
| US5761731A (en) | Method and apparatus for performing atomic transactions in a shared memory multi processor system | |
| US5940864A (en) | Shared memory-access priorization method for multiprocessors using caches and snoop responses | |
| US20090006766A1 (en) | Data processing system and method for predictively selecting a scope of broadcast of an operation utilizing a history-based prediction | |
| US5943685A (en) | Method of shared intervention via a single data provider among shared caches for SMP bus | |
| US6098156A (en) | Method and system for rapid line ownership transfer for multiprocessor updates | |
| JP2010527488A (ja) | データ処理システムにおけるキャッシュトランザクションのための方法及び装置 | |
| JPH02228745A (ja) | 入出力キヤツシユ | |
| CN1131481C (zh) | 包含一具有精确模式和非精确模式的悬停状态的高速缓存相关协议 | |
| US7290094B2 (en) | Processor, data processing system, and method for initializing a memory block to an initialization value without a cache first obtaining a data valid copy | |
| US5996049A (en) | Cache-coherency protocol with recently read state for data and instructions | |
| US6336169B1 (en) | Background kill system bus transaction to optimize coherency transactions on a multiprocessor system bus | |
| US7502893B2 (en) | System and method for reporting cache coherency state retained within a cache hierarchy of a processing node | |
| US7467262B2 (en) | Data processing system, cache system and method for scrubbing a domain indication in response to execution of program code | |
| US20060271743A1 (en) | Data processing system, cache system and method for passively scrubbing a domain indication | |
| WO1998047071A1 (en) | Read operations in multiprocessor computer system | |
| CN101116063A (zh) | 具有高速缓存内存之系统及访问方法 | |
| JPH065514B2 (ja) | キャッシュサポート構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040623 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A621 | Written request for application examination |
Effective date: 20050317 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Effective date: 20070604 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071009 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |