JPH065635A - ２次元電子ガス半導体装置の製造方法 - Google Patents
２次元電子ガス半導体装置の製造方法Info
- Publication number
- JPH065635A JPH065635A JP4186023A JP18602392A JPH065635A JP H065635 A JPH065635 A JP H065635A JP 4186023 A JP4186023 A JP 4186023A JP 18602392 A JP18602392 A JP 18602392A JP H065635 A JPH065635 A JP H065635A
- Authority
- JP
- Japan
- Prior art keywords
- electron gas
- dimensional electron
- layer
- insulating film
- thin wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 リーク電流を小さくし、耐圧を向上させると
共に細線と絶縁膜の間の界面準位を減少させて細線の電
気的な特性の不均一を小さくする。 【構成】 ＲＩＥ法により２次元電子ガス層５よりも深
くエッチングして多数の細線７を形成する。ついで、Ｒ
ＩＥ法による加工ダメージ層の除去を目的として、燐
酸、過酸化水素、水からなるエッチャントを用いてウエ
ットエッチングを行なう。この後、硫化アンモニウム飽
和溶液中に上記ウエハを３時間浸漬して表面処理する。
ついで、細線７の側壁面に絶縁膜１０を形成する。この
後、絶縁膜１０の上から、Ｔｉ／Ｐｔ／Ａｕよりなるシ
ョットキーゲート電極１１を形成する。
共に細線と絶縁膜の間の界面準位を減少させて細線の電
気的な特性の不均一を小さくする。 【構成】 ＲＩＥ法により２次元電子ガス層５よりも深
くエッチングして多数の細線７を形成する。ついで、Ｒ
ＩＥ法による加工ダメージ層の除去を目的として、燐
酸、過酸化水素、水からなるエッチャントを用いてウエ
ットエッチングを行なう。この後、硫化アンモニウム飽
和溶液中に上記ウエハを３時間浸漬して表面処理する。
ついで、細線７の側壁面に絶縁膜１０を形成する。この
後、絶縁膜１０の上から、Ｔｉ／Ｐｔ／Ａｕよりなるシ
ョットキーゲート電極１１を形成する。
Description
【０００１】
【産業上の利用分野】本発明は２次元電子ガス半導体装
置の製造方法に関する。具体的にいうと、本発明は、ゲ
ート細線構造を有する２次元電子ガスＦＥＴのような２
次元電子ガス半導体装置の製造方法に関する。
置の製造方法に関する。具体的にいうと、本発明は、ゲ
ート細線構造を有する２次元電子ガスＦＥＴのような２
次元電子ガス半導体装置の製造方法に関する。
【０００２】
【従来の技術とその問題点】近年、分子線エピタキシー
（ＭＢＥ）法や有機金属気相成長（ＭＯＣＶＤ）法によ
り、原子層レベルで界面の乱れの少ないヘテロ構造が作
製可能となってきている。特に、ヘテロ界面上で非常に
高い移動度が得られる２次元電子ガス（２ＤＥＧ）を利
用した、選択ドープ構造（あるいは、変調ドープ構造）
の２次元電子ガス電界効果トランジスタ（２ＤＥＧＦＥ
Ｔ）は、極めて優れた高周波特性と低雑音特性により、
既に広く実用化が進んでいる。２次元電子ガスを用いた
電子デバイスは、平面内に閉じ込められた電子系が高い
移動度を示すことを利用したものであるが、近年の結晶
成長技術および超微細加工技術を駆使することにより、
さらに低次元（つまり、１次元）の電子系の形成が可能
となってきている。中でも、ド・ブロイ波長程度の幅を
持つ細線を作製した場合には、さらに高い移動度を期待
でき、その応用についても精力的な試みがなされてい
る。
（ＭＢＥ）法や有機金属気相成長（ＭＯＣＶＤ）法によ
り、原子層レベルで界面の乱れの少ないヘテロ構造が作
製可能となってきている。特に、ヘテロ界面上で非常に
高い移動度が得られる２次元電子ガス（２ＤＥＧ）を利
用した、選択ドープ構造（あるいは、変調ドープ構造）
の２次元電子ガス電界効果トランジスタ（２ＤＥＧＦＥ
Ｔ）は、極めて優れた高周波特性と低雑音特性により、
既に広く実用化が進んでいる。２次元電子ガスを用いた
電子デバイスは、平面内に閉じ込められた電子系が高い
移動度を示すことを利用したものであるが、近年の結晶
成長技術および超微細加工技術を駆使することにより、
さらに低次元（つまり、１次元）の電子系の形成が可能
となってきている。中でも、ド・ブロイ波長程度の幅を
持つ細線を作製した場合には、さらに高い移動度を期待
でき、その応用についても精力的な試みがなされてい
る。
【０００３】その一例として、平成３年春期応用物理学
会予稿集２８−ｐ−Ｍ−８に開示されているように、細
線構造チャネルを用いた擬１次元の動作層を持つＦＥＴ
が作製され、相互コンダクタンスの振動等が確認されて
いる。しかしながら、この開示例では、細線構造はＭＯ
ＣＶＤ法によって作製されており、製造工程が複雑で難
しい。
会予稿集２８−ｐ−Ｍ−８に開示されているように、細
線構造チャネルを用いた擬１次元の動作層を持つＦＥＴ
が作製され、相互コンダクタンスの振動等が確認されて
いる。しかしながら、この開示例では、細線構造はＭＯ
ＣＶＤ法によって作製されており、製造工程が複雑で難
しい。
【０００４】微細加工により擬１次元チャネル構造を得
る方法として現在提案されているものには、図２に示す
ように、２次元電子ガス層２１及び動作層２２をエッチ
ングにより細かく分割することによって細線構造の動作
層２２を得た後、各々分割された動作層２２の上に共通
のショットキーゲート電極２３を形成する方法がある。
しかしながら、その場合、細線２４の側壁面で２次元電
子ガス層２１のエッジとゲート電極２３とが接触するた
め、ゲートリークの増大や耐圧の低下などを引き起こす
という問題があった。
る方法として現在提案されているものには、図２に示す
ように、２次元電子ガス層２１及び動作層２２をエッチ
ングにより細かく分割することによって細線構造の動作
層２２を得た後、各々分割された動作層２２の上に共通
のショットキーゲート電極２３を形成する方法がある。
しかしながら、その場合、細線２４の側壁面で２次元電
子ガス層２１のエッジとゲート電極２３とが接触するた
め、ゲートリークの増大や耐圧の低下などを引き起こす
という問題があった。
【０００５】このような問題を回避するため、図３
（ａ）に示すように、細線２４の側壁面に絶縁膜２５を
形成する方法が提案されており、これによるとゲート電
極２３と２次元電子ガス層２１との直接の接触を避ける
ことができ、ゲートリークや耐圧の低下などの問題を回
避し、特性の向上を期待することができる。
（ａ）に示すように、細線２４の側壁面に絶縁膜２５を
形成する方法が提案されており、これによるとゲート電
極２３と２次元電子ガス層２１との直接の接触を避ける
ことができ、ゲートリークや耐圧の低下などの問題を回
避し、特性の向上を期待することができる。
【０００６】しかしながら、化合物半導体の表面は極め
て不安定であるため、細線２４の側壁面に絶縁膜２５を
形成した場合でも、半導体（細線２４）と絶縁膜２５と
の界面には図３（ｂ）に示すように極めて高密度の界面
準位［図３（ｂ）において×印で示す］が形成されてい
る。このため、表面フェルミレベルのピンニングや当該
ピンニングによって引き起こされる表面空乏層幅の増大
により、２次元電子ガス層２１が縮小したり、界面準位
密度がばらついたりすることで、各々の細線２４の電気
的な特性が不均一になり、期待したＦＥＴ特性を十分に
引き出すことができないという問題があった。
て不安定であるため、細線２４の側壁面に絶縁膜２５を
形成した場合でも、半導体（細線２４）と絶縁膜２５と
の界面には図３（ｂ）に示すように極めて高密度の界面
準位［図３（ｂ）において×印で示す］が形成されてい
る。このため、表面フェルミレベルのピンニングや当該
ピンニングによって引き起こされる表面空乏層幅の増大
により、２次元電子ガス層２１が縮小したり、界面準位
密度がばらついたりすることで、各々の細線２４の電気
的な特性が不均一になり、期待したＦＥＴ特性を十分に
引き出すことができないという問題があった。
【０００７】さらに、エッチングによってゲート細線構
造を実現するためには、異方性の高いドライエッチング
を用いる必要があり、半導体表面には加工ダメージ層が
多く残っていることが想像され、単に絶縁膜を形成する
だけでは不十分であった。
造を実現するためには、異方性の高いドライエッチング
を用いる必要があり、半導体表面には加工ダメージ層が
多く残っていることが想像され、単に絶縁膜を形成する
だけでは不十分であった。
【０００８】
【発明が解決しようとする課題】本発明は叙上の従来例
の欠点に鑑みてなされたものであり、その目的とすると
ころは、リーク電流を小さくし、耐圧を向上させると共
に細線と絶縁膜の間の界面準位を減少させて細線の電気
的な特性の不均一を小さくすることにある。
の欠点に鑑みてなされたものであり、その目的とすると
ころは、リーク電流を小さくし、耐圧を向上させると共
に細線と絶縁膜の間の界面準位を減少させて細線の電気
的な特性の不均一を小さくすることにある。
【０００９】
【課題を解決するための手段】本発明の２次元電子ガス
半導体装置の製造方法は、２次元電子ガス層により形成
されたチャネル部分にドライエッチング法とウエットエ
ッチング法を併用してエッチングを施すことによって当
該チャネル部分を細線構造とし、ついで、当該エッチン
グ部分に硫化アンモニウムにて表面処理を施した後、前
記細線の側壁面に絶縁膜を被着させ、ついで、前記細線
構造のチャネル部分の上にショットキー電極を形成する
ことを特徴としている。
半導体装置の製造方法は、２次元電子ガス層により形成
されたチャネル部分にドライエッチング法とウエットエ
ッチング法を併用してエッチングを施すことによって当
該チャネル部分を細線構造とし、ついで、当該エッチン
グ部分に硫化アンモニウムにて表面処理を施した後、前
記細線の側壁面に絶縁膜を被着させ、ついで、前記細線
構造のチャネル部分の上にショットキー電極を形成する
ことを特徴としている。
【００１０】
【作用】本発明はエッチングによってゲート細線構造を
形成するものであるので、ゲート細線構造の２次元電子
ガス半導体装置を簡単に製作することができ、しかも、
細線の側壁面とゲート電極との間に絶縁膜を形成してい
るので、ゲート電極と２次元電子ガス層との直接の接触
を避けることができ、ゲートリークや耐圧の低下などの
問題を回避することができる。
形成するものであるので、ゲート細線構造の２次元電子
ガス半導体装置を簡単に製作することができ、しかも、
細線の側壁面とゲート電極との間に絶縁膜を形成してい
るので、ゲート電極と２次元電子ガス層との直接の接触
を避けることができ、ゲートリークや耐圧の低下などの
問題を回避することができる。
【００１１】さらに、本発明にあっては、ゲート細線構
造を得るためにドライエッチング法とウエットエッチン
グ法を併用しているので、ドライエッチングによって生
じた加工ダメージ層をウエットエッチングによって除去
することができ、ゲートリークや耐圧の低下などをより
効果的に回避することができる。
造を得るためにドライエッチング法とウエットエッチン
グ法を併用しているので、ドライエッチングによって生
じた加工ダメージ層をウエットエッチングによって除去
することができ、ゲートリークや耐圧の低下などをより
効果的に回避することができる。
【００１２】さらに、本発明にあっては、硫化アンモニ
ウムにて表面処理を施してから絶縁膜を形成しているの
で、界面準位の少ない良好な半導体（細線）−絶縁膜界
面を得ることができる。この結果、表面フェルミレベル
のピンニングや当該ピンニングによって引き起こされる
表面空乏層幅の増大に起因する２次元電子ガス層の縮小
や界面準位密度のばらつきによる各々の細線の電気的な
特性の不均一を小さくすることができ、電気的に高い均
一性を持つ２次元電子ガス半導体装置を再現性良く作製
することが可能となった。
ウムにて表面処理を施してから絶縁膜を形成しているの
で、界面準位の少ない良好な半導体（細線）−絶縁膜界
面を得ることができる。この結果、表面フェルミレベル
のピンニングや当該ピンニングによって引き起こされる
表面空乏層幅の増大に起因する２次元電子ガス層の縮小
や界面準位密度のばらつきによる各々の細線の電気的な
特性の不均一を小さくすることができ、電気的に高い均
一性を持つ２次元電子ガス半導体装置を再現性良く作製
することが可能となった。
【００１３】
【実施例】図１（ａ）〜（ｆ）は本発明の一実施例によ
る２次元電子ガスＦＥＴ（２ＤＥＧＦＥＴ）の製造方法
を示す断面図である。以下、この図１に従って当該２次
元電子ガスＦＥＴの製造方法を説明する。なお、図１は
２次元電子ガスＦＥＴのゲート領域のみを示しており、
ソース及びドレイン領域は図外となっている。
る２次元電子ガスＦＥＴ（２ＤＥＧＦＥＴ）の製造方法
を示す断面図である。以下、この図１に従って当該２次
元電子ガスＦＥＴの製造方法を説明する。なお、図１は
２次元電子ガスＦＥＴのゲート領域のみを示しており、
ソース及びドレイン領域は図外となっている。
【００１４】まず図１（ａ）に示すように、ＭＢＥ法に
より、半絶縁性ＧａＡｓ基板（ウエハ）１の上に、ｉ−
ＧａＡｓ層２（厚さ５０００Å）、ｎ+−ＡｌＧａＡｓ
層３（２Ｅ１８ｃｍ−厚さ３，４００Å）及びｎ+−Ｇ
ａＡｓ層４（３Ｅ１８ｃｍ−厚さ３，５００Å）を順次
エピタキシャル成長させる。このとき、ｎ+−ＡｌＧａ
Ａｓ層３からｉ−ＧａＡｓ層２との界面へ電子が移動し
てｉ−ＧａＡｓ層２とｎ+−ＡｌＧａＡｓ層３との間に
２次元電子ガス層５が形成されると共にｎ+−ＡｌＧａ
Ａｓ層（動作層）３に空乏層が生成する。ついで、図外
の領域において素子分離のためのメサエッチングを行な
った後、ＲＩＥ（反応性イオンエッチング）法によって
ゲート領域におけるｎ+−ＧａＡｓ層４のみを選択的に
除去し、さらに、図外のソース・ドレイン領域となる部
分にオーミック電極を形成する。
より、半絶縁性ＧａＡｓ基板（ウエハ）１の上に、ｉ−
ＧａＡｓ層２（厚さ５０００Å）、ｎ+−ＡｌＧａＡｓ
層３（２Ｅ１８ｃｍ−厚さ３，４００Å）及びｎ+−Ｇ
ａＡｓ層４（３Ｅ１８ｃｍ−厚さ３，５００Å）を順次
エピタキシャル成長させる。このとき、ｎ+−ＡｌＧａ
Ａｓ層３からｉ−ＧａＡｓ層２との界面へ電子が移動し
てｉ−ＧａＡｓ層２とｎ+−ＡｌＧａＡｓ層３との間に
２次元電子ガス層５が形成されると共にｎ+−ＡｌＧａ
Ａｓ層（動作層）３に空乏層が生成する。ついで、図外
の領域において素子分離のためのメサエッチングを行な
った後、ＲＩＥ（反応性イオンエッチング）法によって
ゲート領域におけるｎ+−ＧａＡｓ層４のみを選択的に
除去し、さらに、図外のソース・ドレイン領域となる部
分にオーミック電極を形成する。
【００１５】この後、チャネル部分を複数の細線領域に
分割するため、ゲート領域においてｎ+−ＡｌＧａＡｓ
層３の上にレジスト（図示せず）を塗布し、電子ビーム
露光によってレジストをパターニングする。ついで、Ｃ
Ｃｌ2Ｆ2を用いたＲＩＥ法によりｎ+−ＡｌＧａＡｓ層
３およびｉ−ＧａＡｓ層２を異方性エッチングして分離
溝６を形成し、図１（ｂ）に示すように、分離溝６によ
って分離された多数の細線７をゲート領域に形成する。
このドライエッチングは少なくとも２次元電子ガス層５
の形成されている領域の深さ以上まで行なう必要があ
る。引き続き、ＲＩＥ法による加工ダメージ層の除去を
目的として、燐酸、過酸化水素、水（１：１：５０）か
らなるエッチャントを用いて約３００Åウエットエッチ
ングを行なう。
分割するため、ゲート領域においてｎ+−ＡｌＧａＡｓ
層３の上にレジスト（図示せず）を塗布し、電子ビーム
露光によってレジストをパターニングする。ついで、Ｃ
Ｃｌ2Ｆ2を用いたＲＩＥ法によりｎ+−ＡｌＧａＡｓ層
３およびｉ−ＧａＡｓ層２を異方性エッチングして分離
溝６を形成し、図１（ｂ）に示すように、分離溝６によ
って分離された多数の細線７をゲート領域に形成する。
このドライエッチングは少なくとも２次元電子ガス層５
の形成されている領域の深さ以上まで行なう必要があ
る。引き続き、ＲＩＥ法による加工ダメージ層の除去を
目的として、燐酸、過酸化水素、水（１：１：５０）か
らなるエッチャントを用いて約３００Åウエットエッチ
ングを行なう。
【００１６】さらに、硫黄を９％含む硫化アンモニウム
［（ＮＨ4）2Ｓx］飽和溶液中に上記ウエハを３時間浸
漬した後、Ｎ2ガスを吹き付けて残渣を除去し、真空中
で６０分間乾燥させる。この結果、図１（ｃ）に示すよ
うに、ゲート領域の表面には硫化物による表面処理層８
が形成される。このように硫化アンモニウムによる表面
処理層８を形成することにより、界面準位の少ない良好
な半導体表面を得ることができる。
［（ＮＨ4）2Ｓx］飽和溶液中に上記ウエハを３時間浸
漬した後、Ｎ2ガスを吹き付けて残渣を除去し、真空中
で６０分間乾燥させる。この結果、図１（ｃ）に示すよ
うに、ゲート領域の表面には硫化物による表面処理層８
が形成される。このように硫化アンモニウムによる表面
処理層８を形成することにより、界面準位の少ない良好
な半導体表面を得ることができる。
【００１７】ついで、図１（ｄ）に示すように、プラズ
マＣＶＤ法によりゲート領域の全面にＳｉＮx膜９を約
２０００Åの厚さに堆積させた後、ＣＨＦ3／Ｏ2混合ガ
スを用いたＲＩＥ法によってＳｉＮx膜９を異方性エッ
チングし、図１（ｅ）に示すように細線７の側壁面にの
みＳｉＮx膜９（絶縁膜１０）を残して他の部分のＳｉ
Ｎx膜９をエッチング除去する。
マＣＶＤ法によりゲート領域の全面にＳｉＮx膜９を約
２０００Åの厚さに堆積させた後、ＣＨＦ3／Ｏ2混合ガ
スを用いたＲＩＥ法によってＳｉＮx膜９を異方性エッ
チングし、図１（ｅ）に示すように細線７の側壁面にの
みＳｉＮx膜９（絶縁膜１０）を残して他の部分のＳｉ
Ｎx膜９をエッチング除去する。
【００１８】このあと、ウエハの表面にレジスト（図示
せず）を塗布し、レジストをパターニングすることによ
ってゲート電極形成領域に窓をあけ、燐酸・過酸化水素
系のエッチャントで適当な深さのリセスを形成した後、
Ｔｉ／Ｐｔ／Ａｕからなるショットキーゲート金属を電
子ビーム蒸着法によって形成し、ショットキーゲート金
属の不要部分をレジストと共にリフトオフによって除去
し、図１（ｆ）に示すようにゲート電極１１を形成し、
素子を完成する。こうして形成されたゲート電極１１は
細線７の側壁面との間に絶縁膜１０が形成されているの
で、絶縁膜１０によって２次元電子ガス層５のエッジと
絶縁されている。
せず）を塗布し、レジストをパターニングすることによ
ってゲート電極形成領域に窓をあけ、燐酸・過酸化水素
系のエッチャントで適当な深さのリセスを形成した後、
Ｔｉ／Ｐｔ／Ａｕからなるショットキーゲート金属を電
子ビーム蒸着法によって形成し、ショットキーゲート金
属の不要部分をレジストと共にリフトオフによって除去
し、図１（ｆ）に示すようにゲート電極１１を形成し、
素子を完成する。こうして形成されたゲート電極１１は
細線７の側壁面との間に絶縁膜１０が形成されているの
で、絶縁膜１０によって２次元電子ガス層５のエッジと
絶縁されている。
【００１９】
【発明の効果】本発明にあっては、エッチングによって
細線構造を形成する際にドライエッチングによって生じ
た加工ダメージ層をウエットエッチングによって除去
し、さらに、細線の側壁面とゲート電極の間に絶縁膜を
形成してゲート電極と２次元電子ガス層が直接接触しな
いようにしているので、２次元電子ガス半導体装置のリ
ーク電流をより低減させ、耐圧特性をより向上させるこ
とができる。
細線構造を形成する際にドライエッチングによって生じ
た加工ダメージ層をウエットエッチングによって除去
し、さらに、細線の側壁面とゲート電極の間に絶縁膜を
形成してゲート電極と２次元電子ガス層が直接接触しな
いようにしているので、２次元電子ガス半導体装置のリ
ーク電流をより低減させ、耐圧特性をより向上させるこ
とができる。
【００２０】また、本発明にあっては、硫化アンモニウ
ムにて表面処理を施してから絶縁膜を形成しているの
で、界面準位の少ない良好な半導体（細線）−絶縁膜界
面を得ることができる。この結果、各々の細線の電気的
特性の均一化を達成することができ、電気的に高い均一
性を持つ２次元電子ガス半導体装置を再現性良く作製す
ることが可能となった。このようにして得られた半導体
装置は、高い相互コンダクタンスと優れた雑音特性を持
ち、マイクロ波素子などへの応用が可能となる。
ムにて表面処理を施してから絶縁膜を形成しているの
で、界面準位の少ない良好な半導体（細線）−絶縁膜界
面を得ることができる。この結果、各々の細線の電気的
特性の均一化を達成することができ、電気的に高い均一
性を持つ２次元電子ガス半導体装置を再現性良く作製す
ることが可能となった。このようにして得られた半導体
装置は、高い相互コンダクタンスと優れた雑音特性を持
ち、マイクロ波素子などへの応用が可能となる。
【図１】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は本発
明の一実施例による２次元電子ガスＦＥＴの製造方法を
示す断面図である。
明の一実施例による２次元電子ガスＦＥＴの製造方法を
示す断面図である。
【図２】従来例による２次元電子ガスＦＥＴを示す断面
図である。
図である。
【図３】（ａ）は別な従来例による２次元電子ガスＦＥ
Ｔの断面図、（ｂ）は（ａ）のＸ部拡大断面図である。
Ｔの断面図、（ｂ）は（ａ）のＸ部拡大断面図である。
３ ｎ+−ＡｌＧａＡｓ層 ５ ２次元電子ガス層 ７ 細線 ８ 硫化アンモニウムによる表面処理層 １０ 絶縁膜 １１ ゲート電極
Claims (1)
- 【請求項１】 ２次元電子ガス層により形成されたチャ
ネル部分にドライエッチング法とウエットエッチング法
を併用してエッチングを施すことによって当該チャネル
部分を細線構造とし、ついで、当該エッチング部分に硫
化アンモニウムにて表面処理を施した後、前記細線の側
壁面に絶縁膜を被着させ、ついで、前記細線構造のチャ
ネル部分の上にショットキー電極を形成することを特徴
とする２次元電子ガス半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4186023A JPH065635A (ja) | 1992-06-18 | 1992-06-18 | ２次元電子ガス半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4186023A JPH065635A (ja) | 1992-06-18 | 1992-06-18 | ２次元電子ガス半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065635A true JPH065635A (ja) | 1994-01-14 |
Family
ID=16181045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4186023A Pending JPH065635A (ja) | 1992-06-18 | 1992-06-18 | ２次元電子ガス半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065635A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005032865A (ja) * | 2003-07-09 | 2005-02-03 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006303031A (ja) * | 2005-04-18 | 2006-11-02 | Sanken Electric Co Ltd | 半導体装置 |
| CN110071172A (zh) * | 2019-04-28 | 2019-07-30 | 苏州汉骅半导体有限公司 | 半导体器件及其制造方法 |
-
1992
- 1992-06-18 JP JP4186023A patent/JPH065635A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005032865A (ja) * | 2003-07-09 | 2005-02-03 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006303031A (ja) * | 2005-04-18 | 2006-11-02 | Sanken Electric Co Ltd | 半導体装置 |
| CN110071172A (zh) * | 2019-04-28 | 2019-07-30 | 苏州汉骅半导体有限公司 | 半导体器件及其制造方法 |
| CN110071172B (zh) * | 2019-04-28 | 2022-03-18 | 苏州汉骅半导体有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12034051B2 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| CN1070515A (zh) | △-掺杂量子阱场效应晶体管的制作方法 | |
| JP2003209124A (ja) | 電界効果半導体素子の製造方法及び電界効果半導体素子 | |
| JP3951743B2 (ja) | 半導体装置およびその製造方法 | |
| EP1131849B1 (en) | Pseudomorphic high electron mobility transistors | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| CN113508467A (zh) | 在图案化衬底上的iii族氮化物半导体器件 | |
| WO2022031937A1 (en) | ENHANCEMENT-MODE GaN HFET | |
| US5231040A (en) | Method of making a field effect transistor | |
| JPH065635A (ja) | ２次元電子ガス半導体装置の製造方法 | |
| JP3362723B2 (ja) | 電界効果型トランジスタの製造方法 | |
| US5219772A (en) | Method for making field effect devices with ultra-short gates | |
| JP2685026B2 (ja) | 電界効果トランジスタおよび製造方法 | |
| Jae-Seung Lee et al. | Photo-electrochemical gate recess etching for the fabrication of AlGaN/GaN heterostructure field effect transistor | |
| US8952422B2 (en) | Transistor and method of fabricating the same | |
| JP2787589B2 (ja) | 半導体装置 | |
| JP2914429B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05129345A (ja) | マイクロ波集積回路の製造方法 | |
| JP4972822B2 (ja) | 電界効果半導体装置の製造方法 | |
| JPH0855861A (ja) | 電界効果トランジスタ、及びその製造方法 | |
| JP2674495B2 (ja) | 半導体装置 | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP2001267554A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH05235056A (ja) | 半導体装置及びその製造方法 | |
| JP2699746B2 (ja) | 量子細線型電界効果トランジスタ及びその製造方法 |