JPH065674A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH065674A JPH065674A JP4186175A JP18617592A JPH065674A JP H065674 A JPH065674 A JP H065674A JP 4186175 A JP4186175 A JP 4186175A JP 18617592 A JP18617592 A JP 18617592A JP H065674 A JPH065674 A JP H065674A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- probing needle
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置のウェハチェック時にプ
ロービング針が電極からずれて良品を誤ってチップ不良
と判定してしまう不都合を防ぐ。 【構成】 半導体チップ１上に、通常の電極２より面積
が小さく、電源電圧と同電位のコンタクトチェック用電
極３を２つ設ける。これによりプロービング針のずれを
感知して、プロービング針の通常の電極からのずれを修
正する。
ロービング針が電極からずれて良品を誤ってチップ不良
と判定してしまう不都合を防ぐ。 【構成】 半導体チップ１上に、通常の電極２より面積
が小さく、電源電圧と同電位のコンタクトチェック用電
極３を２つ設ける。これによりプロービング針のずれを
感知して、プロービング針の通常の電極からのずれを修
正する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にウェハ状態でのチップ検査（以下、ウェハチェ
ックと記す）を有利に行いうる電極構造を有する半導体
集積回路装置に関する。
し、特にウェハ状態でのチップ検査（以下、ウェハチェ
ックと記す）を有利に行いうる電極構造を有する半導体
集積回路装置に関する。
【０００２】
【従来の技術】ＬＳＩの製造工程においては、拡散工程
終了後に組み立て工程に先立ってウェハチェックが行わ
れる。図３は、ウェハチェック時の従来のチップ状態を
示す平面図である。同図において、１は半導体チップ、
２は電極であり、ここで、電極２は、信号電極と電源電
極とを含むものである。ウェハチェック時には信号の入
出力および電源の供給のために、電極２にテスタのプロ
ービング針を接触させて特性チェックを行う。
終了後に組み立て工程に先立ってウェハチェックが行わ
れる。図３は、ウェハチェック時の従来のチップ状態を
示す平面図である。同図において、１は半導体チップ、
２は電極であり、ここで、電極２は、信号電極と電源電
極とを含むものである。ウェハチェック時には信号の入
出力および電源の供給のために、電極２にテスタのプロ
ービング針を接触させて特性チェックを行う。
【０００３】通常、プロービング針の接触面積に対して
電極面積は十分広いため、例えば針が電極２の中心より
２０〜３０μｍずれても、針が電極２からはずれてしま
うことはない。
電極面積は十分広いため、例えば針が電極２の中心より
２０〜３０μｍずれても、針が電極２からはずれてしま
うことはない。
【０００４】
【発明が解決しようとする課題】近年、半導体チップの
小型化あるいはウェハ面積の増大により１枚のウェハに
形成されるチップ数が増加しつつある。そのため、１枚
のウェハに対して数１００回のチェックを行わなければ
ならないことがあり、そのような場合にはチェックを繰
り返しているうちにプロービング装置の誤差によりプロ
ービング針が電極２からはずれてしまうことがある。そ
して、実際のウェハチェックでは最初のプロービング針
と電極２との位置合わせ時に既に１０〜２０μｍのずれ
を含むことが起こりうるので上記可能性はさらに高くな
る。そのため、従来の半導体集積回路装置では、本来良
品であるチップが、プロービング針の非接触のために不
良品と判定されてしまうことがあった。
小型化あるいはウェハ面積の増大により１枚のウェハに
形成されるチップ数が増加しつつある。そのため、１枚
のウェハに対して数１００回のチェックを行わなければ
ならないことがあり、そのような場合にはチェックを繰
り返しているうちにプロービング装置の誤差によりプロ
ービング針が電極２からはずれてしまうことがある。そ
して、実際のウェハチェックでは最初のプロービング針
と電極２との位置合わせ時に既に１０〜２０μｍのずれ
を含むことが起こりうるので上記可能性はさらに高くな
る。そのため、従来の半導体集積回路装置では、本来良
品であるチップが、プロービング針の非接触のために不
良品と判定されてしまうことがあった。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
装置は、チップ上に該半導体集積回路装置を動作させる
ための電源電極や信号を入・出力させるための信号電極
のような正規の電極の外に、ウェハチェック時のプロー
ビング針の位置ずれを検出するための、正規の電極より
面積の小さいコンタクトチェック用の電極を有してい
る。
装置は、チップ上に該半導体集積回路装置を動作させる
ための電源電極や信号を入・出力させるための信号電極
のような正規の電極の外に、ウェハチェック時のプロー
ビング針の位置ずれを検出するための、正規の電極より
面積の小さいコンタクトチェック用の電極を有してい
る。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例を示す概略
平面図である。図１に示されるように、本実施例では、
半導体チップ１上には、回路に電源を供給し、信号を入
・出力させるための正規の電極２の外に、プロービング
針の接触位置をチェックするためのコンタクトチェック
用電極３がチップの対角線上に１対設けられている。こ
こで、コンタクトチェック用電極３の面積は電極２の面
積に比べて小さく形成されており、また電源電極と内部
で接続されて電源電圧が印加されるようになされてい
る。
て説明する。図１は、本発明の第１の実施例を示す概略
平面図である。図１に示されるように、本実施例では、
半導体チップ１上には、回路に電源を供給し、信号を入
・出力させるための正規の電極２の外に、プロービング
針の接触位置をチェックするためのコンタクトチェック
用電極３がチップの対角線上に１対設けられている。こ
こで、コンタクトチェック用電極３の面積は電極２の面
積に比べて小さく形成されており、また電源電極と内部
で接続されて電源電圧が印加されるようになされてい
る。
【０００７】今、例えば正規の電極２が１００×１００
μｍ2 、コンタクトチェック用電極３が５０×５０μｍ
2 の面積を有しているものとし、プロービング針が３０
μｍ電極の中心からずれたとすると、電極２とプロービ
ング針は接触しているが、電極３に接触するはずのプロ
ービング針は電極からはずれ、高インピーダンス状態と
なる。針がチェック用電極３からはずれて高インピーダ
ンス状態が検出された場合には、アラームを発生させる
等してプロービング針の位置を設定し直す。
μｍ2 、コンタクトチェック用電極３が５０×５０μｍ
2 の面積を有しているものとし、プロービング針が３０
μｍ電極の中心からずれたとすると、電極２とプロービ
ング針は接触しているが、電極３に接触するはずのプロ
ービング針は電極からはずれ、高インピーダンス状態と
なる。針がチェック用電極３からはずれて高インピーダ
ンス状態が検出された場合には、アラームを発生させる
等してプロービング針の位置を設定し直す。
【０００８】ここで、コンタクトチェック用電極３がチ
ップの対角線上に２個設けられているのは、ｘ−ｙ方向
の位置ずればかりでなくθ方向のずれをも検知できるよ
うにするためである。
ップの対角線上に２個設けられているのは、ｘ−ｙ方向
の位置ずればかりでなくθ方向のずれをも検知できるよ
うにするためである。
【０００９】図２は、本発明の第２の実施例を示す部分
平面図である。同図に示されるように、電源電極２ａか
ら導出される電源ライン４と、コンタクトチェック用電
極３との間は、第１層金属配線５、第２層金属配線６お
よびスルーホール７を介して接続されている。
平面図である。同図に示されるように、電源電極２ａか
ら導出される電源ライン４と、コンタクトチェック用電
極３との間は、第１層金属配線５、第２層金属配線６お
よびスルーホール７を介して接続されている。
【００１０】本実施例では、コンタクトチェック用電極
３を用いてプロービング針の位置ずれの検出ができる
外、この電極と電源電極２ａとの間の抵抗を測定するこ
とによりスルーホール抵抗のチェックを行うことができ
る。
３を用いてプロービング針の位置ずれの検出ができる
外、この電極と電源電極２ａとの間の抵抗を測定するこ
とによりスルーホール抵抗のチェックを行うことができ
る。
【００１１】
【発明の効果】以上説明したように、本発明は、チップ
上に正規の電極の外に正規の電極より面積の狭い正規の
電極とプロービング針との間の相対的位置ずれを検出す
るためのコンタクトチェック用電極を増設したものであ
るので、本発明によれば、プロービング針がずれた場
合、プロービング針が正規の電極からはずれる前にコン
タクトチェック用電極との接触がとれなくなるようにす
ることができる。従って、本発明によれば、チェック用
電極とプロービング針との間が非接触となったときにア
ラーム等が発せられるようにすることによりプロービン
グ針の正規の電極からのはずれを未然に防止することが
でき、本来良品であるチップを不良品と判定してしまう
不都合を回避することができる。
上に正規の電極の外に正規の電極より面積の狭い正規の
電極とプロービング針との間の相対的位置ずれを検出す
るためのコンタクトチェック用電極を増設したものであ
るので、本発明によれば、プロービング針がずれた場
合、プロービング針が正規の電極からはずれる前にコン
タクトチェック用電極との接触がとれなくなるようにす
ることができる。従って、本発明によれば、チェック用
電極とプロービング針との間が非接触となったときにア
ラーム等が発せられるようにすることによりプロービン
グ針の正規の電極からのはずれを未然に防止することが
でき、本来良品であるチップを不良品と判定してしまう
不都合を回避することができる。
【図１】本発明の第１の実施例の平面図。
【図２】本発明の第２の実施例の部分平面図。
【図３】従来例の平面図。
１ 半導体チップ ２、２ａ 電極 ３ コンタクトチェック用電極 ４ 電源ライン ５ 第１層金属配線 ６ 第２層金属配線 ７ スルーホール
Claims (1)
- 【請求項１】 半導体基板上に、回路に電源電圧を与え
るためのあるいは信号を入・出力させるための正規の電
極が形成され、さらにこれら正規の電極よりも面積が狭
いプロービング針位置ずれ検出用電極が形成されている
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4186175A JPH065674A (ja) | 1992-06-19 | 1992-06-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4186175A JPH065674A (ja) | 1992-06-19 | 1992-06-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065674A true JPH065674A (ja) | 1994-01-14 |
Family
ID=16183706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4186175A Pending JPH065674A (ja) | 1992-06-19 | 1992-06-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065674A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115958A (ja) * | 1994-08-24 | 1996-05-07 | Nec Corp | 半導体装置 |
| US6184569B1 (en) * | 1998-01-13 | 2001-02-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor chip inspection structures |
| JP2010010197A (ja) * | 2008-06-24 | 2010-01-14 | Renesas Technology Corp | 半導体集積回路装置 |
| JPWO2021255842A1 (ja) * | 2020-06-16 | 2021-12-23 |
-
1992
- 1992-06-19 JP JP4186175A patent/JPH065674A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115958A (ja) * | 1994-08-24 | 1996-05-07 | Nec Corp | 半導体装置 |
| US6184569B1 (en) * | 1998-01-13 | 2001-02-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor chip inspection structures |
| JP2010010197A (ja) * | 2008-06-24 | 2010-01-14 | Renesas Technology Corp | 半導体集積回路装置 |
| JPWO2021255842A1 (ja) * | 2020-06-16 | 2021-12-23 | ||
| WO2021255842A1 (ja) * | 2020-06-16 | 2021-12-23 | 日本電信電話株式会社 | 半導体ウエハ |
| US12474397B2 (en) | 2020-06-16 | 2025-11-18 | Ntt, Inc. | Semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
| US7688088B2 (en) | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object | |
| US20080048689A1 (en) | Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same | |
| JPS6373534A (ja) | 半導体集積回路の検査方法 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JP2657315B2 (ja) | プローブカード | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP3346707B2 (ja) | 半導体集積回路装置の検査方法 | |
| JPH10223710A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JPH07109842B2 (ja) | テープキャリアのテスト方法 | |
| JP3474669B2 (ja) | 半導体装置の検査方法及びプローブカード | |
| JPH09260443A (ja) | 半導体装置及びそのテスト方法 | |
| JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
| KR20050064773A (ko) | 반도체소자의 테스트 패턴 형성방법 | |
| JP2003051521A (ja) | 接続孔モニタ及び半導体装置 | |
| KR100723471B1 (ko) | 반도체 테스트 시스템 | |
| JP2978883B1 (ja) | 半導体装置 | |
| JPS6234141B2 (ja) | ||
| JP2006261391A (ja) | 半導体装置およびその検査方法 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JPS62163336A (ja) | 半導体装置 | |
| JPH11163067A (ja) | 半導体装置及びその製造方法 |