JPH065701B2 - リードフレームおよびそれを用いた半導体装置の製造方法 - Google Patents

リードフレームおよびそれを用いた半導体装置の製造方法

Info

Publication number
JPH065701B2
JPH065701B2 JP59222185A JP22218584A JPH065701B2 JP H065701 B2 JPH065701 B2 JP H065701B2 JP 59222185 A JP59222185 A JP 59222185A JP 22218584 A JP22218584 A JP 22218584A JP H065701 B2 JPH065701 B2 JP H065701B2
Authority
JP
Japan
Prior art keywords
frame
lead
lead frame
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59222185A
Other languages
English (en)
Other versions
JPS61101063A (ja
Inventor
勝 吉田
禎一 楠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP59222185A priority Critical patent/JPH065701B2/ja
Publication of JPS61101063A publication Critical patent/JPS61101063A/ja
Publication of JPH065701B2 publication Critical patent/JPH065701B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/451Multilayered leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明はリードフレームおよびそれを用いた半導体装置
の製造方法に関する。
〔背景技術〕
レジンパッケージ型等の半導体装置は、その製造におい
てリードフレームと呼称されている部材が用いられてい
る。このリードフレームは、たとえば、株式会社プレス
ジャーナル発行「月刊Semiconductor W
orld」1984年5月号、昭和59年7月15日発
行、P111〜P115に記載されているように、銅や
鉄−ニッケル系合金等の薄い金属板をエッチングあるい
はプレスの打ち抜きによって形成され、チップに取付け
るタブおよびワイヤを接続するリード等のリードフレー
ムパターンを構成するパターンメンバーを有している。
また、チップやワイヤを取付ける前記タブやリードのボ
ンディング部分は、接続の信頼性向上等を図るために、
金、銀等がメッキされている。
ところで、前記リードフレームは金属の持つ導電性、優
れた加工性を利用して形成されているが、その半面、金
属であることによる不便さも派生せざるを得ない。たと
えば、そのうちの一例を挙げれば、特性選別等の作業の
能率化向上が図り難い。すなわち、リードフレームは導
電性の金属板から製造されているため、リードフレーム
に形成された各半導体装置は、相互に電気的に導通状態
となっていることから、リードフレームから分離しなけ
れば、それぞれの半導体装置の電気的な特性検査が行え
ない。したがって、特性検査およびこれに付随する選別
作業、マーキング作業等を単品化された半導体装置に対
して行う方法は、半導体装置の製造工数の軽減化による
製造コスト低減化を妨げる原因の一つとなっている。
〔発明の目的〕
本発明の目的は半導体装置の製造工数の低減化が可能な
リードフレームを提供することによって安価な半導体装
置を提供することにある。
本発明の他の目的は集積度の高い半導体装置を提供する
ことにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明においては、複数のパターンメンバー
で形成されるリードフレームは、絶縁体からなるプラス
チックの母材と、この母材の表面に部分的に被着された
導体層とからなっているため、一本のリードフレームに
それぞれ形成された半導体装置はリードフレームを分断
しなくとも、リードフレームに取付けられた状態で特性
検査が行える。この結果、特性検査作業の能率が向上す
るばかりでなく、特性検査結果に基づく品質等のグレー
ド等を表示するマーキング作業もリードフレームの状態
で行うことができ、半導体装置の製造工数の低減による
半導体装置の製造コストの軽減が達成できる。また、リ
ードフレームはその母材がプラスチックであることか
ら、半導体装置はリードフレームから容易に切断するこ
とができるため、ユーザー側で簡単に分離ができる。し
たがって、半導体装置はリードフレームに取付けられた
状態で出荷することもでき、出荷に付随する作業も容易
となる等の効果も得られる。
〔実施例〕
第1図は本発明の一実施例によるレジンパッケージ型の
トランジスタの断面図、第2図は同じく平面図、第3図
は同じく一部の断面図、第4図は本発明のトランジスタ
の製造工程を示すフローチャート、第5図は本発明のト
ランジスタの製造に用いるリードフレームの一部を示す
平面図、第6図は同じくチップボンディングおよびワイ
ヤボンディングが施されたリードフレームの状態を示す
平面図、第7図は同じくレジンモールドが施されたリー
ドフレームの状態を示す平面図、第8図は同じく特性検
査が成されマーキングが施されたリードフレームの状態
を示す平面図である。
この実施例のトランジスタは第1図および第2図に示す
ように、平行に延在する3本のリード1と、これらリー
ド1の同一端側を被うレジンからなるパッケージ2とか
らなっている。前記中央のリード1のパッケージ2内に
延在する内端は幅広のタブ3を形成し、その主面にはト
ランジスタ素子からなるチップ4が銀ペースト又はAu
−Si共晶等からなる接合材5を介して固定されてい
る。また、両側のリード1のパッケージ2内に延在する
内端も幅広となってワイヤボンディング用のパッド6を
形成している。そして、このパッド6と前記チップ4の
図示しない電極とは導電性のワイヤ7で接続されてい
る。これらリード1のパッケージ2内に位置する部分が
幅広となることは、チップボンディング、ワイヤボンデ
ィングがし易くなるとともに、リード1がパッケージ2
から抜けないようになり、リード1とパッケージ2との
密着性が損ない難くなる。
一方、前記リード1はいずれもプラスチックの母材8と
この母材8の表面に被着形成された導体層9とからなっ
ている。前記母材8を形成するプラスチックは特にレジ
ンの種類は限定はされないが、チップボンディング、ワ
イヤボンディング、モールド時に加わる300〜350
℃程度の温度で変形や劣化しないもの、機械強度が高い
ものが選ばれる。この実施例のトランジスタはパッケー
ジ2から突出するリード1の外端面を除く以外の表面は
導体層9によって被われている(第1図および第2図参
照)。
つぎに、第4図〜第8図を参照しながら、トランジスタ
の製造方法について説明する。
トランジスタの製造に際して、最初にリードフレーム1
0が用意される。このリードフレーム10は数100μ
m〜数mmの厚さのプラスチックフィルムを第5図に示さ
れるように、パターニングすることによって形成され
る。パターニングはプレスによる打ち抜きによって行わ
れる。リードフレーム10は相互に平行に延びる第1の
枠11aと第2の枠11bと、これらの1対の枠11
a,11bを連結するタイバー12とを有している。ま
た、一方の枠11aの内側から3本のリード1が前記タ
イバー12に平行に延在している。これらリード1にあ
って、中央のリード1はその先端(内端)に幅広のタブ
3を有し、両側のリード1はその先端(内端)に幅広の
パッド6を有している。また、各リード1間およびリー
ド1とタイバー12とはダム13によって連結されてい
る。さらに前記第1と第2の枠11a,11bにはガイ
ド孔14が設けられている。このガイド孔14はリード
フレーム10の組立時の自動搬送時のガイドあるいは位
置決め用のガイドとして用いられる。
つぎに、このリードフレーム10は母材8の必要な表面
部分に導体層9がメッキされる。すなわち、メッキが必
要な部分は、チップボンディング、ワイヤボンディング
が行われる領域ならびにパッケージ2から突出しかつ実
装時に半田が付けられる領域である。メッキはディップ
式で数千Å〜数μmの厚さで付けられる。導体層9は、
特に限定はされないが、たとえば、下層がニッケル(N
i)で上層が銅(Cu)等となっている。なお、第5図
〜第8図において、メッキが施された領域は点々を施し
て示してある。
つぎに、このようなリードフレーム10は、第6図で示
されるように、タブ3上にチップ4がボンディングされ
るとともに、このチップ4の図示しない電極と両側のリ
ード1の内端とはワイヤ7で接続される。
その後、このリードフレーム10は、レジンモールドが
施され、第7図で示されるように、リード1の先端部分
は絶縁性のレジンからなるパッケージ2で被われる。
つぎに、このリードフレーム10は、第8図で示される
ように、各リード1間およびリード1とタイバー12と
を連結するダム13が切断除去される。この状態では、
各リード1はパッケージ2および導体層9が設けられて
いない第1の枠11aによって物理的に連結されている
が、前記パッケージ2は絶縁体であることと、リード1
を連結するダム13はその表面に導体層9を有していな
いことから、各リード1は電気的に相互に独立してい
る。したがって、この状態では、モールドされて形成さ
れた各トランジスタ15はリードフレーム10に連結さ
れている状態でも電気的な特性検査が可能となる。そこ
で、この状態で特性検査が実行される また、前記特性
検査結果に基づくグレード(等級)表示がリードフレー
ムの状態で行われる。
この結果、パッケージ2の主面にマーク16が印刷され
る。実施例では、2A,2Bなる文字でグレードが表示
される。
このようなトランジスタ15は、リードフレーム10に
取付けられた状態で出荷されても、リード1の主構成材
質がプラスチックであることから、簡単な機構の切断機
や挟み等でリード1がそれぞれの枠11a,11bから
切断分離できるため、ユーザーにあっても何等支障なく
使用できる。
一方、トランジスタ15を単体の製品として出荷する場
合は、リード1をそれぞれの枠11a,11bの近傍で
切断すれば、第1図で示されるようなトランジスタ15
を製造することができるので、トランジスタ15を単品
として出荷することができる。
〔効果〕
(1)本発明のトランジスタ15は、封止材質であるパッ
ケージ2およびリード1の主構成材質が共にプラスチッ
クであることから、両者間に熱応力が発生し難くなり、
リード1とパッケージ2との間の密着状態も常に良好に
維持でき、高い耐湿性を維持できるという効果が得られ
る。
(2)上記(1)から、本発明のトランジスタ15はリード1
とパッケージ2の熱応力の発生が少ないことから、熱応
力によるワイヤ7の破断等が生じることもなく、信頼性
が向上するという効果が得られる。
(3)本発明のトランジスタ15は、リード1の主構成材
質が金属に比較して安価なプラスチックで形成されてい
ることと、リード1の表面の導体層9は製造コストが安
いメッキ法によって形成されていることから、その製造
コストが安価となるとい効果が得られる。
(4)本発明のリードフレーム10は主構成材質がプラス
チックであることから、その製造コストが安くなるとと
もに、金属のような市場変動による材料コストの変動が
少ないことから、製造コストが安定するという効果が得
られる。
(5)本発明のリードフレーム10は、パターンメンバー
の一つであるダム13を切断除去すれば、各リード1は
相互に電気的に絶縁されるため、このリードフレーム1
0に製造された複数のトランジスタ15はリードフレー
ム10に支持された状態で電気的な特性検査が行えると
いう効果が得られる。
(6)上記(5)から、本発明によれば、特性検査に基づくマ
ーキング作業もリードフレーム10の状態で行えるた
め、トランジスタの製造工数の低減化が達成できるとい
う効果が得られる。
(7)上記(5)および(6)から、本発明によれば、トランジ
スタ15の出荷はリードフレーム10に各トランジスタ
15が支持された状態で行っても、リード1の主構成材
質がプラスチックであることから、簡単な機構の切断機
等でリード1を枠11から切断分離できるため、ユーザ
ーにあっても何等支障なくトランジスタ15を使用でき
るという効果が得られる。
(8)上記(5)〜(7)から本発明のリードフレーム10を用
いてトランジスタ15を製造する場合、各工程および工
程内で常にワークはリードフレーム10の状態で取り扱
われるため、取り扱い性能が向上し製造工数の低減が達
成できるという効果が得られる。
(9)本発明のリードフレーム10は、プラスチックの母
材8とこの母材8の表面に部分的に設けられた導体層9
によって形成されていることから、その重量は軽い。し
たがって、リードフレーム10の輸送が容易でありかつ
輸送効率も高くできる。このため、リードフレーム10
の輸送コストの軽減も達成できるという効果が得られ
る。
(10)本発明のリードフレーム10は、常時はプラスチッ
クの母材8のまま保管して置き、使用時に母材8の表面
に導体層9をメッキするようにすれば、保管時の母材8
の酸化等の劣化が起きないため、従来の表面が酸化した
りするような金属のリードフレームに比較して勝るとい
う効果が得られる。
(11)上記(1)〜(10)により、本発明によれば、低廉なリ
ードフレーム10を用いて少ない工数でトランジスタが
製造できることから、安価なトランジスタを提供するこ
とができるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、リードフレー
ム10は母材8の所定部分にメッキを行った後にパター
ニングすれば、母材8の表裏の導体層9は、第9図およ
び第11図に示されるように、相互に電気的に独立状態
となる。そこで、リードフレーム10の主面側および裏
面側にそれぞれチップ4を固定するとともに、このチッ
プ4の電極とこれに対応するリード1の内端とをワイヤ
7で接続し、リードフレーム10の表裏にそれぞれ独立
した半導体装置を製造するようにすれば、より高集積度
化が可能となる。この場合、製品となった半導体装置の
実装時、リード1を配線基板の挿入孔に挿入した場合、
配線基板の孔を形成する導体層部分がリード1の表裏の
導体層9を導通状態としてしまうことになることから、
導通状態となっては困る部分では、リード1の表裏面の
いずれか一方のみにワイヤ7を接続するようにすればよ
い。なお、リード1の表裏の半導体装置の特定のリード
1が電気的に導通状態となる必要がある場合には、第1
0図に示されるように、リード1の表裏面の両方にワイ
ヤ7を接続して置けば、実装によって導通状態となる。
第10図において、リード1の外端にハッチングが施さ
れたリード1はリード1の裏面にワイヤ7が接続された
ものを示す。さらに、この場合、リードフレーム10を
標準化した場合、リード1の総てにワイヤ7が接続され
るとは限らない。すなわち、必要なリード1のみにワイ
ヤボンディングを施せばよい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるトランジスタの製造
技術に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、IC等の半導体装置の製
造技術に適用できる。
本発明は少なくとも電子部品等の製造技術に適用でき
る。
【図面の簡単な説明】
第1図は本発明の一実施例によるレジンパッケージ型の
トランジスタの断面図、 第2図は同じく平面図、 第3図は同じく一部の断面図、 第4図は本発明のトランジスタの製造工程を示すフロー
チャート、 第5図は本発明のトランジスタの製造に用いるリードフ
レームの一部を示す平面図、 第6図は同じくチップボンディングおよびワイヤボンデ
ィングが施されたリードフレームの状態を示す平面図、 第7図は同じくレジンモールドが施されたリードフレー
ムの状態を示す平面図、 第8図は同じく特性検査が成されマーキングが施された
リードフレームの状態を示す平面図、 第9図は本発明の他の実施例による半導体装置の断面
図、 第10図は同じく概念的な半導体装置の平面図、 第11図は同じくリード1の断面図である。 1・・・リード、2・・・パッケージ、3・・・タブ、
4・・・チップ、5・・・接合材、6・・・パッド、7
・・・ワイヤ、8・・・母材、9・・・導体層、10・
・・リードフレーム、11a,11b・・・枠、12・
・・タイバー、13・・・ダム、14・・・ガイド孔、
15・・・トランジスタ、16・・・マーク。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−88752(JP,A) 特開 昭59−148354(JP,A) 特開 昭51−40869(JP,A) 特開 昭55−110060(JP,A)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】相互に平行に延びる第1と第2の枠と、こ
    れらの第1の枠と第2の枠とを接続するタイバーと、前
    記第1の枠に一体となり前記第2の枠に向けて延びる複
    数のリードとを有するリードフレームであって、前記リ
    ードフレームは絶縁性プラスチックにより形成された母
    材を有し、かつ前記第2の枠と前記タイバーと前記リー
    ドとの前記母材にディップ法により被着形成された導体
    層を有し、当該導体層が被着されていない前記第1の枠
    の部分で前記リードの導体層相互を電気的に独立し得る
    ようにしたことを特徴とするリードフレーム。
  2. 【請求項2】相互に平行に延びる第1と第2の枠と、こ
    れらの第1の枠と第2の枠とを横方向に延びて接続する
    タイバーと、前記第1の枠に一体となり前記第2の枠に
    向けて延びる複数のリードと、前記枠に平行に延びて前
    記リード相互および前記リードと前記タイバーとを接続
    するダムとを有するリードフレームを絶縁性プラスチッ
    クの母材により形成する工程と、 前記第1の枠を残して前記第2の枠と前記タイバーと前
    記リードと前記タブの部分の前記母材にディップ法によ
    り導体層を被着成形する工程と、 前記リードフレームにチップを固定して当該チップと前
    記リードとをワイヤで接続するボンディング工程と、 前記リードの先端部と前記チップとをパッケージで覆う
    モールド工程と、 前記ダムの部分をリードフレームから除去するダム切断
    工程と、 前記チップの電気的な特性検査を前記チップが前記リー
    ドフレームに取り付けられた状態で行う特性検査工程と
    を有する半導体装置の製造方法。
  3. 【請求項3】リードフレームの表裏両面にそれぞれチッ
    プを固定し、前記チップの電極とこれに対応するリード
    とをワイヤで接続することを特徴とする特許請求の範囲
    第2項記載の半導体装置の製造方法。
  4. 【請求項4】リードの表裏どちらか一方にのみワイヤを
    接続することを特徴とする特許請求の範囲第3項記載の
    半導体装置の製造方法。
JP59222185A 1984-10-24 1984-10-24 リードフレームおよびそれを用いた半導体装置の製造方法 Expired - Lifetime JPH065701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59222185A JPH065701B2 (ja) 1984-10-24 1984-10-24 リードフレームおよびそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59222185A JPH065701B2 (ja) 1984-10-24 1984-10-24 リードフレームおよびそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61101063A JPS61101063A (ja) 1986-05-19
JPH065701B2 true JPH065701B2 (ja) 1994-01-19

Family

ID=16778487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59222185A Expired - Lifetime JPH065701B2 (ja) 1984-10-24 1984-10-24 リードフレームおよびそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH065701B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145837A (ja) * 1987-12-02 1989-06-07 Toshiba Corp 半導体装置
DE102012106425A1 (de) * 2012-07-17 2014-01-23 Epcos Ag Bauelement
CN114999981B (zh) * 2022-08-02 2022-10-25 四川晁禾微电子有限公司 塑封三极管自动输送加工设备

Also Published As

Publication number Publication date
JPS61101063A (ja) 1986-05-19

Similar Documents

Publication Publication Date Title
US4994411A (en) Process of producing semiconductor device
US5198964A (en) Packaged semiconductor device and electronic device module including same
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
JP3780122B2 (ja) 半導体装置の製造方法
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
US7872336B2 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
CN101536183B (zh) 引线框条带、半导体装置以及用于制造该引线框的方法
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH065701B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPH0740576B2 (ja) フィルムキャリヤ半導体装置の電気試験方法
JP2715810B2 (ja) フィルムキャリア半導体装置とその製造方法
JPS61150253A (ja) 半導体リ−ドフレ−ム
JP2555878B2 (ja) フィルムキャリヤーテープの製造方法
JP2700253B2 (ja) 電子部品装置
JPH07201928A (ja) フィルムキャリア及び半導体装置
KR970002136B1 (ko) 반도체 패키지
JPS58134450A (ja) 半導体装置およびその製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
KR0177006B1 (ko) 복합 리드 구성을 가진 반도체 장치
JP3211116B2 (ja) 電子部品及びそのモジュール構造
JP3508683B2 (ja) 半導体装置及びその製造方法
JPH09270435A (ja) 半導体装置の製造方法
JPS5923432Y2 (ja) 半導体装置
JPH0468542A (ja) 半導体装置