JPH0657052B2 - 同期信号除去装置 - Google Patents

Description

【発明の詳細な説明】 ＜技術分野＞ 本発明はビデオ信号に含まれる水平同期信号、或はカラ
ー同期信号であるバースト信号等を前記ビデオ信号から
除去する同期信号除去装置に関する。

＜従来技術の説明＞ 従来の同期信号の除去回路を第１図に示し、その波形を
第２図に示す。

入力の同期信号を含むビデオ信号１は、ペデスタルクラ
ンプ回路により、ビデオ信号のバツクポーチで発生する
バックポーチパルス３により、バツクポーチの期間、つ
まりペデスタルレベルが一定の直流レベルにされる。前
記ペデスタルクランプ回路２の出力は、ブランキング除
去回路４に入力され、ブランキングパルス５の制御で、
ブランキング期間中は前記ペデスタルクランプ回路２の
ペデスタルレベルと同零位レベルが出力され、ブランキ
ング期間以外の時間は、前記ペデスタルクランプ回路２
出力のビデオ信号が出力される。従つて、前記ブランキ
ング除去回路４からは、ブランキング期間中はビデオ信
号のペデスタルレベルが出力され、その他の期間はビデ
オ信号が出力されることになり、入力の同期信号を含む
ビデオ信号から同期信号を除去することが可能となる。

しかし、クランプを行つてビデオ信号の直流成分を再生
する場合ＡＰＬ（ビデオ信号の平均輝度レベル）が変化
するので、入力ビデオ信号から直流成分を正確に再生す
るのは困難であり、その為には回路構成が複雑になる。
又、クランプが正確に行なわれない場合、ＡＰＬの変化
に伴いクランプ出力信号はペデスタルのレベルを変化さ
せ、結局同期信号が除去された出力信号の輝度レベルは
変動してしまう。

換言すると、クランプ回路の回路特性が、出力信号に大
きく影響する。例えばフイードバツククランプ回路等
の、クランプ出力の変動を押えたクランプ回路を用いれ
ば、ＡＰＬの変動の影響を少々抑えることが可能である
が、回路規模が増大し、コストの上昇を招く。

＜発明の目的＞ 本発明は上述の如き従来技術の欠点に鑑み、回路の特性
に拘らず、信号の直流成分の変動が同期信号除去出力に
影響を与えない同期信号除去装置の提供を目的としてい
る。

＜実施例の説明＞ 本発明の一実施例の同期信号除去回路を第３図に示し、
その各部の信号波形を第４図に示す。

同期信号を含む入力ビデオ信号１０はサンプルホールド
回路（以下Ｓ／Ｈ回路）１２、スイツチ回路１４、及び
同期分離回路１６に入力される。同期分離回路１６から
は水平同期信号２０が抜き出され、同期信号２０を基準
にモノマルチバイブレータ１８，１９によりバツクポー
チパルス３０が又モノマルチバイブレータ２３，２４に
よりブランキングパルス４０が形成される。バツクポー
チパルス３０によりＳ／Ｈ回路１２はバツクポーチの信
号レベルをサンプルホールドし、スイツチ回路１４へ出
力する。

スイツチ回路１４はブランキングパルス４０がハイレベ
ルの時Ｓ／Ｈ回路１２の出力を選択し、ローレベルの時
入力ビデオ信号１０を選択して、同期信号が除去された
出力ビデオ信号５０を得る。

このようにペデスタルレベルをバツクポーチパルス３０
によるサンプルホールドにより得ているのでＡＰＬが変
化してもペデスタルレベルの検出誤差がなくなり、輝度
レベルを忠実に再現することが可能となる。

第５図はＮＴＳＣビデオ信号を復号して得た（Ｂ−Ｙ）
信号からカラーバースト信号を除去するときの信号波形
図である。回路図は第３図とほぼ同じ回路構成により実
現できるので詳細は省く。

（Ｂ−Ｙ）信号10′はカラーバースト信号３５、及び実
際の（Ｂ−Ｙ）信号３６より成り、同期信号20′は含ん
でいない。同期信号20′は第３図の同期分離回路１６よ
り得て、同期信号20′を基準に同期タイミング信号30′
及び、バースト期間中にハイレベルとなるブランキング
信号40′を形成する。そして、同期タイミング信号30′
のタイミングで（Ｂ−Ｙ）信号10′をサンプルホールド
して色差ＯＶ信号を取り出し、ブランキングパルス40′
がハイレベルの期間入力（Ｂ−Ｙ）信号の代りに色差Ｏ
Ｖ信号を置き換える。

このように構成することによりカラーバースト信号３５
を取除いた（Ｂ−Ｙ）信号50′を得ることができる。

本実施例においても、入力（Ｂ−Ｙ）信号の平均レベル
が変動しても色差ＯＶレベルを正確に取り出すことがで
きるので、入力（Ｂ−Ｙ）信号を忠実に伝達できる。

第６図に第１図のＳ／Ｈ回路１２及びスイツチ回路１４
の具体的回路を示す。

コンデンサ１１０、抵抗１１１，１１２，114トランジ
スタ１１３は、バツフアを構成し、入力ビデオ信号１０
は、トランジスタ１１３のエミツタから、低インピーダ
ンスに変換された信号となる。

抵抗１１５，インバータ１１７，アナログスイツチ１１
６，コンデンサ１１８はＳ／Ｈ回路１２を構成してい
る。インバーター１１７，アナログスイツチ１１６はＣ
−ＭＯＳタイプのアナログスイツチを構成している。バ
ツクポーチパルス３０がハイレベルの時、アナログスイ
ツチ１１６がオンし、トランジスタ１１３のエミツタ出
力信号は抵抗１１５、アナログスイツチ１１６を通りコ
ンデンサ１１８にホールドされる。バツクポーチパルス
３０がローレベルのときはアナログスイツチ116はオフ
し、コンデンサ１１８は以前の電圧を保持している。

アナログスイツチ１１９，１２０，インバータ１２１は
スイツチ回路１４を構成している。これらのスイツチも
Ｃ−ＭＯＳの構成である。

ブランキングパルス４０がハイレベルの時、アナログス
イツチ１２０はオンし、アナログスイツチ１１９はオフ
する。又、ブランキングパルス40がローレベルの時、ア
ナログスイツチ１１９がオンし、１２０がオフする。従
つて、コンデンサ１１８に蓄積されたペデスタルレベル
は、ブランキング期間中出力ビデオ信号５０として出力
され、他の期間は、トランジスタ１１３のエミツタ出力
が出力される。結局入力ビデオ信号５０を得ることがで
きる。

勿論、Ｓ／Ｈ回路１２、スイツチ回路１４としては他の
形式の回路を用いることが可能である。

＜効果の説明＞ 以上、説明した如く本発明によれば入力ビデオ信号の平
均レベルの変動に対して忠実に基準レベルが追従する同
期信号除去回路を極めて簡単な回路構成で実現できる。

【図面の簡単な説明】

第１図は従来の同期信号除去回路の回路図、第２図は第
１図の各部の信号波形図、第３図は本実施例の同期信号
除去回路の回路図、第４図は第３図の各部の信号波形
図、第５図は他の実施例の信号波形図、第６図は第３図
の回路の一部の詳細回路図である。 図において１０は入力周期信号、１２はサンプルホール
ド回路、１４はスイツチ回路、１６は同期分離回路、２
０は水平同期信号、３０はバツクポーチパルス、４０は
ブランキングパルス、５０は出力ビデオ信号を夫々示
す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ビデオ信号を入力し、入力された入力ビデ
   オ信号をサンプリングし、サンプリングされた信号のレ
   ベルを示す信号をホールドし、出力するためのサンプル
   ホールド手段と、 前記サンプルホールド手段より出力される信号と前記入
   力ビデオ信号とを入力し、前記サンプルホールド手段よ
   り出力される信号と前記サンプルホールド手段より出力
   される信号と前記入力ビデオ信号の何れか一方を選択的
   に出力するための選択出力手段と、 前記入力ビデオ信号における水平同期信号のバックポー
   チ部をサンプルホールドする様に前記サンプルホールド
   手段におけるサンプルホールドタイミングを制御すると
   共に、前記入力ビデオ信号における水平ブランキング期
   間には前記サンプルホールド手段より出力される信号を
   選択出力し、他の期間には前記入力ビデオ信号を選択出
   力する様に前記選択出力手段における選択出力タイミン
   グを制御することにより、前記入力ビデオ信号に含まれ
   る水平同期信号を除去するための制御手段とを有するこ
   とを特徴とする同期信号除去装置。