JPH065822A - ウェハスケール半導体不揮発性記憶装置とその書き込み方法 - Google Patents
ウェハスケール半導体不揮発性記憶装置とその書き込み方法Info
- Publication number
- JPH065822A JPH065822A JP4180602A JP18060292A JPH065822A JP H065822 A JPH065822 A JP H065822A JP 4180602 A JP4180602 A JP 4180602A JP 18060292 A JP18060292 A JP 18060292A JP H065822 A JPH065822 A JP H065822A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- nonvolatile memory
- volatile memory
- block
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【構成】 書き込み速度が遅いが記憶保持寿命が長い第
１の半導体不揮発性記憶装置１２からなる第１のブロッ
ク１４と、書き込み速度が速いが記憶保持寿命が短い第
２の半導体不揮発性記憶装置１３からなる第２のブロッ
ク１５とで、構成するウェハスケール半導体不揮発性記
憶装置およびその書き込み方法。 【効果】 ウェハスケール半導体不揮発性記憶装置にお
ける書き込み速度を速くすることと、記憶保持寿命を長
くすることとを達成することができる。
１の半導体不揮発性記憶装置１２からなる第１のブロッ
ク１４と、書き込み速度が速いが記憶保持寿命が短い第
２の半導体不揮発性記憶装置１３からなる第２のブロッ
ク１５とで、構成するウェハスケール半導体不揮発性記
憶装置およびその書き込み方法。 【効果】 ウェハスケール半導体不揮発性記憶装置にお
ける書き込み速度を速くすることと、記憶保持寿命を長
くすることとを達成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の半導体不揮発性
記憶装置からなるウェハスケール半導体不揮発性記憶装
置とその書き込み方法とに関し、とくにウェハスケール
半導体不揮発性記憶装置の書き込み時間および記憶保持
性の改善に関するものである。
記憶装置からなるウェハスケール半導体不揮発性記憶装
置とその書き込み方法とに関し、とくにウェハスケール
半導体不揮発性記憶装置の書き込み時間および記憶保持
性の改善に関するものである。
【０００２】
【従来の技術】従来の半導体不揮発性記憶装置は、ウェ
ハ上に複数の半導体不揮発性記憶装置を形成し、これを
切断分離することにより製造されている。
ハ上に複数の半導体不揮発性記憶装置を形成し、これを
切断分離することにより製造されている。
【０００３】近年、半導体不揮発性記憶装置において、
大容量化するために、ウェハ上に形成した複数の半導体
不揮発性記憶装置を切断分離することなく、ウェハの状
態のまま使用することが行なわれている。このような半
導体不揮発性記憶装置をウェハスケール半導体不揮発性
記憶装置と称する。
大容量化するために、ウェハ上に形成した複数の半導体
不揮発性記憶装置を切断分離することなく、ウェハの状
態のまま使用することが行なわれている。このような半
導体不揮発性記憶装置をウェハスケール半導体不揮発性
記憶装置と称する。
【０００４】従来技術におけるウェハスケール半導体不
揮発性記憶装置を図３に示す。
揮発性記憶装置を図３に示す。
【０００５】図３に示すように、従来のウェハスケール
半導体不揮発性記憶装置は、シリコンウェハ３１に同一
の半導体不揮発性記憶装置３２を複数個形成してなる。
したがって、ウェハスケール半導体不揮発性記憶装置の
書き込み速度および記憶保持性は、半導体不揮発性記憶
装置３２と同じである。
半導体不揮発性記憶装置は、シリコンウェハ３１に同一
の半導体不揮発性記憶装置３２を複数個形成してなる。
したがって、ウェハスケール半導体不揮発性記憶装置の
書き込み速度および記憶保持性は、半導体不揮発性記憶
装置３２と同じである。
【０００６】なお、記憶保持性とは、半導体不揮発性記
憶装置の記憶データの保持能力であり、記憶保持性が劣
るとデータの記憶寿命が短くなる。
憶装置の記憶データの保持能力であり、記憶保持性が劣
るとデータの記憶寿命が短くなる。
【０００７】また、従来のウェハスケール半導体不揮発
性記憶装置のアドレス線とデータ線（いずれも図示せ
ず）は、端子数を少なくするため、すべての半導体不揮
発性記憶装置３２に接続されている。そこで、ウェハス
ケール半導体不揮発性記憶装置では、図３に示すよう
に、半導体不揮発性記憶装置３２を選択するために、半
導体不揮発性記憶装置３２のチップ選択パッド３３に接
続したチップ選択端子３４が、半導体不揮発性記憶装置
３２の数だけ必要となる。
性記憶装置のアドレス線とデータ線（いずれも図示せ
ず）は、端子数を少なくするため、すべての半導体不揮
発性記憶装置３２に接続されている。そこで、ウェハス
ケール半導体不揮発性記憶装置では、図３に示すよう
に、半導体不揮発性記憶装置３２を選択するために、半
導体不揮発性記憶装置３２のチップ選択パッド３３に接
続したチップ選択端子３４が、半導体不揮発性記憶装置
３２の数だけ必要となる。
【０００８】
【発明が解決しようとする課題】従来のウェハスケール
半導体不揮発性記憶装置は書き込み速度が遅い。これは
ウェハスケール半導体不揮発性記憶装置を構成する半導
体不揮発性記憶装置の書き込み速度が遅いためである。
半導体不揮発性記憶装置は、内蔵する不揮発性記憶素子
が充分な記憶保持性を有するものは書き込み速度が遅い
ために、書き込み速度が遅くなる。
半導体不揮発性記憶装置は書き込み速度が遅い。これは
ウェハスケール半導体不揮発性記憶装置を構成する半導
体不揮発性記憶装置の書き込み速度が遅いためである。
半導体不揮発性記憶装置は、内蔵する不揮発性記憶素子
が充分な記憶保持性を有するものは書き込み速度が遅い
ために、書き込み速度が遅くなる。
【０００９】電気的に書き換え可能な不揮発性記憶素子
としては、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏ
ｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型や、たとえ
ば、特開平２−１０３９６６号公報に記載されている、
ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ
−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の不揮
発性記憶素子が知られている。
としては、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏ
ｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型や、たとえ
ば、特開平２−１０３９６６号公報に記載されている、
ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ
−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の不揮
発性記憶素子が知られている。
【００１０】このＭＯＮＯＳ型の不揮発性記憶素子は、
ＭＮＯＳ型の不揮発性記憶素子の第２層のゲート絶縁膜
であるシリコン窒化膜の表面を熱酸化して、酸化シリコ
ン膜を形成し、ゲート電極側からのキャリアの注入を防
ぐのに充分なバリア高さを持つ第３層のゲート絶縁膜を
有する。
ＭＮＯＳ型の不揮発性記憶素子の第２層のゲート絶縁膜
であるシリコン窒化膜の表面を熱酸化して、酸化シリコ
ン膜を形成し、ゲート電極側からのキャリアの注入を防
ぐのに充分なバリア高さを持つ第３層のゲート絶縁膜を
有する。
【００１１】ＭＮＯＳ型の不揮発性記憶素子や、ＭＯＮ
ＯＳ型の不揮発性記憶素子の書き込みは、シリコン基板
に形成する第１層のゲート絶縁膜であるシリコン酸化膜
におけるキャリアのトンネリングにより行なうため、こ
のシリコン酸化膜の膜厚を薄くすると書き込み速度は速
くなる。しかし、シリコン酸化膜の膜厚が薄い場合、記
憶保持性は悪くなる。
ＯＳ型の不揮発性記憶素子の書き込みは、シリコン基板
に形成する第１層のゲート絶縁膜であるシリコン酸化膜
におけるキャリアのトンネリングにより行なうため、こ
のシリコン酸化膜の膜厚を薄くすると書き込み速度は速
くなる。しかし、シリコン酸化膜の膜厚が薄い場合、記
憶保持性は悪くなる。
【００１２】したがって、書き込み速度が速い半導体不
揮発性記憶装置は、記憶保持性が劣る。すなわち、高速
書き込みと、長期間の記憶保持とを、ともに達成するこ
とは困難である。
揮発性記憶装置は、記憶保持性が劣る。すなわち、高速
書き込みと、長期間の記憶保持とを、ともに達成するこ
とは困難である。
【００１３】本発明の目的は、かかる課題を除去し、書
き込み時間が短く、さらに記憶保持寿命が長いウェハス
ケール半導体不揮発性記憶装置、およびその書き込み方
法を提供するものである。
き込み時間が短く、さらに記憶保持寿命が長いウェハス
ケール半導体不揮発性記憶装置、およびその書き込み方
法を提供するものである。
【００１４】
【課題を解決するための手段】本発明では、上記の目的
を達成するために次のようなウェハスケール半導体不揮
発性記憶装置、およびその書き換え方法を採用する。
を達成するために次のようなウェハスケール半導体不揮
発性記憶装置、およびその書き換え方法を採用する。
【００１５】本発明のウェハスケール半導体不揮発性記
憶装置は、第１の半導体不揮発性記憶装置からなる第１
のブロックと、この第１の半導体不揮発性記憶装置より
書き込み速度が速く記憶保持性が劣る第２の半導体不揮
発性記憶装置からなる第２のブロックとを有する。
憶装置は、第１の半導体不揮発性記憶装置からなる第１
のブロックと、この第１の半導体不揮発性記憶装置より
書き込み速度が速く記憶保持性が劣る第２の半導体不揮
発性記憶装置からなる第２のブロックとを有する。
【００１６】本発明のウェハスケール半導体不揮発性記
憶装置の書き込み方法は、第１の半導体不揮発性記憶装
置からなる第１のブロックと、この第１の半導体不揮発
性記憶装置より書き込み速度が速く記憶保持性が劣る第
２の半導体不揮発性記憶装置からなる第２のブロック
と、ブロック選択端子とを有し、このブロック選択端子
への信号で第１のブロックと第２のブロックとを選択す
ることにより行なう。
憶装置の書き込み方法は、第１の半導体不揮発性記憶装
置からなる第１のブロックと、この第１の半導体不揮発
性記憶装置より書き込み速度が速く記憶保持性が劣る第
２の半導体不揮発性記憶装置からなる第２のブロック
と、ブロック選択端子とを有し、このブロック選択端子
への信号で第１のブロックと第２のブロックとを選択す
ることにより行なう。
【００１７】
【作用】本発明におけるウェハスケール半導体不揮発性
記憶装置は、ウェハ内に書き込み速度と記憶保持性とが
異なる２種類の半導体不揮発性記憶装置を有することに
より、高速書き込みの場合は、書き込み速度の速い半導
体不揮発性記憶装置を用い、長期間記憶保持が必要な場
合は、記憶保持性が優れた半導体不揮発性記憶装置を選
択することにより、高速書き換えと長期間記憶保持と
を、ともに達成できるようにしている。
記憶装置は、ウェハ内に書き込み速度と記憶保持性とが
異なる２種類の半導体不揮発性記憶装置を有することに
より、高速書き込みの場合は、書き込み速度の速い半導
体不揮発性記憶装置を用い、長期間記憶保持が必要な場
合は、記憶保持性が優れた半導体不揮発性記憶装置を選
択することにより、高速書き換えと長期間記憶保持と
を、ともに達成できるようにしている。
【００１８】
【実施例】以下図面を用いて本発明の実施例を説明す
る。図１は、本発明におけるウェハスケール半導体不揮
発性記憶装置の一実施例を示す図面である。
る。図１は、本発明におけるウェハスケール半導体不揮
発性記憶装置の一実施例を示す図面である。
【００１９】図１に示すように、本発明のウェハスケー
ル半導体不揮発性記憶装置は、シリコンウェハ１１内
に、第１の半導体不揮発性記憶装置１２からなる第１の
ブロック１４と、第２の半導体不揮発性記憶装置１３か
らなる第２のブロック１５とを有する。
ル半導体不揮発性記憶装置は、シリコンウェハ１１内
に、第１の半導体不揮発性記憶装置１２からなる第１の
ブロック１４と、第２の半導体不揮発性記憶装置１３か
らなる第２のブロック１５とを有する。
【００２０】第２の半導体不揮発性記憶装置１３を構成
する不揮発性記憶素子は、第１の半導体不揮発性記憶装
置１２を構成する不揮発性記憶素子より、書き込み速度
が速く記憶保持性が劣る特性を有する。したがって、第
２の半導体不揮発性記憶装置１３は、第１の半導体不揮
発性記憶装置１２より書き込み速度が速く記憶保持性が
劣る。
する不揮発性記憶素子は、第１の半導体不揮発性記憶装
置１２を構成する不揮発性記憶素子より、書き込み速度
が速く記憶保持性が劣る特性を有する。したがって、第
２の半導体不揮発性記憶装置１３は、第１の半導体不揮
発性記憶装置１２より書き込み速度が速く記憶保持性が
劣る。
【００２１】ＭＯＮＯＳ型あるいはＭＮＯＳ型の不揮発
性記憶素子の場合、書き込み速度および記憶保持性の異
なる素子を同一のシリコンウェハ１１内に実現すること
は容易なことである。
性記憶素子の場合、書き込み速度および記憶保持性の異
なる素子を同一のシリコンウェハ１１内に実現すること
は容易なことである。
【００２２】すなわち、すでに述べたように、第２の半
導体不揮発性記憶装置１３を構成するＭＯＮＯＳ型ある
いはＭＮＯＳ型の不揮発性記憶素子の第１層のゲート絶
縁膜であるシリコン酸化膜の膜厚を薄くすれば良い。こ
のように、キャリアのトンネリングを行なうシリコン酸
化膜の膜厚を調整することにより、書き込み速度および
記憶保持性の異なる不揮発性記憶素子を同一のシリコン
ウェハ１１内に実現できる。
導体不揮発性記憶装置１３を構成するＭＯＮＯＳ型ある
いはＭＮＯＳ型の不揮発性記憶素子の第１層のゲート絶
縁膜であるシリコン酸化膜の膜厚を薄くすれば良い。こ
のように、キャリアのトンネリングを行なうシリコン酸
化膜の膜厚を調整することにより、書き込み速度および
記憶保持性の異なる不揮発性記憶素子を同一のシリコン
ウェハ１１内に実現できる。
【００２３】図４の断面図に、同一のシリコンウェハ内
に書き込み速度および記憶保持性の異なる不揮発性記憶
素子を作製する方法の一例を示す。図４は、不揮発性記
憶素子としてＭＯＮＯＳ型の製造方法を示す。
に書き込み速度および記憶保持性の異なる不揮発性記憶
素子を作製する方法の一例を示す。図４は、不揮発性記
憶素子としてＭＯＮＯＳ型の製造方法を示す。
【００２４】図４（ａ）から（ｄ）は、第１のシリコン
酸化膜４３を有する第１の不揮発性記憶素子４１と、第
１のシリコン酸化膜４３より膜厚が薄い第２のシリコン
酸化膜４５を有する第２の不揮発性記憶素子４２とを、
同一のシリコンウェハ４９に形成する方法である。
酸化膜４３を有する第１の不揮発性記憶素子４１と、第
１のシリコン酸化膜４３より膜厚が薄い第２のシリコン
酸化膜４５を有する第２の不揮発性記憶素子４２とを、
同一のシリコンウェハ４９に形成する方法である。
【００２５】まず、図４（ａ）に示すように、シリコン
ウェハ４９を酸化処理して、第１層のゲート絶縁膜であ
る第１のシリコン酸化膜４３を形成する。
ウェハ４９を酸化処理して、第１層のゲート絶縁膜であ
る第１のシリコン酸化膜４３を形成する。
【００２６】次に図４（ｂ）に示すように、レジスト４
４をマスクとして第１のシリコン酸化膜４３をエッチン
グして、第２のシリコン酸化膜４５を形成する。
４をマスクとして第１のシリコン酸化膜４３をエッチン
グして、第２のシリコン酸化膜４５を形成する。
【００２７】次に図４（ｃ）に示すように、レジスト４
４を除去し、第２層のゲート絶縁膜であるシリコン窒化
膜４６と、第３層のゲート絶縁膜である酸化シリコン膜
４７と、ゲート電極となるポリシリコン４８とを形成す
る。
４を除去し、第２層のゲート絶縁膜であるシリコン窒化
膜４６と、第３層のゲート絶縁膜である酸化シリコン膜
４７と、ゲート電極となるポリシリコン４８とを形成す
る。
【００２８】次に図４（ｄ）に示すように、ポリシリコ
ン４８、およびそれぞれのゲート絶縁膜を所定のパター
ン形状にエッチングする。その結果、膜厚の異なる第１
のシリコン酸化膜４３と第２のシリコン酸化膜４５とを
備える、第１の不揮発性記憶素子４１と第２の不揮発性
記憶素子４２とを形成する。
ン４８、およびそれぞれのゲート絶縁膜を所定のパター
ン形状にエッチングする。その結果、膜厚の異なる第１
のシリコン酸化膜４３と第２のシリコン酸化膜４５とを
備える、第１の不揮発性記憶素子４１と第２の不揮発性
記憶素子４２とを形成する。
【００２９】以上図４においては、不揮発性記憶素子と
してＭＯＮＯＳ型の製造方法を示したが、ＭＮＯＳ型に
おいては、第３層のゲート絶縁膜である酸化シリコン膜
４７の形成を省略すれば良い。
してＭＯＮＯＳ型の製造方法を示したが、ＭＮＯＳ型に
おいては、第３層のゲート絶縁膜である酸化シリコン膜
４７の形成を省略すれば良い。
【００３０】従来、ウェハスケール半導体不揮発性記憶
装置は、充分な記憶保持性が必要であるとされていた。
しかし、用途によっては、記憶寿命が短くてもよいが、
高速書き込みが必要な場合がある。本発明のウェハスケ
ール半導体不揮発性記憶装置は、高速書き込み領域と長
記憶寿命領域とを有するため、用途によって高速書き込
みと長記憶寿命とを選択することができる。
装置は、充分な記憶保持性が必要であるとされていた。
しかし、用途によっては、記憶寿命が短くてもよいが、
高速書き込みが必要な場合がある。本発明のウェハスケ
ール半導体不揮発性記憶装置は、高速書き込み領域と長
記憶寿命領域とを有するため、用途によって高速書き込
みと長記憶寿命とを選択することができる。
【００３１】すなわち、本発明により、ウェハスケール
半導体不揮発性記憶装置の書き込み速度を速くするこ
と、および記憶保持寿命を長くすることが、ともに達成
することができる。
半導体不揮発性記憶装置の書き込み速度を速くするこ
と、および記憶保持寿命を長くすることが、ともに達成
することができる。
【００３２】つぎに本発明のウェハスケール半導体不揮
発性記憶装置の書き込み方法を、図２を用いて説明す
る。図２は本発明のウェハスケール半導体不揮発性記憶
装置の配線図の一例である。なおアドレス線とデータ線
とは、従来の半導体不揮発性記憶装置と同じ構成なの
で、図示は省略してある。
発性記憶装置の書き込み方法を、図２を用いて説明す
る。図２は本発明のウェハスケール半導体不揮発性記憶
装置の配線図の一例である。なおアドレス線とデータ線
とは、従来の半導体不揮発性記憶装置と同じ構成なの
で、図示は省略してある。
【００３３】図２に示すように、ウェハスケール半導体
不揮発性記憶装置は、シリコンウェハ２１に形成した、
ブロック選択パッド２４とチップ選択パッド２５とを有
する第１の半導体不揮発性記憶装置２２と第２の半導体
不揮発性記憶装置２３と、ブロック選択パッド２４に接
続するブロック選択端子２６と、１個の第１の半導体不
揮発性記憶装置２２と１個の第２の半導体不揮発性記憶
装置２３とのチップ選択パッド２５を共通接続するチッ
プ選択端子２７とからなる。
不揮発性記憶装置は、シリコンウェハ２１に形成した、
ブロック選択パッド２４とチップ選択パッド２５とを有
する第１の半導体不揮発性記憶装置２２と第２の半導体
不揮発性記憶装置２３と、ブロック選択パッド２４に接
続するブロック選択端子２６と、１個の第１の半導体不
揮発性記憶装置２２と１個の第２の半導体不揮発性記憶
装置２３とのチップ選択パッド２５を共通接続するチッ
プ選択端子２７とからなる。
【００３４】第１の半導体不揮発性記憶装置２２と第２
の半導体不揮発性記憶装置２３との書き込みは、ブロッ
ク選択端子２６への信号で、第１の半導体不揮発性記憶
装置２２と第２の半導体不揮発性記憶装置２３とのいず
れかを選択し、かつチップ選択端子２７への信号によ
り、第１の半導体不揮発性記憶装置２２と第２の半導体
不揮発性記憶装置２３とのうち１個を選択した後、所定
のアドレスと、書き込みデータと、書き込み信号とを入
力することにより行なう。
の半導体不揮発性記憶装置２３との書き込みは、ブロッ
ク選択端子２６への信号で、第１の半導体不揮発性記憶
装置２２と第２の半導体不揮発性記憶装置２３とのいず
れかを選択し、かつチップ選択端子２７への信号によ
り、第１の半導体不揮発性記憶装置２２と第２の半導体
不揮発性記憶装置２３とのうち１個を選択した後、所定
のアドレスと、書き込みデータと、書き込み信号とを入
力することにより行なう。
【００３５】したがって、本発明のウェハスケール半導
体不揮発性記憶装置の書き込み方法を用いれば、ブロッ
ク選択端子２６への信号だけでブロックの選択が可能と
なるため、希望するブロックへの書き込みが簡単にな
る。
体不揮発性記憶装置の書き込み方法を用いれば、ブロッ
ク選択端子２６への信号だけでブロックの選択が可能と
なるため、希望するブロックへの書き込みが簡単にな
る。
【００３６】さらに、図２と図３とから明かなように、
従来より、チップ選択端子数を少なくすることができる
ため、製造が容易となり、かつ製品の信頼性を高める効
果がある。
従来より、チップ選択端子数を少なくすることができる
ため、製造が容易となり、かつ製品の信頼性を高める効
果がある。
【００３７】
【発明の効果】以上、本発明により従来に比較して、ウ
ェハスケール半導体不揮発性記憶装置における書き込み
速度を速くすることと、記憶保持寿命を長くすることと
が可能となる。さらに、本発明の書き込み方法により、
ウェハスケール半導体不揮発性記憶装置の書き込みが簡
単になり、かつ端子数を少なくすることが可能となる。
すなわち、高信頼性で、高速書き込みかつ長記憶寿命の
ウェハスケール半導体不揮発性記憶装置が実現できる。
ェハスケール半導体不揮発性記憶装置における書き込み
速度を速くすることと、記憶保持寿命を長くすることと
が可能となる。さらに、本発明の書き込み方法により、
ウェハスケール半導体不揮発性記憶装置の書き込みが簡
単になり、かつ端子数を少なくすることが可能となる。
すなわち、高信頼性で、高速書き込みかつ長記憶寿命の
ウェハスケール半導体不揮発性記憶装置が実現できる。
【図１】本発明の一実施例におけるウェハスケール半導
体不揮発性記憶装置を示す平面図である。
体不揮発性記憶装置を示す平面図である。
【図２】本発明の一実施例におけるウェハスケール半導
体不揮発性記憶装置を示す回路図である。
体不揮発性記憶装置を示す回路図である。
【図３】従来例におけるウェハスケール半導体不揮発性
記憶装置を示す回路図である。
記憶装置を示す回路図である。
【図４】本発明のウェハスケール半導体不揮発性記憶装
置に書き込み速度と記憶保持性とが異なる不揮発性記憶
素子を作製する一実施例を示す断面図である。
置に書き込み速度と記憶保持性とが異なる不揮発性記憶
素子を作製する一実施例を示す断面図である。
１２ 第１の半導体不揮発性記憶装置 １３ 第２の半導体不揮発性記憶装置 １４ 第１のブロック １５ 第２のブロック ２６ ブロック選択端子 ２７ チップ選択端子
Claims (3)
- 【請求項１】 複数の半導体不揮発性記憶装置からなる
ウェハスケール半導体不揮発性記憶装置において、第１
の半導体不揮発性記憶装置からなる第１のブロックと、
第１の半導体不揮発性記憶装置より書き込み速度が速く
記憶保持性が劣る第２の半導体不揮発性記憶装置からな
る第２のブロックとを有することを特徴とするウェハス
ケール半導体不揮発性記憶装置。 - 【請求項２】 第１の半導体不揮発性記憶装置からなる
第１のブロックと、第１の半導体不揮発性記憶装置より
書き込み速度が速く記憶保持性が劣る第２の半導体不揮
発性記憶装置からなる第２のブロックと、第１のブロッ
クと第２のブロックとを選択するブロック選択端子とを
有することを特徴とするウェハスケール半導体不揮発性
記憶装置。 - 【請求項３】 第１の半導体不揮発性記憶装置からなる
第１のブロックと、第１の半導体不揮発性記憶装置より
書き込み速度が速く記憶保持性が劣る第２の半導体不揮
発性記憶装置からなる第２のブロックと、第１のブロッ
クと第２のブロックとを選択するブロック選択端子とを
有し、第１のブロックと第２のブロックの書き込みは、
ブロック選択端子への信号で第１のブロックと第２のブ
ロックとを選択することにより行なうことを特徴とする
ウェハスケール半導体不揮発性記憶装置の書き込み方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180602A JPH065822A (ja) | 1992-06-16 | 1992-06-16 | ウェハスケール半導体不揮発性記憶装置とその書き込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180602A JPH065822A (ja) | 1992-06-16 | 1992-06-16 | ウェハスケール半導体不揮発性記憶装置とその書き込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065822A true JPH065822A (ja) | 1994-01-14 |
Family
ID=16086128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4180602A Pending JPH065822A (ja) | 1992-06-16 | 1992-06-16 | ウェハスケール半導体不揮発性記憶装置とその書き込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216706A (ja) * | 1993-01-18 | 1994-08-05 | Nec Corp | トランスバーサルフィルタ |
| US7276760B2 (en) * | 2005-02-25 | 2007-10-02 | Micron Technology, Inc. | Low power memory subsystem with progressive non-volatility |
-
1992
- 1992-06-16 JP JP4180602A patent/JPH065822A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216706A (ja) * | 1993-01-18 | 1994-08-05 | Nec Corp | トランスバーサルフィルタ |
| US7276760B2 (en) * | 2005-02-25 | 2007-10-02 | Micron Technology, Inc. | Low power memory subsystem with progressive non-volatility |
| US7385245B2 (en) | 2005-02-25 | 2008-06-10 | Micron Technology, Inc. | Low power memory subsystem with progressive non-volatility |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12262536B2 (en) | Arrays of memory cells including pairs of memory cells having respective charge storage nodes between respective access lines | |
| US5521417A (en) | Semiconductor device comprising a non-volatile memory formed on a data processor | |
| KR100987505B1 (ko) | 메모리 워드라인 하드 마스크 확장 | |
| EP0854509A1 (en) | Fabrication method for non-volatile memory with high-voltage and logic components | |
| JPH07120719B2 (ja) | 半導体記憶装置 | |
| JPS61150369A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JP2008526029A (ja) | 自己整合的シャロートレンチ分離を用いたｅｅｐｒｏｍアレイ | |
| JP2007523502A (ja) | 縦型ｅｅｐｒｏｍｎｒｏｍメモリデバイス | |
| TWI381457B (zh) | 利用雙多晶體之位元線植入 | |
| CN119947114A (zh) | 半导体存储器装置 | |
| JPH0536991A (ja) | 半導体記憶装置 | |
| JP2008219027A (ja) | フラッシュメモリセル | |
| JPS60200566A (ja) | 半導体集積回路装置 | |
| JPS6130063A (ja) | 不揮発性半導体記憶装置 | |
| JP3429941B2 (ja) | 半導体記憶装置とその製造方法 | |
| US5646059A (en) | Process for fabricating non-volatile memory cells having improved voltage coupling ratio by utilizing liquid phase | |
| EP0432792B1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| US5985716A (en) | Method for manufacturing a semiconductor device | |
| JPS62200769A (ja) | 半導体記憶装置 | |
| US6720133B1 (en) | Memory manufacturing process using disposable ARC for wordline formation | |
| JP2000269470A (ja) | 不揮発性半導体記憶装置 | |
| KR100996007B1 (ko) | 낸드 플래시 소자의 제조 방법 및 이의 독출 방법 | |
| CA1070437A (en) | Semiconductor integrated circuit device composed of insulated gate field-effect transistors | |
| JPS61161769A (ja) | 絶縁ゲ−ト型不揮発性半導体記憶装置 | |
| JPS6249670A (ja) | 半導体不揮発性記憶装置 |