JPH0659910U - 過電流保護回路 - Google Patents
過電流保護回路Info
- Publication number
- JPH0659910U JPH0659910U JP569293U JP569293U JPH0659910U JP H0659910 U JPH0659910 U JP H0659910U JP 569293 U JP569293 U JP 569293U JP 569293 U JP569293 U JP 569293U JP H0659910 U JPH0659910 U JP H0659910U
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- overcurrent
- output transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 過電流による保護動作後の復帰時に再度大電
流が流れることなく通常状態に戻ることができるように
なる。 【構成】 第一の出力トランジスタと並列に第二の出力
トランジスタと第一第二の過電流を検出する過電流検出
手段を設け、過電流時には第一の出力トランジスタを停
止させ第二の出力トランジスタにより保護電流を負荷に
供給させるようにした。
流が流れることなく通常状態に戻ることができるように
なる。 【構成】 第一の出力トランジスタと並列に第二の出力
トランジスタと第一第二の過電流を検出する過電流検出
手段を設け、過電流時には第一の出力トランジスタを停
止させ第二の出力トランジスタにより保護電流を負荷に
供給させるようにした。
Description
【0001】
本考案は安定化電源回路に用いられる過電流保護回路に関する。
【0002】
図4は従来の過電流保護回路の一実施例を示す。 図において、1は基準電圧源、2は差動増幅器、3は過電流検出回路、4は入 力端子、5は出力端子、6は接地端子、Q1は第一の出力トランジスタ、Q3、 Q8はP型MOSトランジスタ、Q7はN型MOSトランジスタ、R1、R2、 R3、R4、は抵抗である。 第一の出力トランジスタQ1はドレインが入力端子4に接続され、ゲートが差 動増幅器2の出力と、トランジスタQ3のソースと、Q8のゲートに接続されて いる。さらに、ソースには出力端子5が接続されており、出力端子5には抵抗R 1、R2が直列に接続され、他端は接地されている。その中間点が差動増幅器2 の非反転入力に接続されている。また、入力端子4にはトランジスタQ3、Q8 のドレインと、抵抗R4を介してトランジスタQ7のドレインとQ3のゲートに 接続されトランジスタQ7のソースは出力端子5と抵抗R3を介してトランジス タQ7のゲートとQ8のソースに接続されている。一方、差動増幅器2の反転入 力には基準電圧源1が接続されている。トランジスタQ7、Q8と抵抗R3によ り過電流検出回路3が構成されている。
【0003】 このような構成なので、入力電圧に対して出力される出力電圧を抵抗R1、R 2による分圧比で分圧し、差動増幅器2に帰還させ、基準電圧源1の電圧と比較 して、第一の出力トランジスタQ1のゲート電圧を制御して電圧の安定を行なっ ている。 出力端子5に大きな負荷が加わると、出力電流の上昇により、第一の出力トラ ンジスタQ1に大きな電流が流れ、同時にトランジスタQ8、抵抗R3に流れる 電流も増加し、抵抗R3の両端の電圧がトランジスタQ7のしきい値電圧以上と なり、トランジスタQ7はONする。その結果、トランジスタQ3がONするの で第一の出力トランジスタQ1のゲート電圧が「H」となり、OFFすることに なり、電流が遮断され回路を保護する。
【0004】
しかし、上記のような特性をもたせた回路では、過電流による保護動作後の復 帰時に、再度出力に大電流が流れてしまうという問題があった。本考案は上記の 問題を解消し、復帰時にも大電流が流れずに通常状態に戻ることのできる過電流 保護回路を提供することを目的とする。
【0005】
本考案の過電流保護回路は第一の出力トランジスタと並列に第2の出力トラン ジスタと、第一、第二の出力トランジスタの過電流を検出する過電流検出手段を 設け、過電流検出時は第一の出力トランジスタを停止させ、第二の出力トランジ スタにより保護回路を負荷に供給させるように構成した。
【0006】
このように構成することにより、過電流時には第一の出力トランジスタは瞬時 に停止され、出力電流値が急速に低下し、電源回路は保護される。過電流検出後 は第二の出力トランジスタによって保護電流を負荷に流し続けているので、復帰 時には大電流を流すことなく通常状態に戻ることができる。
【0007】
図1に本考案における説明図を示す。図において、図4と同一符合は同一また は相当するものを示し、Q2は第二の出力トランジスタである。第一の出力トラ ンジスタと第二の出力トランジスタのドレインを入力端子に、ソースを出力端子 にそれぞれ並列に接続し、ゲートを過電流検出回路に接続し、第一、第二の出力 トランジスタのゲート電圧を制御するように構成した。 この回路の動作は、通常状態では第一第二の出力トランジスタQ1、Q2に流 れる出力電流を過電流検出回路3により検出しており、過電流を検出するとトラ ンジスタQ3がONし、第一の出力トランジスタQ1はOFFする。これにより 、瞬時に出力電圧の降下と出力電流の減少を行なっている。 しかし、第2の出力トランジスタQ2はONしたままであり、保護電流を負荷 に供給させており、復帰動作時は第二の出力トランジスタQ2に流れる出力電流 を過電流検出回路3で検出しているので、過電流検出時とは異なる特性を示し、 過電流値に戻らず、通常状態に復帰する。この動作状態を図3に示す。
【0008】 図2は本考案の過電流保護回路を具体的に示した一実施例である。 図において、図1、図4と同一符合は同一または相当するものを示し、Q4は N型MOSトランジスタ、Q5、Q6、Q9はP型MOSトランジスタ、Q10 、Q11、Q12はインバータ、R5は抵抗である。第一の出力トランジスタと 並列に第二の出力トランジスタを設け、第一、第二の出力トランジスタQ1、Q 2のドレインを入力端子4に、ソースを出力端子5に接続し、第一の出力トラン ジスタQ1のゲートがトランジスタQ4、Q5からなるトランスミッションゲー トを介して差動増幅器2の出力と、トランジスタQ3のソースとQ9のゲートに 接続されている。第二の出力トランジスタQ2のゲートは差動増幅器2の出力と 、トランジスタQ8のゲートに接続されている。さらに、第一、第二の出力トラ ンジスタQ1、Q2のソースは出力端子5に接続されており、出力端子5には抵 抗R1、R2が直列に接続され、他端は接地されている。その中間点が差動増幅 器2の非反転入力に接続されている。また入力端子4にはトランジスタQ6、Q 8、Q9のドレインと、抵抗R4を介してトランジスタQ7のドレインとQ6の ゲートに接続され、トランジスタQ7のソースは出力端子5と、抵抗R3を介し てトランジスタQ7のゲートと、Q8、Q9のソースに接続されている。トラン ジスタQ6のソースにはインバータQ10、Q11、Q12が直列に接続され、 抵抗R5を介して接地されている。また、インバータQ10の出力はトランジス タQ3のゲートに接続されている。一方、差動増幅器2の反転入力には基準電圧 源1が接続されている。 トランジスタQ4、Q5、Q6、Q7、Q8、とインバータQ10、Q11、 Q12、抵抗R3、R4、R5により過電流検出回路3が構成されている。
【0009】 この回路の動作は、トランジスタQ8、Q9と抵抗R3により、第一、第二の 出力トランジスタQ1、Q2の流す出力電流を検出しており、通常状態ではトラ ンジスタQ8、Q9はともにONとなっている。出力端子の負荷の変動によって 第一、第二の出力トランジスタQ1、Q2の出力電流が増加すると、トランジス タQ8、Q9、抵抗R3に流れる電流も増加する。抵抗R3の両端の電圧が上昇 し、過電流値になると、トランジスタQ7がONとなる。これに続いて抵抗R4 の電位が低下し、トランジスタQ6のしきい値電圧以上になり、トランジスタQ 6がONする。トランジスタQ6がONすると抵抗R5の電位が接地電圧Vss から入力電圧Vinとなり、インバータQ12の入力が「L」から「H」となり 、インバータQ11、Q10は順次反転する。インバータQ11の出力は「H」 、Q10の出力は「L」となりトランジスタQ4、Q5からなるトランスミッシ ョンゲートはOFFし、反転増幅器2の出力は第一の出力トランジスタQ1のゲ ートに加えられない。同時にトランジスタQ3はONするので第一の出力トラン ジスタQ1とトランジスタQ9は完全にOFFし、出力電流が低下することによ り回路の保護動作を行なう。 この保護状態では、第二の出力トランジスタQ2の出力電流をトランジスタQ 8、抵抗R3により検出しているので、復帰時には保護電流が最大値となり、大 電流が流れることはない。復帰動作は抵抗R3の電位がトランジスタQ7のしき い値電圧以下となることにより、トランジスタQ7がOFFし、Q6がON、イ ンバータQ10、Q11、Q12が反転し、Q4、Q5がON、Q3OFFとな り再び通常状態の動作に戻り、第一、第二の出力トランジスタQ1、Q2により 出力を供給することになる。
【0010】
以上説明したように、第一の出力トランジスタに並列に第二の出力トランジス タを設けて過電流を検出することにより、過電流値と、復帰時の復帰電流を容易 に区別することができ、出力側に大電流を流すことなく、回路を通常状態に戻す ことができる。また、出力トランジスタの組み合わせにより過負荷状態の時の出 力電流値を容易に設定することができる。
【図面の簡単な説明】
【図1】本考案における回路の説明図である。
【図2】本考案の回路の一実施例である。
【図3】図1における回路の動作を表わすグラフ図であ
る。
る。
【図4】従来の過電流保護回路である。
1 基準電圧源 2 差動増幅器 3 過電流検出回路 4 入力端子 5 出力端子 Q1 第一の出力トランジスタ Q2 第二の出力トランジスタ
Claims (1)
- 【請求項1】 入力電圧を制御する第一の出力トランジ
スタと、負帰還させた出力電圧を一定の基準電圧と等し
くなるように第一の出力トランジスタのゲート電圧を制
御する制御手段とからなる安定化電源回路の過電流時に
回路を保護する過電流検出手段を備えた過電流保護回路
において、該第一の出力トランジスタと並列に第二の出
力トランジスタを設け、第一、第二の出力トランジスタ
の過電流を検出する過電流検出手段を設け、過電流検出
時には、第一の出力トランジスタを停止させ、第二の出
力トランジスタにより保護電流を負荷に供給することを
特徴とする過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP569293U JPH0659910U (ja) | 1993-01-28 | 1993-01-28 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP569293U JPH0659910U (ja) | 1993-01-28 | 1993-01-28 | 過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0659910U true JPH0659910U (ja) | 1994-08-19 |
Family
ID=11618160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP569293U Pending JPH0659910U (ja) | 1993-01-28 | 1993-01-28 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659910U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101537133B1 (ko) * | 2010-03-19 | 2015-07-15 | 세이코 인스트루 가부시키가이샤 | 배터리 상태 감시 회로 및 배터리 장치 |
| US9141120B2 (en) | 2012-11-01 | 2015-09-22 | Kabushiki Kaisha Toshiba | Voltage regulator |
-
1993
- 1993-01-28 JP JP569293U patent/JPH0659910U/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101537133B1 (ko) * | 2010-03-19 | 2015-07-15 | 세이코 인스트루 가부시키가이샤 | 배터리 상태 감시 회로 및 배터리 장치 |
| US9141120B2 (en) | 2012-11-01 | 2015-09-22 | Kabushiki Kaisha Toshiba | Voltage regulator |
| US9645592B2 (en) | 2012-11-01 | 2017-05-09 | Kabushiki Kaisha Toshiba | Voltage regulator |
| US9886046B2 (en) | 2012-11-01 | 2018-02-06 | Toshiba Memory Corporation | Voltage regulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3461563B2 (ja) | 電圧モニタ回路 | |
| EP0814395A3 (en) | Overcurrent sensing circuit for power mos field effect transistor | |
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| JPH08154022A (ja) | 過電流保護回路付き増幅回路 | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| JPH10332751A (ja) | 異常電流検出回路およびそれを用いた負荷駆動回路 | |
| JP3225887B2 (ja) | 半導体集積回路装置 | |
| JPH0659910U (ja) | 過電流保護回路 | |
| US4933648A (en) | Current mirror employing controlled bypass circuit | |
| US5077490A (en) | Schottky-diode emulator for BiCMOS logic circuit | |
| JP3834673B2 (ja) | 電源レギュレータ回路 | |
| JP2679582B2 (ja) | 半導体装置 | |
| JP3192437B2 (ja) | 電源用icの短絡保護回路 | |
| JP4020221B2 (ja) | プッシュプル増幅回路 | |
| JPH0774976B2 (ja) | 電圧制御回路 | |
| US6160387A (en) | Power transistor current sensing and limiting apparatus | |
| JPH03164027A (ja) | 過電流保護回路 | |
| JPH0525945U (ja) | 電流制限回路 | |
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| JPH08289458A (ja) | 過電流保護回路装置 | |
| JP3421717B2 (ja) | 電流制限回路 | |
| JPS5941620Y2 (ja) | 過負荷検出回路 | |
| JP3552931B2 (ja) | 出力回路 | |
| JP2004021782A (ja) | 逆過電流防止回路 | |
| JPH0546097Y2 (ja) |